JP2000068365A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000068365A JP2000068365A JP10232133A JP23213398A JP2000068365A JP 2000068365 A JP2000068365 A JP 2000068365A JP 10232133 A JP10232133 A JP 10232133A JP 23213398 A JP23213398 A JP 23213398A JP 2000068365 A JP2000068365 A JP 2000068365A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- film
- silicon nitride
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】トレンチの埋め込み後の研磨によりウェハの平
坦化していたが、研磨のストッパ膜として用いるシリコ
ン窒化膜を除去した際に埋め込み用ＣＶＤシリコン酸化
膜はそのまま残り凸部となり段差を生じることと研磨の
バラツキによりシリコン窒化膜が薄くなり、後のシリコ
ン窒化膜を除去の際にシリコン基板がシリコン窒化膜除
去溶液さらされる可能性がある。 【解決手段】半導体基板１０１上に第１の酸化膜１０２
を厚く形成することにより、平坦化の研磨によるバラツ
キでシリコン基板がシリコン窒化膜除去溶液さらされな
いようにする。また、研磨により平坦化されたのち埋め
込み用酸化膜１０６’をエッチングして素子形成予定領
域上の酸化膜１０２との段差を軽減しておくことにより
ウェットエッチによるトレンチの端部のえぐれを軽減で
き、逆狭チャネル効果などのトランジスタ特性への悪影
響を防ぐことが可能となる。
坦化していたが、研磨のストッパ膜として用いるシリコ
ン窒化膜を除去した際に埋め込み用ＣＶＤシリコン酸化
膜はそのまま残り凸部となり段差を生じることと研磨の
バラツキによりシリコン窒化膜が薄くなり、後のシリコ
ン窒化膜を除去の際にシリコン基板がシリコン窒化膜除
去溶液さらされる可能性がある。 【解決手段】半導体基板１０１上に第１の酸化膜１０２
を厚く形成することにより、平坦化の研磨によるバラツ
キでシリコン基板がシリコン窒化膜除去溶液さらされな
いようにする。また、研磨により平坦化されたのち埋め
込み用酸化膜１０６’をエッチングして素子形成予定領
域上の酸化膜１０２との段差を軽減しておくことにより
ウェットエッチによるトレンチの端部のえぐれを軽減で
き、逆狭チャネル効果などのトランジスタ特性への悪影
響を防ぐことが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板にトレンチを形成することに
より素子分離を行う方法に関する。
法に関し、特に半導体基板にトレンチを形成することに
より素子分離を行う方法に関する。
【０００２】
【従来の技術】従来の半導体基板にトレンチを形成する
ことにより素子分離を行う方法においては、論文「Ｓｙ
ｍｐ．ＶＬＳＩ Ｔｅｃｈ． Ｄｉｇｅｓｔ Ｐ．８７
〜Ｐ．８８」に示されるように半導体基板にトレンチを
形成してそのトレンチの埋め込みをＣＶＤシリコン酸化
膜で行ったのち、研磨により平坦化していた。さらに、
研磨のストッパ膜として用いるシリコン窒化膜を除去し
た際に埋め込み用ＣＶＤシリコン酸化膜はそのまま残り
凸部となり段差を生じていた。
ことにより素子分離を行う方法においては、論文「Ｓｙ
ｍｐ．ＶＬＳＩ Ｔｅｃｈ． Ｄｉｇｅｓｔ Ｐ．８７
〜Ｐ．８８」に示されるように半導体基板にトレンチを
形成してそのトレンチの埋め込みをＣＶＤシリコン酸化
膜で行ったのち、研磨により平坦化していた。さらに、
研磨のストッパ膜として用いるシリコン窒化膜を除去し
た際に埋め込み用ＣＶＤシリコン酸化膜はそのまま残り
凸部となり段差を生じていた。
【０００３】この凸部をエッチングにより除去すると、
大きなえぐれがトレンチ端部に形成された。
大きなえぐれがトレンチ端部に形成された。
【０００４】また、論文「ＩＥＤＭ９３ Ｐ．５７〜
Ｐ．６０」に示されるように素子分離予定領域を熱酸化
により熱酸化膜を形成した後、酸化膜を除去してトレン
チを形成するという方法があった。
Ｐ．６０」に示されるように素子分離予定領域を熱酸化
により熱酸化膜を形成した後、酸化膜を除去してトレン
チを形成するという方法があった。
【０００５】この方法は図２および図３に示すようなも
のである。図中の２０１、３０１はシリコン基板であ
り、２０２、２０５、２０６、２０６’、２０７、２０
９、３０２、３０４、３０５、３０４’、３０４’’、
３０６は、シリコン酸化膜であり、２０３、２０３’、
３０３は、シリコン窒化膜であり、２０４は、溝であ
り、２０８はシリコン酸化膜から成る側壁であり、２１
０、３０７は、電極材である。
のである。図中の２０１、３０１はシリコン基板であ
り、２０２、２０５、２０６、２０６’、２０７、２０
９、３０２、３０４、３０５、３０４’、３０４’’、
３０６は、シリコン酸化膜であり、２０３、２０３’、
３０３は、シリコン窒化膜であり、２０４は、溝であ
り、２０８はシリコン酸化膜から成る側壁であり、２１
０、３０７は、電極材である。
【０００６】まず、図２（ａ）に示すようにシリコン基
板２０１上にドライ酸化または、ウェット酸化により膜
厚１００オングストローム程度の熱酸化膜２０２を形成
する。
板２０１上にドライ酸化または、ウェット酸化により膜
厚１００オングストローム程度の熱酸化膜２０２を形成
する。
【０００７】それから、ＣＶＤ法によりシリコン窒化膜
２０３をＣＶＤ法によりシリコン酸化膜２０２上に堆積
する。
２０３をＣＶＤ法によりシリコン酸化膜２０２上に堆積
する。
【０００８】そして、図２（ｂ）に示すようにフォトリ
ソグラフィー法により素子分離予定領域のレジストをマ
スクとして素子分離予定領域のシリコン窒化膜２０３、
シリコン酸化膜２０２および、シリコン基板２０１をエ
ッチングして、溝２０４を形成する。次に熱酸化により
シリコン基板の側壁に酸化膜２０５を形成し（図２
（ｃ）参照）、ＣＶＤ法によりシリコン酸化膜２０６を
溝１０４を完全に埋め込むように堆積して図２（ｄ）の
形状を得る。
ソグラフィー法により素子分離予定領域のレジストをマ
スクとして素子分離予定領域のシリコン窒化膜２０３、
シリコン酸化膜２０２および、シリコン基板２０１をエ
ッチングして、溝２０４を形成する。次に熱酸化により
シリコン基板の側壁に酸化膜２０５を形成し（図２
（ｃ）参照）、ＣＶＤ法によりシリコン酸化膜２０６を
溝１０４を完全に埋め込むように堆積して図２（ｄ）の
形状を得る。
【０００９】ついで、図２（ｅ）に示すように機械的か
つ化学的な研磨により、ウェハ表面上を平坦化する。
つ化学的な研磨により、ウェハ表面上を平坦化する。
【００１０】次に、一旦シリコン窒化膜２０３’を除去
した後（図２（ｆ）参照）、ＣＶＤ法により、シリコン
酸化膜２０７を堆積し、図２（ｇ）を得る。それから、
エッチングにより、シリコン酸化膜２０２および、２０
７を除去する。エッチングを異方性で行うと図２（ｈ）
に示すように側壁２０８が形成される。
した後（図２（ｆ）参照）、ＣＶＤ法により、シリコン
酸化膜２０７を堆積し、図２（ｇ）を得る。それから、
エッチングにより、シリコン酸化膜２０２および、２０
７を除去する。エッチングを異方性で行うと図２（ｈ）
に示すように側壁２０８が形成される。
【００１１】ついで、図２（ｉ）に示すように、ドライ
酸化または、ウェット酸化によりゲート絶縁膜２０９を
形成する。さらに、図（ｊ）に示すようにポリシリコン
などのゲート電極材２１０を形成する。ここで、図２
（ｈ）に示すように溝の端部のシリコン酸化膜は素子形
成領域に比べ、厚いため溝の端部のシリコン酸化膜のえ
ぐれは少なくなるはずである。
酸化または、ウェット酸化によりゲート絶縁膜２０９を
形成する。さらに、図（ｊ）に示すようにポリシリコン
などのゲート電極材２１０を形成する。ここで、図２
（ｈ）に示すように溝の端部のシリコン酸化膜は素子形
成領域に比べ、厚いため溝の端部のシリコン酸化膜のえ
ぐれは少なくなるはずである。
【００１２】
【発明が解決しようとする課題】しかし、上記従来の技
術では、ウェハ表面を平坦化する工程において研磨のバ
ラツキが大きくなるため、図２（ｅ）に対応する図３
（ａ）に示すようにシリコン窒化膜３０３が薄くなるこ
とがある。
術では、ウェハ表面を平坦化する工程において研磨のバ
ラツキが大きくなるため、図２（ｅ）に対応する図３
（ａ）に示すようにシリコン窒化膜３０３が薄くなるこ
とがある。
【００１３】そのため、前記シリコン窒化膜を除去した
後の埋め込み用のシリコン酸化膜３０４も薄くなり、図
２（ｇ）に対応する図３（ｃ）ではＣＶＤ法により堆積
されたシリコン酸化膜３０５は、溝の端部での膜厚は素
子形成領域とほぼ同じとなる。
後の埋め込み用のシリコン酸化膜３０４も薄くなり、図
２（ｇ）に対応する図３（ｃ）ではＣＶＤ法により堆積
されたシリコン酸化膜３０５は、溝の端部での膜厚は素
子形成領域とほぼ同じとなる。
【００１４】その後のシリコン酸化膜のエッチング（図
３（ｄ）参照）および、ゲート絶縁膜の形成前のライト
エッチ（図３（ｅ）参照）により、素子分離領域のシリ
コン酸化膜のえぐれは大きくなり、ゲート絶縁膜３０６
形成（図３（ｆ）参照）および、ゲート電極形成（図３
（ｇ）参照）後においててもその段差は大きいままであ
る。
３（ｄ）参照）および、ゲート絶縁膜の形成前のライト
エッチ（図３（ｅ）参照）により、素子分離領域のシリ
コン酸化膜のえぐれは大きくなり、ゲート絶縁膜３０６
形成（図３（ｆ）参照）および、ゲート電極形成（図３
（ｇ）参照）後においててもその段差は大きいままであ
る。
【００１５】このえぐれは逆狭チャネル効果などのトラ
ンジスタ特性に悪影響を与えるという課題があった。
ンジスタ特性に悪影響を与えるという課題があった。
【００１６】そこで、本発明はかかる課題を解決するた
め、素子分離形成において段差が生じることを防ぎか
つ、トランジスタ特性に悪影響を与えない素子分離方法
を提供することを目的とする。
め、素子分離形成において段差が生じることを防ぎか
つ、トランジスタ特性に悪影響を与えない素子分離方法
を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明は、半導体基板上
に第１の酸化膜を形成する工程、前記第１の酸化膜上に
シリコン窒化膜を堆積する工程、フォトリソグラフィー
法により素子分離予定領域を開口する工程、異方性エッ
チングにより開口された素子分離予定領域のシリコン窒
化膜と第１の酸化膜および、シリコン基板をエッチング
し、溝を形成する工程、前記溝に第２の酸化膜を埋め込
む工程、ウェハ表面上の前記第２の酸化膜を研磨し、ウ
ェハ表面上に前記シリコン窒化膜を露出させ且つウェハ
表面を平坦化する工程、エッチングにより前記第２の酸
化膜を後退させる工程を具備することを特徴とする。
に第１の酸化膜を形成する工程、前記第１の酸化膜上に
シリコン窒化膜を堆積する工程、フォトリソグラフィー
法により素子分離予定領域を開口する工程、異方性エッ
チングにより開口された素子分離予定領域のシリコン窒
化膜と第１の酸化膜および、シリコン基板をエッチング
し、溝を形成する工程、前記溝に第２の酸化膜を埋め込
む工程、ウェハ表面上の前記第２の酸化膜を研磨し、ウ
ェハ表面上に前記シリコン窒化膜を露出させ且つウェハ
表面を平坦化する工程、エッチングにより前記第２の酸
化膜を後退させる工程を具備することを特徴とする。
【００１８】また、半導体基板上に形成する前記第１の
酸化膜をシリコンオキシナイトライドにより形成するこ
とを特徴とする。
酸化膜をシリコンオキシナイトライドにより形成するこ
とを特徴とする。
【００１９】そして、半導体基板上に形成する前記第１
の酸化膜の膜厚を２５ｎｍ以上とすることを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。
の酸化膜の膜厚を２５ｎｍ以上とすることを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。
【００２０】また、エッチングにより第２の酸化膜を後
退させる工程においてエッチング量を制御して第１の酸
化膜とシリコン窒化膜の水平面が第２の酸化膜の表面と
シリコン基板面の間となるようにすることを特徴とす
る。
退させる工程においてエッチング量を制御して第１の酸
化膜とシリコン窒化膜の水平面が第２の酸化膜の表面と
シリコン基板面の間となるようにすることを特徴とす
る。
【００２１】
【作用】上記のように本発明によれば、溝に酸化膜を埋
め込み、ウェハ表面上を研磨し、ウェハ表面上に露出さ
せた後、エッチングによりあるレベルまで埋め込んだ酸
化膜を後退させるため、後のシリコン窒化膜を除去した
時に残された埋め込んだ酸化膜はシリコン窒化膜下の酸
化膜との段差は軽減されている。
め込み、ウェハ表面上を研磨し、ウェハ表面上に露出さ
せた後、エッチングによりあるレベルまで埋め込んだ酸
化膜を後退させるため、後のシリコン窒化膜を除去した
時に残された埋め込んだ酸化膜はシリコン窒化膜下の酸
化膜との段差は軽減されている。
【００２２】また、シリコン窒化膜下の酸化膜の膜厚が
薄い場合には、研磨後のシリコン窒化膜の厚さが異なる
ため、後のウェットエッチングによりシリコン基板が露
出する可能性があり、シリコン窒化膜の除去の際に熱燐
酸溶液にシリコン基板が触れることが起きる。ここで、
本発明はシリコン窒化膜下の酸化膜を厚くしているた
め、シリコン基板が露出することはない。
薄い場合には、研磨後のシリコン窒化膜の厚さが異なる
ため、後のウェットエッチングによりシリコン基板が露
出する可能性があり、シリコン窒化膜の除去の際に熱燐
酸溶液にシリコン基板が触れることが起きる。ここで、
本発明はシリコン窒化膜下の酸化膜を厚くしているた
め、シリコン基板が露出することはない。
【００２３】
【発明の実施の形態】本発明の実施の形態を添付図面の
実施例に基づき以下に詳細に説明する。図中の１０１は
シリコン基板であり、１０２はシリコン酸化膜または、
シリコンオキシナイトライドであり、１０５、１０６、
１０６’、１０６’’、１０６’’’、１０７は、シリ
コン酸化膜であり、１０３、１０３’は、シリコン窒化
膜であり、１０４は、溝であり、１０８は、電極材であ
る。
実施例に基づき以下に詳細に説明する。図中の１０１は
シリコン基板であり、１０２はシリコン酸化膜または、
シリコンオキシナイトライドであり、１０５、１０６、
１０６’、１０６’’、１０６’’’、１０７は、シリ
コン酸化膜であり、１０３、１０３’は、シリコン窒化
膜であり、１０４は、溝であり、１０８は、電極材であ
る。
【００２４】まず、図１（ａ）に示すようにシリコン基
板１０１上にＳｉＨ2Ｃｌ2、ＮＨ3、Ｎ2Ｏのガスを用
い、０．２〜０．５Ｔｏｒｒ、温度７５０℃〜７８０℃
の条件下でＣＶＤ法により膜厚２５０オングストローム
以上のシリコンオキシナイトライド膜１０２を堆積す
る。
板１０１上にＳｉＨ2Ｃｌ2、ＮＨ3、Ｎ2Ｏのガスを用
い、０．２〜０．５Ｔｏｒｒ、温度７５０℃〜７８０℃
の条件下でＣＶＤ法により膜厚２５０オングストローム
以上のシリコンオキシナイトライド膜１０２を堆積す
る。
【００２５】それから、ＳｉＨ2Ｃｌ2、ＮＨ3のガスを
用い、０．４〜０．６Ｔｏｒｒ、温度７５０℃〜８００
℃の条件下でＣＶＤ法により膜厚１０００オングストロ
ーム〜２５００オングストロームのシリコン窒化膜１０
３をＣＶＤ法によりシリコン酸化膜１０２上に堆積す
る。
用い、０．４〜０．６Ｔｏｒｒ、温度７５０℃〜８００
℃の条件下でＣＶＤ法により膜厚１０００オングストロ
ーム〜２５００オングストロームのシリコン窒化膜１０
３をＣＶＤ法によりシリコン酸化膜１０２上に堆積す
る。
【００２６】そして、フォトリソグラフィー法により素
子分離予定領域のレジストをマスクとしてエッチングガ
ス ＣＨＦ3、ＣＦ4、Ａｒの混合ガスを０．４〜１Ｔｏ
ｒｒの圧力下で素子分離予定領域のシリコン窒化膜１０
３を除去し、素子分離予定領域のシリコン酸化膜また
は、シリコンオキシナイトライド膜１０２を露出させ
る。続いて、シリコン窒化膜１０３をマスクとしてエッ
チングガス ＣＨＦ3、ＣＦ4、Ａｒの混合ガスを０．４
〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン基
板１０１を３０００オングストローム〜５０００オング
ストロームの深さに達する溝１０４を形成するようにエ
ッチングして、図１（ｂ）の形状を得る。
子分離予定領域のレジストをマスクとしてエッチングガ
ス ＣＨＦ3、ＣＦ4、Ａｒの混合ガスを０．４〜１Ｔｏ
ｒｒの圧力下で素子分離予定領域のシリコン窒化膜１０
３を除去し、素子分離予定領域のシリコン酸化膜また
は、シリコンオキシナイトライド膜１０２を露出させ
る。続いて、シリコン窒化膜１０３をマスクとしてエッ
チングガス ＣＨＦ3、ＣＦ4、Ａｒの混合ガスを０．４
〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリコン基
板１０１を３０００オングストローム〜５０００オング
ストロームの深さに達する溝１０４を形成するようにエ
ッチングして、図１（ｂ）の形状を得る。
【００２７】次に、図１（ｃ）に示すようにシリコン窒
化膜１０３を酸化防止膜としてドライ酸化または、ウェ
ット酸化により素子分離領域に膜厚１００オングストロ
ーム〜２００オングストロームの熱酸化膜１０５を形成
した後、ＣＶＤ法によりシリコン酸化膜１０６を溝１０
４を完全に埋め込むように堆積する。
化膜１０３を酸化防止膜としてドライ酸化または、ウェ
ット酸化により素子分離領域に膜厚１００オングストロ
ーム〜２００オングストロームの熱酸化膜１０５を形成
した後、ＣＶＤ法によりシリコン酸化膜１０６を溝１０
４を完全に埋め込むように堆積する。
【００２８】このＣＶＤ法により堆積されたシリコン酸
化膜１０６は、溝１０４を完全に埋め込むように堆積す
るため、溝の深さより少なくとも２０００オングストロ
ーム以上の膜厚である。
化膜１０６は、溝１０４を完全に埋め込むように堆積す
るため、溝の深さより少なくとも２０００オングストロ
ーム以上の膜厚である。
【００２９】ついで、図１（ｄ）に示すように機械的か
つ化学的な研磨により、ウェハ表面上を平坦化する。
つ化学的な研磨により、ウェハ表面上を平坦化する。
【００３０】次に図１（ｅ）に示すように希釈したフッ
酸溶液に浸漬させ、埋め込み用ＣＶＤ酸化膜１０６’を
予めエッチングして素子形成領域上のシリコン酸化膜ま
たは、シリコンオキシナイトライドとの段差を少なくし
ておく。
酸溶液に浸漬させ、埋め込み用ＣＶＤ酸化膜１０６’を
予めエッチングして素子形成領域上のシリコン酸化膜ま
たは、シリコンオキシナイトライドとの段差を少なくし
ておく。
【００３１】それから、図１（ｆ）に示すように熱燐酸
によりシリコン窒化膜を除去する。
によりシリコン窒化膜を除去する。
【００３２】次に図１（ｇ）に示すように希釈したフッ
酸溶液に浸漬させ、埋め込み用ＣＶＤ酸化膜１０６’’
と素子形成予定領域上のシリコン酸化膜または、シリコ
ンオキシナイトライド膜をエッチングして素子形成予定
領域上のシリコン基板を露出させる。
酸溶液に浸漬させ、埋め込み用ＣＶＤ酸化膜１０６’’
と素子形成予定領域上のシリコン酸化膜または、シリコ
ンオキシナイトライド膜をエッチングして素子形成予定
領域上のシリコン基板を露出させる。
【００３３】ついで、図１（ｈ）に示すように、ドライ
酸化または８ウェット酸化により膜厚５０オングストロ
ーム〜１００オングストロームの熱酸化膜１０７を露出
したシリコン基板表面に形成したのち、ゲート電極材と
してＣＶＤ法によりポリシリコン１０８を堆積する。
酸化または８ウェット酸化により膜厚５０オングストロ
ーム〜１００オングストロームの熱酸化膜１０７を露出
したシリコン基板表面に形成したのち、ゲート電極材と
してＣＶＤ法によりポリシリコン１０８を堆積する。
【００３４】それから後は、ＬＯＣＯＳ法によるトラン
ジスタの製造方法と同様に素子形成領域にトランジスタ
を形成していく。
ジスタの製造方法と同様に素子形成領域にトランジスタ
を形成していく。
【００３５】上記のように本発明によれば、溝に酸化膜
を埋め込み、ウェハ表面上を研磨し、ウェハ表面上に露
出させた後、エッチングによりあるレベルまで埋め込ん
だ酸化膜を後退させるため、後のシリコン窒化膜を除去
した時に残された埋め込んだ酸化膜はシリコン窒化膜下
の酸化膜との段差は軽減されている。
を埋め込み、ウェハ表面上を研磨し、ウェハ表面上に露
出させた後、エッチングによりあるレベルまで埋め込ん
だ酸化膜を後退させるため、後のシリコン窒化膜を除去
した時に残された埋め込んだ酸化膜はシリコン窒化膜下
の酸化膜との段差は軽減されている。
【００３６】また、シリコン窒化膜下の酸化膜の膜厚が
薄い場合には、研磨後のシリコン窒化膜の厚さが異なる
ため、後のウェットエッチングによりシリコン基板が露
出する可能性があり、シリコン窒化膜の除去の際に熱燐
酸溶液にシリコン基板が触れることが起きる。ここで、
本発明はシリコン窒化膜下の酸化膜を厚くしているた
め、シリコン基板が露出することはない。
薄い場合には、研磨後のシリコン窒化膜の厚さが異なる
ため、後のウェットエッチングによりシリコン基板が露
出する可能性があり、シリコン窒化膜の除去の際に熱燐
酸溶液にシリコン基板が触れることが起きる。ここで、
本発明はシリコン窒化膜下の酸化膜を厚くしているた
め、シリコン基板が露出することはない。
【００３７】したがって、平坦化の研磨によるバラツキ
を考慮した不具合によるトランジスタ特性への悪影響を
防ぐことが可能となる。
を考慮した不具合によるトランジスタ特性への悪影響を
防ぐことが可能となる。
【００３８】
【発明の効果】以上のように本発明によれば、溝に酸化
膜を埋め込み、ウェハ表面上を研磨し、ウェハ表面上に
露出させた後、エッチングによりあるレベルまで埋め込
んだ酸化膜を後退させるため、後のシリコン窒化膜を除
去した時に残された埋め込んだ酸化膜はシリコン窒化膜
下の酸化膜との段差は軽減され、後のウェットエッチに
よるトレンチの端部のえぐれを軽減できる。
膜を埋め込み、ウェハ表面上を研磨し、ウェハ表面上に
露出させた後、エッチングによりあるレベルまで埋め込
んだ酸化膜を後退させるため、後のシリコン窒化膜を除
去した時に残された埋め込んだ酸化膜はシリコン窒化膜
下の酸化膜との段差は軽減され、後のウェットエッチに
よるトレンチの端部のえぐれを軽減できる。
【００３９】これは、トランジスタ特性において逆狭チ
ャネル効果という悪影響を阻止できる。
ャネル効果という悪影響を阻止できる。
【００４０】また、シリコン窒化膜下の酸化膜の膜厚が
薄い場合には、研磨後のシリコン窒化膜の厚さが異なる
ため、後のウェットエッチングによりシリコン基板が露
出する可能性があり、シリコン窒化膜の除去の際に熱燐
酸溶液にシリコン基板が触れることが起きる。すると、
ゲート絶縁膜の信頼性に悪影響を及ぼすことが考えられ
る。
薄い場合には、研磨後のシリコン窒化膜の厚さが異なる
ため、後のウェットエッチングによりシリコン基板が露
出する可能性があり、シリコン窒化膜の除去の際に熱燐
酸溶液にシリコン基板が触れることが起きる。すると、
ゲート絶縁膜の信頼性に悪影響を及ぼすことが考えられ
る。
【００４１】ここで、本発明はシリコン窒化膜下の酸化
膜を厚くしているため、シリコン基板が露出することは
ない。ここで、本発明はシリコン窒化膜下の酸化膜を厚
くしているため、シリコン基板が露出することはない。
膜を厚くしているため、シリコン基板が露出することは
ない。ここで、本発明はシリコン窒化膜下の酸化膜を厚
くしているため、シリコン基板が露出することはない。
【００４２】したがって、平坦化の研磨によるバラツキ
を考慮した不具合によるトランジスタ特性への悪影響を
防ぐことが可能となる。
を考慮した不具合によるトランジスタ特性への悪影響を
防ぐことが可能となる。
【図１】本発明の半導体装置の製造方法を工程に従って
示した断面図。
示した断面図。
【図２】従来の半導体装置の製造方法を工程に従って示
した断面図。
した断面図。
【図３】従来の半導体装置の製造方法を工程に従って示
した断面図。
した断面図。
１０１，２０１，３０１・・・シリコン基板 １０２・・・シリコン酸化膜またはシリコンオキシナイ
トライド膜 １０５,１０６,１０６’,１０６’’,１０６’’’,１
０７,２０２,２０５,２０６,２０６’,２０７,２０９,
３０２,３０４,３０５,３０４’,３０４’’,３０６・
・・シリコン酸化膜 １０３，１０３’，２０３，２０３’，３０３・・・シ
リコン窒化膜 １０４，２０４・・・溝 １０６，２０６・・・素子分離予定領域 １０６’，２１０，４０７・・・浅い溝 ２０８・・・シリコン酸化膜から成る側壁 １０８，２１０，３０７・・・電極材
トライド膜 １０５,１０６,１０６’,１０６’’,１０６’’’,１
０７,２０２,２０５,２０６,２０６’,２０７,２０９,
３０２,３０４,３０５,３０４’,３０４’’,３０６・
・・シリコン酸化膜 １０３，１０３’，２０３，２０３’，３０３・・・シ
リコン窒化膜 １０４，２０４・・・溝 １０６，２０６・・・素子分離予定領域 １０６’，２１０，４０７・・・浅い溝 ２０８・・・シリコン酸化膜から成る側壁 １０８，２１０，３０７・・・電極材
Claims (4)
- 【請求項１】半導体基板上に第１の酸化膜を形成する工
程、前記第１の酸化膜上にシリコン窒化膜を堆積する工
程、フォトリソグラフィー法により素子分離予定領域を
開口する工程、異方性エッチングにより開口された素子
分離予定領域のシリコン窒化膜と第１の酸化膜および、
シリコン基板をエッチングし、溝を形成する工程、前記
溝に第２の酸化膜を埋め込む工程、ウェハ表面上の前記
第２の酸化膜を研磨し、ウェハ表面上に前記シリコン窒
化膜を露出させ且つウェハ表面を平坦化する工程、エッ
チングにより前記第２の酸化膜を後退させる工程を具備
することを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上に形成する第１の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】半導体基板上に形成する第１の酸化膜の膜
厚を２５ｎｍ以上とすることを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項４】エッチングにより第２の酸化膜を後退させ
る工程においてエッチング量を制御して第１の酸化膜と
シリコン窒化膜の水平面が第２の酸化膜の表面とシリコ
ン基板面の間となるようにすることを特徴とする請求項
１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10232133A JP2000068365A (ja) | 1998-08-18 | 1998-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10232133A JP2000068365A (ja) | 1998-08-18 | 1998-08-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068365A true JP2000068365A (ja) | 2000-03-03 |
Family
ID=16934522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10232133A Withdrawn JP2000068365A (ja) | 1998-08-18 | 1998-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068365A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6682985B2 (en) | 2001-06-29 | 2004-01-27 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
-
1998
- 1998-08-18 JP JP10232133A patent/JP2000068365A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6682985B2 (en) | 2001-06-29 | 2004-01-27 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0407047B1 (en) | Method of planarization of topologies in integrated circuit structures | |
| US6541382B1 (en) | Lining and corner rounding method for shallow trench isolation | |
| US20050224907A1 (en) | Isolation structure with nitrogen-containing liner and methods of manufacture | |
| JP2000124303A (ja) | トレンチ隔離の製造方法 | |
| US7037785B2 (en) | Method of manufacturing flash memory device | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JP2006332442A (ja) | 半導体装置及びその製造方法 | |
| US7148120B2 (en) | Method of forming improved rounded corners in STI features | |
| KR19990006860A (ko) | 반도체 장치의 제조방법 | |
| US20100129983A1 (en) | Method of Fabricating Semiconductor Device | |
| US6140206A (en) | Method to form shallow trench isolation structures | |
| KR100403627B1 (ko) | 트랜치 소자분리 방법 | |
| US6649486B1 (en) | Method to form shallow trench isolations | |
| JP2000068365A (ja) | 半導体装置の製造方法 | |
| US6403492B1 (en) | Method of manufacturing semiconductor devices with trench isolation | |
| JP3680521B2 (ja) | 半導体装置の製造方法 | |
| KR980012242A (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| KR100325608B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JPH09306985A (ja) | 半導体装置の製造方法 | |
| KR20000015466A (ko) | 트렌치 격리의 제조 방법 | |
| JPH11135610A (ja) | 半導体装置の製造方法 | |
| US6559028B1 (en) | Method of topography management in semiconductor formation | |
| US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
| JP2000031260A (ja) | 半導体装置の製造方法 | |
| JPH1126569A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040531 |