JP2000057786A - Ｒｏｍのデータ書込方法、メモリボードおよびｒｏｍライタ用アダプタ - Google Patents
Ｒｏｍのデータ書込方法、メモリボードおよびｒｏｍライタ用アダプタInfo
- Publication number
- JP2000057786A JP2000057786A JP23651598A JP23651598A JP2000057786A JP 2000057786 A JP2000057786 A JP 2000057786A JP 23651598 A JP23651598 A JP 23651598A JP 23651598 A JP23651598 A JP 23651598A JP 2000057786 A JP2000057786 A JP 2000057786A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- data
- eprom
- terminal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 専用ＩＣソケットを一切用いることなく、Ｅ
ＰＲＯＭにデータを書き込めるようにする。 【解決手段】 ＥＰＲＯＭ２１のデータ書込用電源端子
を含むデータの書き込みに必要端子をメモリボード２０
のコネクタ２４の端子に接続して、ＥＰＲＯＭを実装し
た後にこのコネクタ２４を介してデータの書込ができる
ようにするとともに、このメモリボード２０のコネクタ
２４に接続可能なＲＯＭライタ用アダプタ３０を介して
メモリボード２０のＥＰＲＯＭ２１に対するデータの書
き込みを行う。
ＰＲＯＭにデータを書き込めるようにする。 【解決手段】 ＥＰＲＯＭ２１のデータ書込用電源端子
を含むデータの書き込みに必要端子をメモリボード２０
のコネクタ２４の端子に接続して、ＥＰＲＯＭを実装し
た後にこのコネクタ２４を介してデータの書込ができる
ようにするとともに、このメモリボード２０のコネクタ
２４に接続可能なＲＯＭライタ用アダプタ３０を介して
メモリボード２０のＥＰＲＯＭ２１に対するデータの書
き込みを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、ＲＯＭにデータを
書き込むための方法およびそれに用いるメモリボードお
よびＲＯＭライタ用アダプタに関する。
書き込むための方法およびそれに用いるメモリボードお
よびＲＯＭライタ用アダプタに関する。
【０００２】
【従来の技術】ＣＰＵを搭載した各種の電子機器では、
一般的に機器の制御に必要な基本的なプログラムやデー
タを不揮発性のメモリであるＲＯＭに記憶させておき、
機器の起動時にこのＲＯＭの内容を読み出して機器を制
御している。
一般的に機器の制御に必要な基本的なプログラムやデー
タを不揮発性のメモリであるＲＯＭに記憶させておき、
機器の起動時にこのＲＯＭの内容を読み出して機器を制
御している。
【０００３】このような不揮発性のＲＯＭのうち、紫外
線の照射によってデータを消去してから再度データの書
き込みが行えるＵＶ型のＥＰＲＯＭが便利で、広く利用
されている。
線の照射によってデータを消去してから再度データの書
き込みが行えるＵＶ型のＥＰＲＯＭが便利で、広く利用
されている。
【０００４】ＥＰＲＯＭは、一般的にデータ書き込みの
ための専用の電源端子を有しており、このデータ書込用
電源端子に所定電圧が与えられ、アドレスが指定されデ
ータが入力された状態で、データ書込用信号（この信号
は書込専用のプログラム信号ＰＲＧや、チップセレクタ
信号ＣＳの場合もある）が入力されると、入力されてい
るデータを指定されているアドレスに記憶する。
ための専用の電源端子を有しており、このデータ書込用
電源端子に所定電圧が与えられ、アドレスが指定されデ
ータが入力された状態で、データ書込用信号（この信号
は書込専用のプログラム信号ＰＲＧや、チップセレクタ
信号ＣＳの場合もある）が入力されると、入力されてい
るデータを指定されているアドレスに記憶する。
【０００５】このデータの書き込みを効率的に行うため
にＲＯＭライタが用いられている。ＲＯＭライタには、
容量が異なるＤＩＰ型のＲＯＭにデータを書き込めるよ
うに、ＲＯＭ自体の着脱が簡単な操作で行えるＤＩＰ型
のＩＣソケットと、ＥＰＲＯＭの書込用電源端子に所定
電圧を印加する電源とを有しており、ＲＯＭライタのＩ
Ｃソケットにデータ未書込のＥＰＲＯＭを装着すると、
データ書込用電源端子に所定電圧が印加され、この状態
でデータ書込用のプログラムを実行すると、ＥＰＲＯＭ
に対するアドレスの指定、データの入力、データ書込信
号の入力が連続的に行われて、短時間にデータの書き込
みが終了する。
にＲＯＭライタが用いられている。ＲＯＭライタには、
容量が異なるＤＩＰ型のＲＯＭにデータを書き込めるよ
うに、ＲＯＭ自体の着脱が簡単な操作で行えるＤＩＰ型
のＩＣソケットと、ＥＰＲＯＭの書込用電源端子に所定
電圧を印加する電源とを有しており、ＲＯＭライタのＩ
Ｃソケットにデータ未書込のＥＰＲＯＭを装着すると、
データ書込用電源端子に所定電圧が印加され、この状態
でデータ書込用のプログラムを実行すると、ＥＰＲＯＭ
に対するアドレスの指定、データの入力、データ書込信
号の入力が連続的に行われて、短時間にデータの書き込
みが終了する。
【０００６】このようにＲＯＭライタによってデータが
書き込まれたＥＰＲＯＭは、通常は装置の基板上に実装
されたＩＣソケットに装着される。
書き込まれたＥＰＲＯＭは、通常は装置の基板上に実装
されたＩＣソケットに装着される。
【０００７】
【発明が解決しようとする課題】ところで、近年では、
ＣＰＵを含む複数のＬＳＩを搭載した機器の小型化が要
求されており、この要求に応えるためにメモリのパッケ
ージが小型化され、さらに、ＣＰＵ等のＬＳＩが実装さ
れた親基板に対してメモリボードをコネクタを介して接
続する構造により、実装密度を高くする方法がとられて
いる。
ＣＰＵを含む複数のＬＳＩを搭載した機器の小型化が要
求されており、この要求に応えるためにメモリのパッケ
ージが小型化され、さらに、ＣＰＵ等のＬＳＩが実装さ
れた親基板に対してメモリボードをコネクタを介して接
続する構造により、実装密度を高くする方法がとられて
いる。
【０００８】このメモリの小型化にともなってＥＰＲＯ
Ｍのピン配列が従来のＤＩＰ型でないもの（例えばＰＬ
ＣＣ型やＬＣＣ型等）が出現しており、既存のＲＯＭラ
イタのＤＩＰ型のＩＣソケットには直に装着できないも
のが増えている。
Ｍのピン配列が従来のＤＩＰ型でないもの（例えばＰＬ
ＣＣ型やＬＣＣ型等）が出現しており、既存のＲＯＭラ
イタのＤＩＰ型のＩＣソケットには直に装着できないも
のが増えている。
【０００９】このために、従来では、既存のＲＯＭライ
タのＤＩＰ型のＩＣソケットに装着可能なピンが一面側
に突設されその反対面側にＲＯＭの専用ソケットが設け
られ、ピンと専用ソケットの端子間が接続されたソケッ
ト変換アダプタを用いて、新しいピン配列のＥＰＲＯＭ
に対処しているが、これでは、新しいピン配列のＥＰＲ
ＯＭが出現する毎に、そのＥＰＲＯＭに対応したソケッ
ト変換アダプタを用意しなければならない。
タのＤＩＰ型のＩＣソケットに装着可能なピンが一面側
に突設されその反対面側にＲＯＭの専用ソケットが設け
られ、ピンと専用ソケットの端子間が接続されたソケッ
ト変換アダプタを用いて、新しいピン配列のＥＰＲＯＭ
に対処しているが、これでは、新しいピン配列のＥＰＲ
ＯＭが出現する毎に、そのＥＰＲＯＭに対応したソケッ
ト変換アダプタを用意しなければならない。
【００１０】また、メモリボードに実装したＩＣソケッ
トにデータ書き込み済みのＥＰＲＯＭを装着する方法で
は、メモリボード全体が大型化し、実装密度が低下し、
コスト高になるという問題がある。
トにデータ書き込み済みのＥＰＲＯＭを装着する方法で
は、メモリボード全体が大型化し、実装密度が低下し、
コスト高になるという問題がある。
【００１１】本発明は、これらの問題を解決したＲＯＭ
のデータ書込方法、メモリボードおよびＲＯＭライタ用
アダプタを提供することを目的としている。
のデータ書込方法、メモリボードおよびＲＯＭライタ用
アダプタを提供することを目的としている。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に本発明の請求項１のＲＯＭのデータ書込方法は、装置
基板にコネクタを介して接続されるメモリボードに実装
されるＥＰＲＯＭに、ＲＯＭライタを用いてデータを書
き込むためのＲＯＭのデータ書込方法において、データ
が書込まれていないＥＰＲＯＭを前記メモリボードに直
に半田付けして、該ＥＰＲＯＭのデータ読み出しに必要
な各端子とともにデータ書き込みに必要な端子を前記コ
ネクタの接続端子に接続させる段階と、前記ＲＯＭライ
タのＩＣソケットに接続可能な手段と前記メモリボード
のコネクタに接続可能な手段とを有するアダプタを介し
て、前記メモリボードに半田付けされたＥＰＲＯＭのデ
ータ書き込みに必要な端子を前記ＲＯＭライタに接続す
る段階とを含み、前記メモリボードに予め半田付けされ
たＥＰＲＯＭに前記アダプタを介して前記ＲＯＭライタ
からデータを書き込むことを特徴としている。
に本発明の請求項１のＲＯＭのデータ書込方法は、装置
基板にコネクタを介して接続されるメモリボードに実装
されるＥＰＲＯＭに、ＲＯＭライタを用いてデータを書
き込むためのＲＯＭのデータ書込方法において、データ
が書込まれていないＥＰＲＯＭを前記メモリボードに直
に半田付けして、該ＥＰＲＯＭのデータ読み出しに必要
な各端子とともにデータ書き込みに必要な端子を前記コ
ネクタの接続端子に接続させる段階と、前記ＲＯＭライ
タのＩＣソケットに接続可能な手段と前記メモリボード
のコネクタに接続可能な手段とを有するアダプタを介し
て、前記メモリボードに半田付けされたＥＰＲＯＭのデ
ータ書き込みに必要な端子を前記ＲＯＭライタに接続す
る段階とを含み、前記メモリボードに予め半田付けされ
たＥＰＲＯＭに前記アダプタを介して前記ＲＯＭライタ
からデータを書き込むことを特徴としている。
【００１３】また、本発明の請求項２のＲＯＭのデータ
書込方法は、装置基板にコネクタを介して接続されるメ
モリボードに他のメモリとともに実装されるＥＰＲＯＭ
に、ＲＯＭライタを用いてデータを書き込むためのＲＯ
Ｍのデータ書込方法において、データが書込まれていな
いＥＰＲＯＭを前記他のメモリとともに前記メモリボー
ドに直に半田付けして、該他のメモリのアクセスに必要
な端子、前記ＥＰＲＯＭのデータ読み出しに必要な端子
とともに、前記ＥＰＲＯＭのデータ書き込みに必要な端
子を前記コネクタの接続端子に接続する段階と、前記Ｒ
ＯＭライタのＩＣソケットに接続可能な手段、前記メモ
リボードのコネクタに接続可能な手段および該メモリボ
ードの他のメモリを非選択状態にする手段とを有するア
ダプタを介して、前記メモリボードのＥＰＲＯＭのデー
タ書き込みに必要な端子を前記ＲＯＭライタに接続する
段階とを含み、前記メモリボードに他のメモリとともに
予め半田付けされたＥＰＲＯＭに前記アダプタを介して
前記ＲＯＭライタからデータを書き込むことを特徴とし
ている。
書込方法は、装置基板にコネクタを介して接続されるメ
モリボードに他のメモリとともに実装されるＥＰＲＯＭ
に、ＲＯＭライタを用いてデータを書き込むためのＲＯ
Ｍのデータ書込方法において、データが書込まれていな
いＥＰＲＯＭを前記他のメモリとともに前記メモリボー
ドに直に半田付けして、該他のメモリのアクセスに必要
な端子、前記ＥＰＲＯＭのデータ読み出しに必要な端子
とともに、前記ＥＰＲＯＭのデータ書き込みに必要な端
子を前記コネクタの接続端子に接続する段階と、前記Ｒ
ＯＭライタのＩＣソケットに接続可能な手段、前記メモ
リボードのコネクタに接続可能な手段および該メモリボ
ードの他のメモリを非選択状態にする手段とを有するア
ダプタを介して、前記メモリボードのＥＰＲＯＭのデー
タ書き込みに必要な端子を前記ＲＯＭライタに接続する
段階とを含み、前記メモリボードに他のメモリとともに
予め半田付けされたＥＰＲＯＭに前記アダプタを介して
前記ＲＯＭライタからデータを書き込むことを特徴とし
ている。
【００１４】また、本発明の請求項３のメモリボード
は、ＥＰＲＯＭの半田付けによる実装が可能で、装置基
板にコネクタを介して接続され、該装置基板から前記コ
ネクタを介してアクセスされるメモリボードにおいて、
前記ＥＰＲＯＭのデータ読み出しに必要な端子と、デー
タ書き込みに必要な端子とを前記コネクタの接続端子に
接続する接続手段を有し、予め半田付けされたＥＰＲＯ
Ｍに対するデータの書き込みが前記コネクタを介して行
えるようにしたことを特徴としている。
は、ＥＰＲＯＭの半田付けによる実装が可能で、装置基
板にコネクタを介して接続され、該装置基板から前記コ
ネクタを介してアクセスされるメモリボードにおいて、
前記ＥＰＲＯＭのデータ読み出しに必要な端子と、デー
タ書き込みに必要な端子とを前記コネクタの接続端子に
接続する接続手段を有し、予め半田付けされたＥＰＲＯ
Ｍに対するデータの書き込みが前記コネクタを介して行
えるようにしたことを特徴としている。
【００１５】また、本発明の請求項４のメモリボード
は、ＥＰＲＯＭおよび他のメモリの半田付けによる実装
が可能で、装置基板にコネクタを介して接続され、該装
置基板から前記コネクタを介してアクセスされるメモリ
ボードにおいて、前記他のメモリのアクセスに必要な端
子、前記ＥＰＲＯＭのデータの読み出しに必要な端子と
ともに、前記ＥＰＲＯＭのデータ書き込みに必要な端子
を前記コネクタの接続端子に接続する接続手段を有し、
予め半田付けされたＥＰＲＯＭに対するデータの書き込
みを前記コネクタを介して行えるようにしたことを特徴
としている。
は、ＥＰＲＯＭおよび他のメモリの半田付けによる実装
が可能で、装置基板にコネクタを介して接続され、該装
置基板から前記コネクタを介してアクセスされるメモリ
ボードにおいて、前記他のメモリのアクセスに必要な端
子、前記ＥＰＲＯＭのデータの読み出しに必要な端子と
ともに、前記ＥＰＲＯＭのデータ書き込みに必要な端子
を前記コネクタの接続端子に接続する接続手段を有し、
予め半田付けされたＥＰＲＯＭに対するデータの書き込
みを前記コネクタを介して行えるようにしたことを特徴
としている。
【００１６】また、本発明の請求項５のＲＯＭライタ用
アダプタは、ＥＰＲＯＭが実装されコネクタを介して装
置基板に接続されるメモリボードの前記コネクタに接続
可能な第１の接続手段と、ＲＯＭライタのＩＣソケット
に接続可能な第２の接続手段とを有し、前記メモリボー
ドのＥＰＲＯＭのデータ書き込みに必要な端子が前記Ｒ
ＯＭライタに接続されるように、前記第１の接続手段と
第２の接続手段との間が接続されて、前記メモリボード
に実装されたデータ未書込のＥＰＲＯＭに対する前記Ｒ
ＯＭライタからのデータの書き込みを可能にしている。
アダプタは、ＥＰＲＯＭが実装されコネクタを介して装
置基板に接続されるメモリボードの前記コネクタに接続
可能な第１の接続手段と、ＲＯＭライタのＩＣソケット
に接続可能な第２の接続手段とを有し、前記メモリボー
ドのＥＰＲＯＭのデータ書き込みに必要な端子が前記Ｒ
ＯＭライタに接続されるように、前記第１の接続手段と
第２の接続手段との間が接続されて、前記メモリボード
に実装されたデータ未書込のＥＰＲＯＭに対する前記Ｒ
ＯＭライタからのデータの書き込みを可能にしている。
【００１７】また、本発明の請求項６のＲＯＭライタ用
アダプタは、他のメモリとともにＥＰＲＯＭが実装され
コネクタを介して装置基板に接続されるメモリボードの
前記コネクタに接続可能な第１の接続手段と、前記第１
の接続手段に接続された前記メモリボードの他のメモリ
を非選択状態にする選択回路と、ＲＯＭライタのＩＣソ
ケットに接続可能な第２の接続手段とを有し、前記メモ
リボードのＥＰＲＯＭのデータ書き込みに必要な端子が
前記ＲＯＭライタに接続されるように、前記第１の接続
手段と第２の接続手段との間が接続されて、前記メモリ
ボードに他のメモリとともに実装されたＥＰＲＯＭに対
する前記ＲＯＭライタからのデータの書き込みを可能に
している。
アダプタは、他のメモリとともにＥＰＲＯＭが実装され
コネクタを介して装置基板に接続されるメモリボードの
前記コネクタに接続可能な第１の接続手段と、前記第１
の接続手段に接続された前記メモリボードの他のメモリ
を非選択状態にする選択回路と、ＲＯＭライタのＩＣソ
ケットに接続可能な第２の接続手段とを有し、前記メモ
リボードのＥＰＲＯＭのデータ書き込みに必要な端子が
前記ＲＯＭライタに接続されるように、前記第１の接続
手段と第２の接続手段との間が接続されて、前記メモリ
ボードに他のメモリとともに実装されたＥＰＲＯＭに対
する前記ＲＯＭライタからのデータの書き込みを可能に
している。
【００１８】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。図１は、装置の親基板１０に装着さ
れる実施形態のメモリボード２０を示している。
施形態を説明する。図１は、装置の親基板１０に装着さ
れる実施形態のメモリボード２０を示している。
【００１９】この装置は、例えばアナログ信号に対する
処理を高速に行う信号処理装置であり、親基板１０に
は、アナログ信号を扱う回路（図示せず）の他に、ＣＰ
Ｕ１１、バス制御回路１２およびコネクタ１３が設けら
れている。
処理を高速に行う信号処理装置であり、親基板１０に
は、アナログ信号を扱う回路（図示せず）の他に、ＣＰ
Ｕ１１、バス制御回路１２およびコネクタ１３が設けら
れている。
【００２０】ここで、バス制御回路１２は、ＣＰＵ１１
の信号からアドレス信号、データ信号およびチップ選択
信号やリードライト信号等の制御信号を生成してコネク
タ１３へ出力し、コネクタ１３を介して入力されるメモ
リからのデータをＣＰＵ１１へ入力させる。なお、この
バス制御回路１２は、親基板１０上に実装された図示し
ないメモリに対するバスラインの制御も行う。
の信号からアドレス信号、データ信号およびチップ選択
信号やリードライト信号等の制御信号を生成してコネク
タ１３へ出力し、コネクタ１３を介して入力されるメモ
リからのデータをＣＰＵ１１へ入力させる。なお、この
バス制御回路１２は、親基板１０上に実装された図示し
ないメモリに対するバスラインの制御も行う。
【００２１】コネクタ１３の端子１４1 、１４2 には例
えば５Ｖの電源が供給され、端子１４3 〜１４N は、バ
ス制御回路１２のアドレス信号線、データ信号線および
リードライト信号線に接続されている。
えば５Ｖの電源が供給され、端子１４3 〜１４N は、バ
ス制御回路１２のアドレス信号線、データ信号線および
リードライト信号線に接続されている。
【００２２】また、コネクタ１３の端子１４N+1 〜１４
N+3 にはメモリボード２０に実装されたメモリを選択す
るための選択信号が入力され、コネクタ１３の端子１４
N+4はアースラインに接続されている。
N+3 にはメモリボード２０に実装されたメモリを選択す
るための選択信号が入力され、コネクタ１３の端子１４
N+4はアースラインに接続されている。
【００２３】一方、メモリボード２０には、紫外線消去
型のＥＰＲＯＭ２１、ＳＲＡＭ２２、ＥＥＰＲＯＭ２３
およびコネクタ２４が直接半田付けされている。
型のＥＰＲＯＭ２１、ＳＲＡＭ２２、ＥＥＰＲＯＭ２３
およびコネクタ２４が直接半田付けされている。
【００２４】このＥＰＲＯＭ２１は、例えばＰＬＣＣ型
のパッケージを有するものであり、データ書込用電源端
子Ｖｐｐに所定電圧（例えば１２．７５Ｖ）が印加さ
れ、アドレスが指定されデータが入力された状態で、チ
ップ選択端子ＣＳにローレベルパルスが入力されると、
入力されたデータを指定されたアドレスに記憶する。ま
た、データ書込用電源端子Ｖｐｐに所定電圧より低い電
圧（例えば通常電源電圧の５Ｖ）が印加され、アドレス
が指定された状態で、チップ選択端子ＣＳにローレベル
パルスが入力されると、指定されたアドレスを出力す
る。
のパッケージを有するものであり、データ書込用電源端
子Ｖｐｐに所定電圧（例えば１２．７５Ｖ）が印加さ
れ、アドレスが指定されデータが入力された状態で、チ
ップ選択端子ＣＳにローレベルパルスが入力されると、
入力されたデータを指定されたアドレスに記憶する。ま
た、データ書込用電源端子Ｖｐｐに所定電圧より低い電
圧（例えば通常電源電圧の５Ｖ）が印加され、アドレス
が指定された状態で、チップ選択端子ＣＳにローレベル
パルスが入力されると、指定されたアドレスを出力す
る。
【００２５】つまり、このＥＰＲＯＭ２１の場合、チッ
プ選択端子に入力される信号がデータ書込用の信号を兼
ねている。
プ選択端子に入力される信号がデータ書込用の信号を兼
ねている。
【００２６】また、ＳＲＡＭ２２は、リードライト信号
によりデータの読み書きが行える揮発性のメモリであ
り、ＥＥＰＲＯＭ２３は、データ書込用の電源が不要で
リードライト信号によりデータの読み書きがＳＲＡＭ２
１と同様に行える不揮発性のメモリであり、設定データ
の保存等のために使用される。
によりデータの読み書きが行える揮発性のメモリであ
り、ＥＥＰＲＯＭ２３は、データ書込用の電源が不要で
リードライト信号によりデータの読み書きがＳＲＡＭ２
１と同様に行える不揮発性のメモリであり、設定データ
の保存等のために使用される。
【００２７】ＥＰＲＯＭ２１のデータ書込用電源端子Ｖ
ｐｐは、親基板１０のコネクタ１３の端子１４1 に対応
するコネクタ２４の端子２５1 に接続され、ＥＰＲＯＭ
２１、ＳＲＡＭ２２およびＥＥＰＲＯＭ２３の各電源端
子Ｖｃｃは、親基板１０のコネクタ１３の端子１４2 に
対応するコネクタ２４の端子２５2 に接続されている。
ｐｐは、親基板１０のコネクタ１３の端子１４1 に対応
するコネクタ２４の端子２５1 に接続され、ＥＰＲＯＭ
２１、ＳＲＡＭ２２およびＥＥＰＲＯＭ２３の各電源端
子Ｖｃｃは、親基板１０のコネクタ１３の端子１４2 に
対応するコネクタ２４の端子２５2 に接続されている。
【００２８】また、ＥＰＲＯＭ２１、ＳＲＡＭ２２およ
びＥＥＰＲＯＭ２３のデータ端子Ｄとアドレス端子Ａ、
ＳＲＡＭ２２およびＥＥＰＲＯＭ２３のリードライト端
子Ｗ／Ｒ（ライトイネーブルＷＥ、アウトプットイネー
ブルＯＥと表現する場合もある）は、共通のバスライン
を介して親基板１０のコネクタ１３の端子１４3 〜１４
N に対応するコネクタ２４の端子２５3 〜２５N に接続
されている。
びＥＥＰＲＯＭ２３のデータ端子Ｄとアドレス端子Ａ、
ＳＲＡＭ２２およびＥＥＰＲＯＭ２３のリードライト端
子Ｗ／Ｒ（ライトイネーブルＷＥ、アウトプットイネー
ブルＯＥと表現する場合もある）は、共通のバスライン
を介して親基板１０のコネクタ１３の端子１４3 〜１４
N に対応するコネクタ２４の端子２５3 〜２５N に接続
されている。
【００２９】また、ＥＰＲＯＭ２１のチップ選択端子Ｃ
Ｓは親基板１０のコネクタ１３の端子１４N+1 に対応す
るコネクタ２４の端子２５N+1 に接続され、ＳＲＡＭ２
２のチップ選択端子ＣＳは親基板１０のコネクタ１３の
端子１４N+2 に対応するコネクタ２４の端子２５N+2 に
接続され、ＥＥＰＲＯＭ２３のチップ選択端子ＣＳは親
基板１０のコネクタ１３の端子１４N+3 に対応するコネ
クタ２４の端子２５N+3 に接続されている。
Ｓは親基板１０のコネクタ１３の端子１４N+1 に対応す
るコネクタ２４の端子２５N+1 に接続され、ＳＲＡＭ２
２のチップ選択端子ＣＳは親基板１０のコネクタ１３の
端子１４N+2 に対応するコネクタ２４の端子２５N+2 に
接続され、ＥＥＰＲＯＭ２３のチップ選択端子ＣＳは親
基板１０のコネクタ１３の端子１４N+3 に対応するコネ
クタ２４の端子２５N+3 に接続されている。
【００３０】メモリボード２０のアースラインは親基板
１０のコネクタ１３の端子１４N+4に対応するコネクタ
２４の端子２５N+4 に接続されている。なお、各メモリ
のチップ選択端子ＣＳは、印加される電圧がローレベル
のときに選択状態、ハイレベルのときに非選択状態とな
るものとする。
１０のコネクタ１３の端子１４N+4に対応するコネクタ
２４の端子２５N+4 に接続されている。なお、各メモリ
のチップ選択端子ＣＳは、印加される電圧がローレベル
のときに選択状態、ハイレベルのときに非選択状態とな
るものとする。
【００３１】ここで、メモリボード２０のＥＰＲＯＭ２
１がデータ書込済みであれば、このメモリボード２０を
親基板１０のコネクタ１３に装着すれば、ＣＰＵ１１に
よるＥＰＲＯＭ２１からのデータの読み出しと、ＳＲＡ
Ｍ２２およびＥＥＰＲＯＭ２３に対するデータの読み書
きが可能になる。
１がデータ書込済みであれば、このメモリボード２０を
親基板１０のコネクタ１３に装着すれば、ＣＰＵ１１に
よるＥＰＲＯＭ２１からのデータの読み出しと、ＳＲＡ
Ｍ２２およびＥＥＰＲＯＭ２３に対するデータの読み書
きが可能になる。
【００３２】また、このメモリボード２０では、実装さ
れるＥＰＲＯＭ２１のデータ書込用電源端子Ｖｐｐがコ
ネクタ２４の端子２５1 に独立に接続されているから、
データが書き込まれていないＥＰＲＯＭをメモリボード
２０に半田付けした後でも、このコネクタ２４を介して
データの書き込み行え、また、メモリボード２０に紫外
線を照射すれば、ＥＰＲＯＭ２１に書き込んだデータを
消去できる。
れるＥＰＲＯＭ２１のデータ書込用電源端子Ｖｐｐがコ
ネクタ２４の端子２５1 に独立に接続されているから、
データが書き込まれていないＥＰＲＯＭをメモリボード
２０に半田付けした後でも、このコネクタ２４を介して
データの書き込み行え、また、メモリボード２０に紫外
線を照射すれば、ＥＰＲＯＭ２１に書き込んだデータを
消去できる。
【００３３】このメモリボード２０にＳＲＡＭ２２、Ｅ
ＥＰＲＯＭ２３とともに予め実装されたＥＰＲＯＭ２１
にデータを書き込む際には、図２に示すようにメモリボ
ード２０をＲＯＭライタ用アダプタ３０を介してＲＯＭ
ライタ１５に接続する。
ＥＰＲＯＭ２３とともに予め実装されたＥＰＲＯＭ２１
にデータを書き込む際には、図２に示すようにメモリボ
ード２０をＲＯＭライタ用アダプタ３０を介してＲＯＭ
ライタ１５に接続する。
【００３４】ここで、ＲＯＭライタ１５のＤＩＰ型のＩ
Ｃソケット１６には、データ書込用電源、通常動作用の
電源、アドレス信号、データ信号、データ書込用の信号
（チップ選択信号）が供給される。
Ｃソケット１６には、データ書込用電源、通常動作用の
電源、アドレス信号、データ信号、データ書込用の信号
（チップ選択信号）が供給される。
【００３５】このアダプタ３０は、メモリボード２０の
コネクタ２４に接続可能な第１のコネクタ３１と、ＲＯ
Ｍライタ１５のＩＣソケット１６に接続可能な第２のコ
ネクタ３３とを有している。
コネクタ２４に接続可能な第１のコネクタ３１と、ＲＯ
Ｍライタ１５のＩＣソケット１６に接続可能な第２のコ
ネクタ３３とを有している。
【００３６】メモリボード２０のコネクタ２４の端子２
５1 に対応する第１のコネクタ３１の端子３２1 は、第
２のコネクタ３３の端子３４1 に接続されている。この
端子３４1 は、ＲＯＭライタ１５のＩＣソケット１６の
データ書込用電源が印加される端子に接続される。
５1 に対応する第１のコネクタ３１の端子３２1 は、第
２のコネクタ３３の端子３４1 に接続されている。この
端子３４1 は、ＲＯＭライタ１５のＩＣソケット１６の
データ書込用電源が印加される端子に接続される。
【００３７】また、メモリボード２０のコネクタ２４の
端子２５2 に対応する第１のコネクタ３１の端子３２2
は、第２のコネクタ３３の端子３４2 に接続されてい
る。この端子３４2 は、ＲＯＭライタ１５のＩＣソケッ
ト１６の通常動作用の電源が印加される端子に接続され
る。
端子２５2 に対応する第１のコネクタ３１の端子３２2
は、第２のコネクタ３３の端子３４2 に接続されてい
る。この端子３４2 は、ＲＯＭライタ１５のＩＣソケッ
ト１６の通常動作用の電源が印加される端子に接続され
る。
【００３８】メモリボード２０のコネクタ２４の端子２
５3 〜２５N に対応する第１のコネクタ３１の端子３２
3 〜３２N のうち、アドレス信号、データ信号の伝達に
必要な端子が第２のコネクタ３３の端子３４3 〜３４M
に接続されている。第２のコネクタ３３の端子３２3 〜
３２M は、ＲＯＭライタ１５のＩＣソケット１６のアド
レス信号、データ信号が印加される端子に接続される。
５3 〜２５N に対応する第１のコネクタ３１の端子３２
3 〜３２N のうち、アドレス信号、データ信号の伝達に
必要な端子が第２のコネクタ３３の端子３４3 〜３４M
に接続されている。第２のコネクタ３３の端子３２3 〜
３２M は、ＲＯＭライタ１５のＩＣソケット１６のアド
レス信号、データ信号が印加される端子に接続される。
【００３９】また、メモリボード２０のコネクタ２４の
端子２５N+1 に対応する第１のコネクタ３１の端子３２
N+1 は、第２のコネクタ３３の端子３４M+1 に接続され
ている。この端子３４M+1 は、ＲＯＭライタ１５のＩＣ
ソケット１６のデータ書込用の信号が印加される端子に
接続される。
端子２５N+1 に対応する第１のコネクタ３１の端子３２
N+1 は、第２のコネクタ３３の端子３４M+1 に接続され
ている。この端子３４M+1 は、ＲＯＭライタ１５のＩＣ
ソケット１６のデータ書込用の信号が印加される端子に
接続される。
【００４０】また、メモリボード２０のコネクタ２４の
端子２５N+2 、２５N+3 に対応する第１のコネクタ３１
の端子３２N+2 、３２N+3 はプルアップ用抵抗Ｒの一端
に接続され、プルアップ用抵抗Ｒの他端は、第１のコネ
クタ３１の端子３２2 に接続されている。
端子２５N+2 、２５N+3 に対応する第１のコネクタ３１
の端子３２N+2 、３２N+3 はプルアップ用抵抗Ｒの一端
に接続され、プルアップ用抵抗Ｒの他端は、第１のコネ
クタ３１の端子３２2 に接続されている。
【００４１】メモリボード２０のコネクタ２４の端子２
５N+4 に対応する第１のコネクタ３１の端子３２N+4 と
第２のコネクタ３３の端子３４M+2 は、アースラインに
接続されている。
５N+4 に対応する第１のコネクタ３１の端子３２N+4 と
第２のコネクタ３３の端子３４M+2 は、アースラインに
接続されている。
【００４２】このように、アダプタ３０は、メモリボー
ド２０のＥＰＲＯＭ２１のデータ書き込みに必要な端子
をＲＯＭライタ１５のＩＣソケット１６に接続するとと
もに、他のメモリを非選択状態にしている。
ド２０のＥＰＲＯＭ２１のデータ書き込みに必要な端子
をＲＯＭライタ１５のＩＣソケット１６に接続するとと
もに、他のメモリを非選択状態にしている。
【００４３】したがって、このアダプタ３０を介してメ
モリボード２０をＲＯＭライタ１５に接続すれば、メモ
リボード２０に実装されたＥＰＲＯＭ２１、ＳＲＡＭ２
２およびＥＥＰＲＯＭ２３の各電源端子Ｖｃｃに電源が
供給され、ＥＰＲＯＭ２１のデータ書込用電源端子Ｖｐ
ｐに所定電圧が供給され、ＥＰＲＯＭ２１、ＳＲＡＭ２
２およびＥＥＰＲＯＭ２３のデータ端子Ｄ、アドレス端
子ＡがＲＯＭライタ１５のデータ信号ライン、アドレス
信号ラインに接続されるとともに、ＥＰＲＯＭ２１のチ
ップ選択端子ＣＳがＲＯＭライタ１５のデータ書込信号
ラインに接続されるとともに、ＳＲＡＭ２２およびＥＥ
ＰＲＯＭ２３のチップ選択端子がプルアップ抵抗Ｒによ
り非選択状態となる。
モリボード２０をＲＯＭライタ１５に接続すれば、メモ
リボード２０に実装されたＥＰＲＯＭ２１、ＳＲＡＭ２
２およびＥＥＰＲＯＭ２３の各電源端子Ｖｃｃに電源が
供給され、ＥＰＲＯＭ２１のデータ書込用電源端子Ｖｐ
ｐに所定電圧が供給され、ＥＰＲＯＭ２１、ＳＲＡＭ２
２およびＥＥＰＲＯＭ２３のデータ端子Ｄ、アドレス端
子ＡがＲＯＭライタ１５のデータ信号ライン、アドレス
信号ラインに接続されるとともに、ＥＰＲＯＭ２１のチ
ップ選択端子ＣＳがＲＯＭライタ１５のデータ書込信号
ラインに接続されるとともに、ＳＲＡＭ２２およびＥＥ
ＰＲＯＭ２３のチップ選択端子がプルアップ抵抗Ｒによ
り非選択状態となる。
【００４４】この状態からＲＯＭライタ１５の書込プロ
グラムを起動すれば、メモリボード２０のＥＰＲＯＭ２
１に対するアドレスの指定、データの入力およびデータ
書込信号（チップ選択信号）の入力が高速に行われて、
ＥＰＲＯＭ２１にデータが書き込まれる。
グラムを起動すれば、メモリボード２０のＥＰＲＯＭ２
１に対するアドレスの指定、データの入力およびデータ
書込信号（チップ選択信号）の入力が高速に行われて、
ＥＰＲＯＭ２１にデータが書き込まれる。
【００４５】なお、このデータ書込みの際に、ＲＯＭラ
イタ１５は、ＥＰＲＯＭに書き込んだデータをその都度
読み出して（データ書込用電源の電圧を下げて）データ
の照合を行い、書き込みが正しく行われているかをチェ
ックしている。
イタ１５は、ＥＰＲＯＭに書き込んだデータをその都度
読み出して（データ書込用電源の電圧を下げて）データ
の照合を行い、書き込みが正しく行われているかをチェ
ックしている。
【００４６】このようにして、メモリボード２０に他の
メモリとともに予め実装されたＥＰＲＯＭ２１に対する
データの書き込みが終了した後、このメモリボード２０
をアダプタ３０から外して、前記信号処理装置の親基板
１０に装着して使用する。
メモリとともに予め実装されたＥＰＲＯＭ２１に対する
データの書き込みが終了した後、このメモリボード２０
をアダプタ３０から外して、前記信号処理装置の親基板
１０に装着して使用する。
【００４７】このように、ＥＰＲＯＭ２１のデータ書込
用電源端子を含むデータの書き込みに必要端子をメモリ
ボード２０のコネクタ２４の端子に接続して、ＥＰＲＯ
Ｍを実装した後にこのコネクタ２４を介してデータの書
込ができるようにするとともに、このメモリボード２０
のコネクタ２４に接続可能なＲＯＭライタ用アダプタ３
０を介してメモリボード２０のＥＰＲＯＭ２１に対する
データの書き込みを行うようにしているから、ＥＰＲＯ
Ｍ専用のＩＣソケットを一切用いる必要がなくなり、Ｅ
ＰＲＯＭのパッケージの変更に対して、メモリボード２
０の実装パターンのみの変更で対処できる。
用電源端子を含むデータの書き込みに必要端子をメモリ
ボード２０のコネクタ２４の端子に接続して、ＥＰＲＯ
Ｍを実装した後にこのコネクタ２４を介してデータの書
込ができるようにするとともに、このメモリボード２０
のコネクタ２４に接続可能なＲＯＭライタ用アダプタ３
０を介してメモリボード２０のＥＰＲＯＭ２１に対する
データの書き込みを行うようにしているから、ＥＰＲＯ
Ｍ専用のＩＣソケットを一切用いる必要がなくなり、Ｅ
ＰＲＯＭのパッケージの変更に対して、メモリボード２
０の実装パターンのみの変更で対処できる。
【００４８】また、コネクタは、ＥＰＲＯＭのパッケー
ジとは無関係に任意に選択できるものであるから、コネ
クタの共通化を行うことで、ＥＰＲＯＭのパッケージに
全く依存しない極めて汎用性の高いシステムが実現でき
る。
ジとは無関係に任意に選択できるものであるから、コネ
クタの共通化を行うことで、ＥＰＲＯＭのパッケージに
全く依存しない極めて汎用性の高いシステムが実現でき
る。
【００４９】なお、この実施形態では、１つのＥＰＲＯ
Ｍを他の読み書き可能なメモリとともにメモリボードに
実装される場合について説明したが、複数のＥＰＲＯＭ
を読み書き可能な他のメモリとともにメモリボードに実
装する場合にも本発明を適用できる。
Ｍを他の読み書き可能なメモリとともにメモリボードに
実装される場合について説明したが、複数のＥＰＲＯＭ
を読み書き可能な他のメモリとともにメモリボードに実
装する場合にも本発明を適用できる。
【００５０】例えば、図３に示すように、２つのＥＰＲ
ＯＭ２１1 、２１2 が、ＳＲＡＭ２２（ＥＥＰＲＯＭで
もよい）とともに実装されるメモリボード２０′の場合
には、ＥＰＲＯＭ２１1 、２１2 のデータ書込用電源端
子Ｖｐｐをコネクタ２４′の端子２５1 、２５2 に接続
し、ＥＰＲＯＭ２１1 、２１2 およびＳＲＡＭ２２の電
源端子Ｖｃｃを、コネクタ２４の端子２５3 に接続す
る。
ＯＭ２１1 、２１2 が、ＳＲＡＭ２２（ＥＥＰＲＯＭで
もよい）とともに実装されるメモリボード２０′の場合
には、ＥＰＲＯＭ２１1 、２１2 のデータ書込用電源端
子Ｖｐｐをコネクタ２４′の端子２５1 、２５2 に接続
し、ＥＰＲＯＭ２１1 、２１2 およびＳＲＡＭ２２の電
源端子Ｖｃｃを、コネクタ２４の端子２５3 に接続す
る。
【００５１】また、ＥＰＲＯＭ２１1 、２１2 およびＳ
ＲＡＭ２２のデータ端子Ｄとアドレス端子Ａ、ＳＲＡＭ
２２のリードライト端子Ｗ／Ｒを、共通のバスラインを
介してコネクタ２４の端子２５4 〜２５N に接続する。
ＲＡＭ２２のデータ端子Ｄとアドレス端子Ａ、ＳＲＡＭ
２２のリードライト端子Ｗ／Ｒを、共通のバスラインを
介してコネクタ２４の端子２５4 〜２５N に接続する。
【００５２】また、ＥＰＲＯＭ２１1 、２１2 およびＳ
ＲＡＭ２２の各チップ選択端子ＣＳをコネクタ２４の各
端子２５N+1 、２５N+2 、２５N+3 に接続し、アースラ
インを端子２５N+4 に接続する。
ＲＡＭ２２の各チップ選択端子ＣＳをコネクタ２４の各
端子２５N+1 、２５N+2 、２５N+3 に接続し、アースラ
インを端子２５N+4 に接続する。
【００５３】このメモリボード２０′では、実装される
ＥＰＲＯＭ２１1 、２１2 の各データ書込用電源端子Ｖ
ｐｐがコネクタ２４の端子２５1 、２５2 に独立に接続
されているから、ＥＰＲＯＭ２１1 、２１2 を半田付け
した後でも、このコネクタ２４を介してデータの書き込
み行え、また、メモリボード２０に紫外線を照射すれ
ば、ＥＰＲＯＭ２１1 、２１2 に書き込んだデータを消
去できる。
ＥＰＲＯＭ２１1 、２１2 の各データ書込用電源端子Ｖ
ｐｐがコネクタ２４の端子２５1 、２５2 に独立に接続
されているから、ＥＰＲＯＭ２１1 、２１2 を半田付け
した後でも、このコネクタ２４を介してデータの書き込
み行え、また、メモリボード２０に紫外線を照射すれ
ば、ＥＰＲＯＭ２１1 、２１2 に書き込んだデータを消
去できる。
【００５４】このメモリボード２０′のＥＰＲＯＭ２１
1 、２１2 にデータを書き込む際には、図３に示してい
るＲＯＭライタ用アダプタ３０′を用いる。
1 、２１2 にデータを書き込む際には、図３に示してい
るＲＯＭライタ用アダプタ３０′を用いる。
【００５５】このアダプタ３０′は、メモリボード２
０′のコネクタ２４′に接続可能な第１のコネクタ３
１′と、ＲＯＭライタ１５のＩＣソケット１６に接続可
能な第２のコネクタ３３とを有している。
０′のコネクタ２４′に接続可能な第１のコネクタ３
１′と、ＲＯＭライタ１５のＩＣソケット１６に接続可
能な第２のコネクタ３３とを有している。
【００５６】メモリボード２０′のコネクタ２４の端子
２５1 、２５2 に対応する第１のコネクタ３１′の端子
３２1 、３２2 は２回路２接点型の第１のスイッチ３６
に接続され、コネクタ２４の端子２５3 に対応する第１
のコネクタ３１′の端子３２3 は、第２のコネクタ３３
の端子３４2 に接続されている。
２５1 、２５2 に対応する第１のコネクタ３１′の端子
３２1 、３２2 は２回路２接点型の第１のスイッチ３６
に接続され、コネクタ２４の端子２５3 に対応する第１
のコネクタ３１′の端子３２3 は、第２のコネクタ３３
の端子３４2 に接続されている。
【００５７】第１のスイッチ３６の一方の共通端子３６
ａは第２のコネクタ３３の端子３４1 に接続され、他方
の共通端子３６ｂは第２のコネクタ３３の端子３４2 に
接続されている。
ａは第２のコネクタ３３の端子３４1 に接続され、他方
の共通端子３６ｂは第２のコネクタ３３の端子３４2 に
接続されている。
【００５８】第１のスイッチ３６の一方の共通端子３６
ａが第１のコネクタ３１′の端子３２1 に接続されてＲ
ＯＭライタ１５のデータ書込用電源がＥＰＲＯＭ２１1
のデータ書込用電源端子Ｖｐｐに接続されるときには、
他方の共通端子３６ｂが第１のコネクタ３１′の端子３
２2 に接続されてＲＯＭライタ１５の通常の電源がＥＰ
ＲＯＭ２１2 のデータ書込用電源端子Ｖｐｐに接続され
る。
ａが第１のコネクタ３１′の端子３２1 に接続されてＲ
ＯＭライタ１５のデータ書込用電源がＥＰＲＯＭ２１1
のデータ書込用電源端子Ｖｐｐに接続されるときには、
他方の共通端子３６ｂが第１のコネクタ３１′の端子３
２2 に接続されてＲＯＭライタ１５の通常の電源がＥＰ
ＲＯＭ２１2 のデータ書込用電源端子Ｖｐｐに接続され
る。
【００５９】また、第１のスイッチ３６の一方の共通端
子３６ａが第１のコネクタ３１′の端子３２2 に接続さ
れてＲＯＭライタ１５のデータ書込用電源がＥＰＲＯＭ
２１2 のデータ書込用電源端子Ｖｐｐに接続されるとき
には、他方の共通端子３６ｂが第１のコネクタ３１′の
端子３２1 に接続されてＲＯＭライタ１５の通常の電源
がＥＰＲＯＭ２１1 のデータ書込用電源端子Ｖｐｐに接
続される。
子３６ａが第１のコネクタ３１′の端子３２2 に接続さ
れてＲＯＭライタ１５のデータ書込用電源がＥＰＲＯＭ
２１2 のデータ書込用電源端子Ｖｐｐに接続されるとき
には、他方の共通端子３６ｂが第１のコネクタ３１′の
端子３２1 に接続されてＲＯＭライタ１５の通常の電源
がＥＰＲＯＭ２１1 のデータ書込用電源端子Ｖｐｐに接
続される。
【００６０】また、前記実施形態と同様にメモリボード
２０′のコネクタ２４′の端子２５4 〜２５N に対応す
る第１のコネクタ３１′の端子３２4 〜３２N のうち、
アドレス信号、データ信号の伝達に必要な端子が第２の
コネクタ３３の端子３４3 〜３４M に接続されている。
２０′のコネクタ２４′の端子２５4 〜２５N に対応す
る第１のコネクタ３１′の端子３２4 〜３２N のうち、
アドレス信号、データ信号の伝達に必要な端子が第２の
コネクタ３３の端子３４3 〜３４M に接続されている。
【００６１】また、メモリボード２０′のコネクタ２
４′の端子２５N+1 、２５N+2 に対応する第１のコネク
タ３１′の端子３２N+1 、３２N+2 は、２回路２接点型
の第２のスイッチ３７に接続され、コネクタ２４′の端
子２５N+3 に対応する第１のコネクタ３１′の端子３２
N+3 は、プルアップ抵抗Ｒを介して第２のコネクタ３３
の端子３４3 に接続されている。
４′の端子２５N+1 、２５N+2 に対応する第１のコネク
タ３１′の端子３２N+1 、３２N+2 は、２回路２接点型
の第２のスイッチ３７に接続され、コネクタ２４′の端
子２５N+3 に対応する第１のコネクタ３１′の端子３２
N+3 は、プルアップ抵抗Ｒを介して第２のコネクタ３３
の端子３４3 に接続されている。
【００６２】第２のスイッチ３７の一方の共通端子３７
ａは、第２のコネクタ３３の端子３４M+1 に接続され、
他方の共通端子３７ｂは、プルアップ抵抗Ｒに接続され
ている。
ａは、第２のコネクタ３３の端子３４M+1 に接続され、
他方の共通端子３７ｂは、プルアップ抵抗Ｒに接続され
ている。
【００６３】第２のスイッチ３７の一方の共通端子３７
ａが第１のコネクタ３１′の端子３２N+1 に接続されて
ＲＯＭライタ１５のデータ書込用信号ラインがＥＰＲＯ
Ｍ２１1 のチップ選択端子ＣＳに接続されるときに、他
方の共通端子３７ｂが第１のコネクタ３１′の端子３２
N+2 に接続されてＥＰＲＯＭ２１2 がＳＲＡＭ２２とと
もに非選択状態となる。
ａが第１のコネクタ３１′の端子３２N+1 に接続されて
ＲＯＭライタ１５のデータ書込用信号ラインがＥＰＲＯ
Ｍ２１1 のチップ選択端子ＣＳに接続されるときに、他
方の共通端子３７ｂが第１のコネクタ３１′の端子３２
N+2 に接続されてＥＰＲＯＭ２１2 がＳＲＡＭ２２とと
もに非選択状態となる。
【００６４】また、第２のスイッチ３７の一方の共通端
子３７ａが第１のコネクタ３１′の端子３２N+2 に接続
されてＲＯＭライタ１５のデータ書込用信号ラインがＥ
ＰＲＯＭ２１2 のチップ選択端子ＣＳに接続されるとき
に、他方の共通端子３７ｂが第１のコネクタ３１′の端
子３２N+1 に接続されてＥＰＲＯＭ２１1 がＳＲＡＭ２
２とともに非選択状態となる。
子３７ａが第１のコネクタ３１′の端子３２N+2 に接続
されてＲＯＭライタ１５のデータ書込用信号ラインがＥ
ＰＲＯＭ２１2 のチップ選択端子ＣＳに接続されるとき
に、他方の共通端子３７ｂが第１のコネクタ３１′の端
子３２N+1 に接続されてＥＰＲＯＭ２１1 がＳＲＡＭ２
２とともに非選択状態となる。
【００６５】また、メモリボード２０のコネクタ２４′
の端子２５N+4 に対応する第１のコネクタ３１′の端子
３２N+4 および第２のコネクタ３３の端子３４M+2 は、
アースラインに接続されている。
の端子２５N+4 に対応する第１のコネクタ３１′の端子
３２N+4 および第２のコネクタ３３の端子３４M+2 は、
アースラインに接続されている。
【００６６】このように、アダプタ３０′は、メモリボ
ード２０′の２つのＥＰＲＯＭ２１1 、２１2 のデータ
書込用電源端子を第１のスイッチ３６を介してＲＯＭラ
イタ１５のＩＣソケット１６に選択的に接続するととも
に、２つのＥＰＲＯＭ２１1、２１2 の任意の一方を第
２のスイッチ３７によって非選択状態にすることができ
る。
ード２０′の２つのＥＰＲＯＭ２１1 、２１2 のデータ
書込用電源端子を第１のスイッチ３６を介してＲＯＭラ
イタ１５のＩＣソケット１６に選択的に接続するととも
に、２つのＥＰＲＯＭ２１1、２１2 の任意の一方を第
２のスイッチ３７によって非選択状態にすることができ
る。
【００６７】したがって、このアダプタ３０′を介して
メモリボード２０′をＲＯＭライタ１５に接続し、ＲＯ
Ｍライタ１５のデータ書込用電源がＥＰＲＯＭ２１1 に
供給され、ＥＰＲＯＭ２１2 およびＳＲＡＭ２２が非選
択状態となるように、第１のスイッチ３６および第２の
スイッチ３７を設定しておけば、ＥＰＲＯＭ２１1 に対
するデータの書き込みが前記実施形態と同様に行え、Ｒ
ＯＭライタ１５のデータ書込用電源がＥＰＲＯＭ２１2
に供給され、ＥＰＲＯＭ２１1 およびＳＲＡＭ２２が非
選択状態となるように、第１のスイッチ３６および第２
のスイッチ３７を設定しておけば、ＥＰＲＯＭ２１2 に
対するデータの書き込みが行える。
メモリボード２０′をＲＯＭライタ１５に接続し、ＲＯ
Ｍライタ１５のデータ書込用電源がＥＰＲＯＭ２１1 に
供給され、ＥＰＲＯＭ２１2 およびＳＲＡＭ２２が非選
択状態となるように、第１のスイッチ３６および第２の
スイッチ３７を設定しておけば、ＥＰＲＯＭ２１1 に対
するデータの書き込みが前記実施形態と同様に行え、Ｒ
ＯＭライタ１５のデータ書込用電源がＥＰＲＯＭ２１2
に供給され、ＥＰＲＯＭ２１1 およびＳＲＡＭ２２が非
選択状態となるように、第１のスイッチ３６および第２
のスイッチ３７を設定しておけば、ＥＰＲＯＭ２１2 に
対するデータの書き込みが行える。
【００６８】なお、ここでは、読み書き可能なＳＲＡＭ
２２とともに２つのＥＰＲＯＭが実装される場合につい
て説明したが、ＥＰＲＯＭだけが複数実装される場合で
も同様に適用でき、また、第１、第２のスイッチ３６、
３７の接点数を増加することで、さらに多くのＥＰＲＯ
Ｍを実装した場合にも同様に適用できる。
２２とともに２つのＥＰＲＯＭが実装される場合につい
て説明したが、ＥＰＲＯＭだけが複数実装される場合で
も同様に適用でき、また、第１、第２のスイッチ３６、
３７の接点数を増加することで、さらに多くのＥＰＲＯ
Ｍを実装した場合にも同様に適用できる。
【００６９】また、前記実施形態では、チップ選択端子
にパルスを与えることでデータが書込まれるＥＰＲＯＭ
について説明したが、データ書込用の専用端子（ＰＲ
Ｇ）を有するＥＰＲＯＭの場合でも本発明を同様に適用
できる。
にパルスを与えることでデータが書込まれるＥＰＲＯＭ
について説明したが、データ書込用の専用端子（ＰＲ
Ｇ）を有するＥＰＲＯＭの場合でも本発明を同様に適用
できる。
【００７０】
【発明の効果】以上説明したように、本発明では、ＥＰ
ＲＯＭのデータ書き込みに必要な端子をメモリボードの
コネクタの端子に接続して、メモリボードに実装したＥ
ＰＲＯＭにコネクタを介してデータの書き込みができる
ようにするとともに、このメモリボードのコネクタとＲ
ＯＭライタのＩＣソケットとの間を接続可能なＲＯＭラ
イタ用アダプタを介してメモリボードのＥＰＲＯＭに対
するデータの書き込みを行うようにしている。
ＲＯＭのデータ書き込みに必要な端子をメモリボードの
コネクタの端子に接続して、メモリボードに実装したＥ
ＰＲＯＭにコネクタを介してデータの書き込みができる
ようにするとともに、このメモリボードのコネクタとＲ
ＯＭライタのＩＣソケットとの間を接続可能なＲＯＭラ
イタ用アダプタを介してメモリボードのＥＰＲＯＭに対
するデータの書き込みを行うようにしている。
【００７１】このため、メモリボードにもＲＯＭライタ
にも、ＥＰＲＯＭ専用のＩＣソケットを一切用いる必要
がなくなり、ＥＰＲＯＭのパッケージに依存しないデー
タ書込が行え、実装効率が格段に向上し、メモリボード
のコネクタの共通化によりＥＰＲＯＭのパッケージの違
いに対してメモリボードの配線パターンのみの変更で対
処でき、コストを下げることができる。
にも、ＥＰＲＯＭ専用のＩＣソケットを一切用いる必要
がなくなり、ＥＰＲＯＭのパッケージに依存しないデー
タ書込が行え、実装効率が格段に向上し、メモリボード
のコネクタの共通化によりＥＰＲＯＭのパッケージの違
いに対してメモリボードの配線パターンのみの変更で対
処でき、コストを下げることができる。
【００７２】また、他のメモリとともにＥＰＲＯＭを実
装したメモリボードの場合にも、ＲＯＭライタ用アダプ
タによって、他のメモリを非選択状態にして、ＥＰＲＯ
Ｍに対するデータの書込を行うことができるので、メモ
リボードに対するメモリの実装を同一タイミングに行う
ことができ効率的である。
装したメモリボードの場合にも、ＲＯＭライタ用アダプ
タによって、他のメモリを非選択状態にして、ＥＰＲＯ
Ｍに対するデータの書込を行うことができるので、メモ
リボードに対するメモリの実装を同一タイミングに行う
ことができ効率的である。
【図１】本発明の実施形態のメモリボードと装置側の親
基板を示す図
基板を示す図
【図２】実施形態のメモリボードとＲＯＭライタ用アダ
プタを示す図
プタを示す図
【図３】他の実施形態のメモリボードとＲＯＭライタ用
アダプタを示す図
アダプタを示す図
１０ 親基板 １１ ＣＰＵ １２ バス制御回路 １３ コネクタ １５ ＲＯＭライタ １６ ＩＣソケット ２０ メモリボード ２１ ＥＰＲＯＭ ２２ ＳＲＡＭ ２３ ＥＥＰＲＯＭ ２４ コネクタ ３０ ＲＯＭライタ用アダプタ ３１ 第１のコネクタ ３３ 第２のコネクタ
Claims (6)
- 【請求項１】装置基板にコネクタを介して接続されるメ
モリボードに実装されるＥＰＲＯＭに、ＲＯＭライタを
用いてデータを書き込むためのＲＯＭのデータ書込方法
において、 データが書込まれていないＥＰＲＯＭを前記メモリボー
ドに直に半田付けして、該ＥＰＲＯＭのデータ読み出し
に必要な各端子とともにデータ書き込みに必要な端子を
前記コネクタの接続端子に接続させる段階と、 前記ＲＯＭライタのＩＣソケットに接続可能な手段と前
記メモリボードのコネクタに接続可能な手段とを有する
アダプタを介して、前記メモリボードに半田付けされた
ＥＰＲＯＭのデータ書き込みに必要な端子を前記ＲＯＭ
ライタに接続する段階とを含み、 前記メモリボードに予め半田付けされたＥＰＲＯＭに前
記アダプタを介して前記ＲＯＭライタからデータを書き
込むことを特徴するＲＯＭのデータ書込方法。 - 【請求項２】装置基板にコネクタを介して接続されるメ
モリボードに他のメモリとともに実装されるＥＰＲＯＭ
に、ＲＯＭライタを用いてデータを書き込むためのＲＯ
Ｍのデータ書込方法において、 データが書込まれていないＥＰＲＯＭを前記他のメモリ
とともに前記メモリボードに直に半田付けして、該他の
メモリのアクセスに必要な端子、前記ＥＰＲＯＭのデー
タ読み出しに必要な端子とともに、前記ＥＰＲＯＭのデ
ータ書き込みに必要な端子を前記コネクタの接続端子に
接続する段階と、 前記ＲＯＭライタのＩＣソケットに接続可能な手段、前
記メモリボードのコネクタに接続可能な手段および該メ
モリボードの他のメモリを非選択状態にする手段とを有
するアダプタを介して、前記メモリボードのＥＰＲＯＭ
のデータ書き込みに必要な端子を前記ＲＯＭライタに接
続する段階とを含み、 前記メモリボードに他のメモリとともに予め半田付けさ
れたＥＰＲＯＭに前記アダプタを介して前記ＲＯＭライ
タからデータを書き込むことを特徴するＲＯＭのデータ
書込方法。 - 【請求項３】ＥＰＲＯＭの半田付けによる実装が可能
で、装置基板にコネクタを介して接続され、該装置基板
から前記コネクタを介してアクセスされるメモリボード
において、 前記ＥＰＲＯＭのデータ読み出しに必要な端子と、デー
タ書き込みに必要な端子とを前記コネクタの接続端子に
接続する接続手段を有し、 予め半田付けされたＥＰＲＯＭに対するデータの書き込
みが前記コネクタを介して行えるようにしたことを特徴
とするメモリボード。 - 【請求項４】ＥＰＲＯＭおよび他のメモリの半田付けに
よる実装が可能で、装置基板にコネクタを介して接続さ
れ、該装置基板から前記コネクタを介してアクセスされ
るメモリボードにおいて、 前記他のメモリのアクセスに必要な端子、前記ＥＰＲＯ
Ｍのデータの読み出しに必要な端子とともに、前記ＥＰ
ＲＯＭのデータ書き込みに必要な端子を前記コネクタの
接続端子に接続する接続手段を有し、 予め半田付けされたＥＰＲＯＭに対するデータの書き込
みを前記コネクタを介して行えるようにしたことを特徴
とするメモリボード。 - 【請求項５】ＥＰＲＯＭが実装されコネクタを介して装
置基板に接続されるメモリボードの前記コネクタに接続
可能な第１の接続手段と、 ＲＯＭライタのＩＣソケットに接続可能な第２の接続手
段とを有し、 前記メモリボードのＥＰＲＯＭのデータ書き込みに必要
な端子が前記ＲＯＭライタに接続されるように、前記第
１の接続手段と第２の接続手段との間が接続されて、前
記メモリボードに実装されたデータ未書込のＥＰＲＯＭ
に対する前記ＲＯＭライタからのデータの書き込みを可
能にするＲＯＭライタ用アダプタ。 - 【請求項６】他のメモリとともにＥＰＲＯＭが実装され
コネクタを介して装置基板に接続されるメモリボードの
前記コネクタに接続可能な第１の接続手段と、 前記第１の接続手段に接続された前記メモリボードの他
のメモリを非選択状態にする選択回路と、 ＲＯＭライタのＩＣソケットに接続可能な第２の接続手
段とを有し、 前記メモリボードのＥＰＲＯＭのデータ書き込みに必要
な端子が前記ＲＯＭライタに接続されるように、前記第
１の接続手段と第２の接続手段との間が接続されて、前
記メモリボードに他のメモリとともに実装されたＥＰＲ
ＯＭに対する前記ＲＯＭライタからのデータの書き込み
を可能にするＲＯＭライタ用アダプタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23651598A JP2000057786A (ja) | 1998-08-07 | 1998-08-07 | Ｒｏｍのデータ書込方法、メモリボードおよびｒｏｍライタ用アダプタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23651598A JP2000057786A (ja) | 1998-08-07 | 1998-08-07 | Ｒｏｍのデータ書込方法、メモリボードおよびｒｏｍライタ用アダプタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000057786A true JP2000057786A (ja) | 2000-02-25 |
Family
ID=17001858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23651598A Pending JP2000057786A (ja) | 1998-08-07 | 1998-08-07 | Ｒｏｍのデータ書込方法、メモリボードおよびｒｏｍライタ用アダプタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000057786A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2242209A3 (en) * | 2002-10-02 | 2013-02-27 | Mitsubishi Electric Corporation | Apparatus for writing data in nonvolatile memory, and corresponding electric apparatus and ROM writer |
| KR101830082B1 (ko) * | 2016-09-28 | 2018-02-20 | 주식회사 나눔기술 | 무 소켓 방식의 롬 라이터 및 조립 방법과 조립 장치 |
-
1998
- 1998-08-07 JP JP23651598A patent/JP2000057786A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2242209A3 (en) * | 2002-10-02 | 2013-02-27 | Mitsubishi Electric Corporation | Apparatus for writing data in nonvolatile memory, and corresponding electric apparatus and ROM writer |
| KR101830082B1 (ko) * | 2016-09-28 | 2018-02-20 | 주식회사 나눔기술 | 무 소켓 방식의 롬 라이터 및 조립 방법과 조립 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963463A (en) | Method for on-board programming of PRD serial EEPROMS | |
| US6347367B1 (en) | Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures | |
| CN106067312B (zh) | 存储器装置以及终止存储器系统中的多个导体的方法 | |
| US5561628A (en) | IC card and a method for parallel processing flash memories | |
| KR100661419B1 (ko) | 불휘발성 반도체 기억 장치 및 반도체 디스크 장치 | |
| JPH05327582A (ja) | 携帯電話機のプログラムメモリ書き替え方式 | |
| US20100049900A1 (en) | Memory card and non-volatile memory controller thereof | |
| KR100703969B1 (ko) | 메모리 모듈의 테스트 장치 | |
| DE102006043401A1 (de) | Serial Presence Detect-Funktionalität auf Speicherkomponente | |
| US5650967A (en) | Method and apparatus for writing and erasing flash memory | |
| JP2000065899A (ja) | 半導体装置およびそのデータ書き換え方法 | |
| JPH05151070A (ja) | パーソナルコンピユータ | |
| EP1100091B1 (en) | High speed programmer system | |
| US20080250192A1 (en) | Integrating flash memory system | |
| CN112099856B (zh) | 嵌入式系统及系统的启动方法 | |
| EP1074991B1 (en) | Semiconductor memory device | |
| JP2000057786A (ja) | Ｒｏｍのデータ書込方法、メモリボードおよびｒｏｍライタ用アダプタ | |
| US6385073B1 (en) | Integrated circuit device with expandable nonvolatile memory | |
| GB2138232A (en) | Reprogrammable cartridge memory | |
| JPH05307616A (ja) | 半導体装置 | |
| US5548778A (en) | System for assigning device to be connected to computer when address from computer is effective by comparing address for entire memory space and found coincided | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| KR200319278Y1 (ko) | 메모리 라이트 시스템 | |
| JP2725630B2 (ja) | プログラマブルｉｃ | |
| JPH06187069A (ja) | Ｉｃカードの増設アダプタ装置及びデータ処理装置 |