JP2000049801A - Ａｔｍ通信装置 - Google Patents
Ａｔｍ通信装置Info
- Publication number
- JP2000049801A JP2000049801A JP10212853A JP21285398A JP2000049801A JP 2000049801 A JP2000049801 A JP 2000049801A JP 10212853 A JP10212853 A JP 10212853A JP 21285398 A JP21285398 A JP 21285398A JP 2000049801 A JP2000049801 A JP 2000049801A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- unit
- aps
- vph
- handler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ヘッダ変換部とそのテーブルの書き換え又は
切替主体となるＡＰＳ部とが通信するには、複数のマイ
クロプロセッサと中央制御プロセッサと通信を必要と
し、仮想パスの切替に時間がかかった。 【解決手段】 対向装置との切替情報の送受により、仮
想パスの切替を制御するＡＰＳ部を、プロテクション区
間に対してＡＴＭスイッチの外側に配置する。
切替主体となるＡＰＳ部とが通信するには、複数のマイ
クロプロセッサと中央制御プロセッサと通信を必要と
し、仮想パスの切替に時間がかかった。 【解決手段】 対向装置との切替情報の送受により、仮
想パスの切替を制御するＡＰＳ部を、プロテクション区
間に対してＡＴＭスイッチの外側に配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、仮想パス（ＶＰ：
Virtual Path）の切替機能を備えるＡＴＭ通信装置に関
する。
Virtual Path）の切替機能を備えるＡＴＭ通信装置に関
する。
【０００２】
【従来の技術】非同期転送モード（ＡＴＭ：Asynchronu
s Transfer Mode ）方式のネットワークには、ネットワ
ークの信頼性を高めるため、ＶＰレイヤを冗長構成とす
ることが許されている。
s Transfer Mode ）方式のネットワークには、ネットワ
ークの信頼性を高めるため、ＶＰレイヤを冗長構成とす
ることが許されている。
【０００３】図２に、かかる冗長構成に基づくＶＰの切
替え概念を示す。図に示すように、ＶＰの切替は、切替
情報により特定区間（プロテクション区間）の現用ＶＰ
コネクションに生じた障害を検知した、当該特定区間の
両端に位置するＶＰハンドラ（ＶＰＨ：Virtual Path H
andler）が、予備ＶＰコネクションを切り替えることに
より行われる。なお、特定区間は、ＯｐＳ（Operation
System）等により予め設定されている。
替え概念を示す。図に示すように、ＶＰの切替は、切替
情報により特定区間（プロテクション区間）の現用ＶＰ
コネクションに生じた障害を検知した、当該特定区間の
両端に位置するＶＰハンドラ（ＶＰＨ：Virtual Path H
andler）が、予備ＶＰコネクションを切り替えることに
より行われる。なお、特定区間は、ＯｐＳ（Operation
System）等により予め設定されている。
【０００４】図３は、かかるＶＰの切替えを実現する従
来装置の構成である。なお、図３の配置は図２の配置に
対応するものであり、ＶＰＨ−ａ及びＶＰＨ−ｂは特定
区間の両端に位置するＶＰハンドラに、ＶＰＨ−ｊ及び
ＶＰＨ−ｋは、特定区間内に位置する中間ＶＰハンドラ
にそれぞれ対応する。
来装置の構成である。なお、図３の配置は図２の配置に
対応するものであり、ＶＰＨ−ａ及びＶＰＨ−ｂは特定
区間の両端に位置するＶＰハンドラに、ＶＰＨ−ｊ及び
ＶＰＨ−ｋは、特定区間内に位置する中間ＶＰハンドラ
にそれぞれ対応する。
【０００５】このうち、特定区間の両端に位置するＶＰ
ハンドラに設けられる、ＶＰ切替用の主な機能ブロック
は、以下の通りである。すなわち、切替情報を送受する
ＡＰＳ（Auto Protection Switch）部と、ＶＰコネクシ
ョンの送信先を決定するＨＣＶ（Header Converter）部
と、ヘッダに従ってＡＴＭセルをルーティングするＡＴ
Ｍスイッチ部と、切替情報を判別して処理するマイクロ
プロセッサ部と、マイクロプロセッサ間の通信に介在す
る中央制御プロセッサとが設けられる。
ハンドラに設けられる、ＶＰ切替用の主な機能ブロック
は、以下の通りである。すなわち、切替情報を送受する
ＡＰＳ（Auto Protection Switch）部と、ＶＰコネクシ
ョンの送信先を決定するＨＣＶ（Header Converter）部
と、ヘッダに従ってＡＴＭセルをルーティングするＡＴ
Ｍスイッチ部と、切替情報を判別して処理するマイクロ
プロセッサ部と、マイクロプロセッサ間の通信に介在す
る中央制御プロセッサとが設けられる。
【０００６】特に、特徴的な点は、ＡＰＳ部がプロテク
ション区間に対してＡＴＭスイッチの内側に配置される
のに対し、ＶＰ切替時に書き換え対象となるＨＣＶ部が
ＡＴＭスイッチの外側に配置されている点である。すな
わち、ＨＣＶ部とＡＰＳ部とが異なる基盤上に搭載され
ている点である。
ション区間に対してＡＴＭスイッチの内側に配置される
のに対し、ＶＰ切替時に書き換え対象となるＨＣＶ部が
ＡＴＭスイッチの外側に配置されている点である。すな
わち、ＨＣＶ部とＡＰＳ部とが異なる基盤上に搭載され
ている点である。
【０００７】なお、切替情報の判別を含む基盤内の制御
は各基盤に搭載されたマイクロプロセッサにより実行さ
れ、基盤間に渡る制御は中央制御プロセッサと各マイク
ロプロセッサ間との通信により実現される。このため、
この従来装置の場合には、ＨＣＶ部とＡＰＳ部との通信
には、中央制御プロセッサの介在が必須となる。
は各基盤に搭載されたマイクロプロセッサにより実行さ
れ、基盤間に渡る制御は中央制御プロセッサと各マイク
ロプロセッサ間との通信により実現される。このため、
この従来装置の場合には、ＨＣＶ部とＡＰＳ部との通信
には、中央制御プロセッサの介在が必須となる。
【０００８】従って、従来装置のＶＰハンドラにおいて
実現されるＶＰ切替処理手順は、以下の１）〜２４）に
示す手順にて行われる。
実現されるＶＰ切替処理手順は、以下の１）〜２４）に
示す手順にて行われる。
【０００９】１）障害発生 ２）中間ＶＰＨ（ＶＰＨ−ｊ）が障害を検出 ３）同中間ＶＰＨが切替トリガセルを送出 ４）伝送路インタフェース盤４のＡＰＳ部が切替トリガ
セルを検出 ５）同基盤４のマイクロプロセッサが認識 ６）ＶＰハンドラＶＰＨ−ｂの中央制御プロセッサが認
餓 ７）同中央制御プロセッサが伝送路インタフェース盤５
のマイクロプロセッサに通知 ８）同マイクロプロセッサが同一基盤のＡＰＳ部に切替
要求セルの発生を指示 ９）同ＡＰＳ部が切替要求セルを発生 １０）伝送路インタフェース盤３のＡＰＳ部が切替要求
セルを検出 １１）同基盤３のマイクロプロセッサが認識 １２）ＶＰハンドラＶＰＨ−ａの中央制御プロセッサが
認識 １３）同中央制御プロセッサが伝送路インタフェース盤
１のマイクロプロセッサに通知 １４）同マイクロプロセッサが基盤１のＨＣＶ部にテー
ブル書き換えを指示 １５）同マイクロプロセッサがＶＰハンドラＶＰＨ−ａ
の中央制御プロセッサに結果を通知 １６）同中央制御プロセッサが当該結果を伝送路インタ
フェース盤２のマイクロプロセッサに通知 １７）同マイクロプロセッサが基盤２のＡＰＳ部に切替
応答セルの発生を指示 １８）同基盤２のＡＰＳ部が切替応答セルを発生 １９）伝送路インタフェース盤５のＡＰＳ部が切替応答
セルを検出 ２０）同基盤５のマイクロプロセッサが認識 ２１）ＶＰハンドラＶＰＨ−ｂの中央制御プロセッサが
認識 ２２）同中央制御プロセッサが伝送路インタフェース盤
６のマイクロプロセッサに通知 ２３）同マイクロプロセッサが基盤６のＨＣＶ部にテー
ブル書き換えを指示 ２４）同マイクロプロセッサがＶＰハンドラＶＰＨ−ｂ
の中央制御プロセッサに結果を通知
セルを検出 ５）同基盤４のマイクロプロセッサが認識 ６）ＶＰハンドラＶＰＨ−ｂの中央制御プロセッサが認
餓 ７）同中央制御プロセッサが伝送路インタフェース盤５
のマイクロプロセッサに通知 ８）同マイクロプロセッサが同一基盤のＡＰＳ部に切替
要求セルの発生を指示 ９）同ＡＰＳ部が切替要求セルを発生 １０）伝送路インタフェース盤３のＡＰＳ部が切替要求
セルを検出 １１）同基盤３のマイクロプロセッサが認識 １２）ＶＰハンドラＶＰＨ−ａの中央制御プロセッサが
認識 １３）同中央制御プロセッサが伝送路インタフェース盤
１のマイクロプロセッサに通知 １４）同マイクロプロセッサが基盤１のＨＣＶ部にテー
ブル書き換えを指示 １５）同マイクロプロセッサがＶＰハンドラＶＰＨ−ａ
の中央制御プロセッサに結果を通知 １６）同中央制御プロセッサが当該結果を伝送路インタ
フェース盤２のマイクロプロセッサに通知 １７）同マイクロプロセッサが基盤２のＡＰＳ部に切替
応答セルの発生を指示 １８）同基盤２のＡＰＳ部が切替応答セルを発生 １９）伝送路インタフェース盤５のＡＰＳ部が切替応答
セルを検出 ２０）同基盤５のマイクロプロセッサが認識 ２１）ＶＰハンドラＶＰＨ−ｂの中央制御プロセッサが
認識 ２２）同中央制御プロセッサが伝送路インタフェース盤
６のマイクロプロセッサに通知 ２３）同マイクロプロセッサが基盤６のＨＣＶ部にテー
ブル書き換えを指示 ２４）同マイクロプロセッサがＶＰハンドラＶＰＨ−ｂ
の中央制御プロセッサに結果を通知
【００１０】
【発明が解決しようとする課題】上述したように、従来
装置の場合には、中央制御プロセッサが介在する通信、
すなわち、異なる基盤上に搭載されたマイクロプロセッ
サ間の通信が必須となるが、かかる通信は通信時間がか
かるため、切替完了までの時間が長く、障害回復までに
長い時間を要するという問題があった。
装置の場合には、中央制御プロセッサが介在する通信、
すなわち、異なる基盤上に搭載されたマイクロプロセッ
サ間の通信が必須となるが、かかる通信は通信時間がか
かるため、切替完了までの時間が長く、障害回復までに
長い時間を要するという問題があった。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、対向装置との切替情報の送受に
より、仮想パスの切替を制御するＡＰＳ部を、プロテク
ション区間に対してＡＴＭスイッチの外側に配置する。
め、本発明においては、対向装置との切替情報の送受に
より、仮想パスの切替を制御するＡＰＳ部を、プロテク
ション区間に対してＡＴＭスイッチの外側に配置する。
【００１２】かかる配置とすることにより、ヘッダ変換
部とそのテーブルの書き換え又は切替を指示するＡＰＳ
部とを同一基板上に設けることが可能となり、従来装置
では不可避であった、中央制御プロセッサを介在させた
形態でのマイクロプロセッサ間の通信をなくすことがで
きる。
部とそのテーブルの書き換え又は切替を指示するＡＰＳ
部とを同一基板上に設けることが可能となり、従来装置
では不可避であった、中央制御プロセッサを介在させた
形態でのマイクロプロセッサ間の通信をなくすことがで
きる。
【００１３】
【発明の実施の形態】（Ａ）第１の実施形態 図１に、本発明に係るＡＴＭ通信装置の第１の実施形態
を示す。なお、図１は、ＡＴＭ通信装置をＶＰハンドラ
に適用した場合の構成例である。
を示す。なお、図１は、ＡＴＭ通信装置をＶＰハンドラ
に適用した場合の構成例である。
【００１４】図１の場合も、その配置は図２の配置に対
応するものであり、ＶＰＨ−ａ及びＶＰＨ−ｂは特定区
間の両端に位置するＶＰハンドラに、ＶＰＨ−ｊ及びＶ
ＰＨ−ｋは、特定区間内に位置する中間ＶＰハンドラに
それぞれ対応する。
応するものであり、ＶＰＨ−ａ及びＶＰＨ−ｂは特定区
間の両端に位置するＶＰハンドラに、ＶＰＨ−ｊ及びＶ
ＰＨ−ｋは、特定区間内に位置する中間ＶＰハンドラに
それぞれ対応する。
【００１５】この図１に示す第１の実施形態に係る装置
と図３に表した従来装置との違いは、従来装置では必須
とされていたマイクロプロセッサ間の通信に介在する中
央制御プロセッサが必要となくなる点である。すなわ
ち、図３ではＶＰＨ−ａ及びＶＰＨ−ｂのそれぞれに設
けられていた中央制御プロセッサが、図１には設けられ
ていない点である。
と図３に表した従来装置との違いは、従来装置では必須
とされていたマイクロプロセッサ間の通信に介在する中
央制御プロセッサが必要となくなる点である。すなわ
ち、図３ではＶＰＨ−ａ及びＶＰＨ−ｂのそれぞれに設
けられていた中央制御プロセッサが、図１には設けられ
ていない点である。
【００１６】かかる構成が可能とするため、本実施形態
の場合、切替情報の送受を行うＡＰＳ部を、プロテクシ
ョン区間に対してＡＴＭスイッチの外側に配置し、予備
ＶＰに対する切替情報の挿入を実現する構成とするため
である。
の場合、切替情報の送受を行うＡＰＳ部を、プロテクシ
ョン区間に対してＡＴＭスイッチの外側に配置し、予備
ＶＰに対する切替情報の挿入を実現する構成とするため
である。
【００１７】すなわち、本実施形態では、ＨＣＶ部とＡ
ＰＳ部の２つの機能ブロックが、特定区間に対してＡＴ
Ｍスイッチの外側に配置される同一基盤（具体的には、
伝送路ＩＮＦ盤１と６）上に配置されるため、２つの機
能ブロック間の通信が単一のマイクロプロッサにより行
われることを特徴とする。
ＰＳ部の２つの機能ブロックが、特定区間に対してＡＴ
Ｍスイッチの外側に配置される同一基盤（具体的には、
伝送路ＩＮＦ盤１と６）上に配置されるため、２つの機
能ブロック間の通信が単一のマイクロプロッサにより行
われることを特徴とする。
【００１８】この伝送路インタフェース盤１及び６の論
理構成を図４に示す。以下、当該基盤で実行される一連
の切替動作を中心に説明する。
理構成を図４に示す。以下、当該基盤で実行される一連
の切替動作を中心に説明する。
【００１９】まず、プロテクション区間の中間点で障害
が発生すると、次段に位置するＶＰハンドラ（ＶＰＨ−
ｊ）でその障害が検出される。当該ＶＰハンドラは、切
替トリガセルを送出し、プロテクション区間の終端点に
位置するＶＰハンドラ（ＶＰＨ−ｂ）に切替トリガの発
生を通知する。
が発生すると、次段に位置するＶＰハンドラ（ＶＰＨ−
ｊ）でその障害が検出される。当該ＶＰハンドラは、切
替トリガセルを送出し、プロテクション区間の終端点に
位置するＶＰハンドラ（ＶＰＨ−ｂ）に切替トリガの発
生を通知する。
【００２０】ここで、終端点に位置するＶＰハンドラ
（ＶＰＨ−ｂ）に設けられる基盤であって、特定区間に
対してＡＴＭスイッチの内側に位置する伝送路インタフ
ェース盤４で受信された切替トリガセルには、現用ＶＰ
と同一のＶＰ値が付与されている。
（ＶＰＨ−ｂ）に設けられる基盤であって、特定区間に
対してＡＴＭスイッチの内側に位置する伝送路インタフ
ェース盤４で受信された切替トリガセルには、現用ＶＰ
と同一のＶＰ値が付与されている。
【００２１】伝送路インタフェース盤４内にあるＨＣＶ
では、当該ＶＰ値に基づいて切替トリガセルを伝送路イ
ンタフェース盤６にアドレッシングする。かくして、当
該切替トリガセルが、ＡＴＭスイッチを介して接続され
た伝送路インタフェース盤６にルーティングされる。
では、当該ＶＰ値に基づいて切替トリガセルを伝送路イ
ンタフェース盤６にアドレッシングする。かくして、当
該切替トリガセルが、ＡＴＭスイッチを介して接続され
た伝送路インタフェース盤６にルーティングされる。
【００２２】伝送路インタフェース盤６では、ＡＰＳＤ
ＭＵＸ部１において当該切替トリガセルの分離が行わ
れ、ＡＰＳ部２において切替情報が検出される。する
と、ＡＰＳ部２からマイクロプロセッサ部３に割込みが
通知され、マイクロプロセッサバスからＡＰＳ部２の状
態が読み出される。これにより、マイクロプロセッサ部
３は、ＡＰＳ部２が切替トリガセルを受信したことを認
識する。
ＭＵＸ部１において当該切替トリガセルの分離が行わ
れ、ＡＰＳ部２において切替情報が検出される。する
と、ＡＰＳ部２からマイクロプロセッサ部３に割込みが
通知され、マイクロプロセッサバスからＡＰＳ部２の状
態が読み出される。これにより、マイクロプロセッサ部
３は、ＡＰＳ部２が切替トリガセルを受信したことを認
識する。
【００２３】このように切替トリガセルの受信が確認さ
れると、マイクロプロセッサ部３は、切替要求セルの発
生をマイクロプロセッサバスを介してＡＰＳ部２に指示
する。ＡＰＳ部２で発生された切替要求セルは、ＡＰＳ
ＭＵＸ部５に与えられて予備ＶＰに多重され、ＡＴＭス
イッチを介して伝送路インタフェース盤５にルーティン
グされる。かかる後、切替要求セルは、伝送路インタフ
ェース盤５を介してもう一方の終端点に位置するＶＰハ
ンドラ（ＶＰＨ−ａ）に送出される。
れると、マイクロプロセッサ部３は、切替要求セルの発
生をマイクロプロセッサバスを介してＡＰＳ部２に指示
する。ＡＰＳ部２で発生された切替要求セルは、ＡＰＳ
ＭＵＸ部５に与えられて予備ＶＰに多重され、ＡＴＭス
イッチを介して伝送路インタフェース盤５にルーティン
グされる。かかる後、切替要求セルは、伝送路インタフ
ェース盤５を介してもう一方の終端点に位置するＶＰハ
ンドラ（ＶＰＨ−ａ）に送出される。
【００２４】伝送路インタフェース盤３で受信された切
替要求セルには、予備ＶＰと同一のＶＰ値が付与されて
おり、伝送路インタフェース盤３内のＨＣＶにて、伝送
路インタフェース盤１にアドレッシングされる。かくし
て、当該切替要求セルは、ＡＴＭスイッチを介して伝送
路インタフェース盤１にルーティングされ、ＡＰＳＤＭ
ＵＸ部１に到達する。ＡＰＳＤＭＵＸ部１で分離された
切替要求セルは、ＡＰＳ部２に与えられ検出される。
替要求セルには、予備ＶＰと同一のＶＰ値が付与されて
おり、伝送路インタフェース盤３内のＨＣＶにて、伝送
路インタフェース盤１にアドレッシングされる。かくし
て、当該切替要求セルは、ＡＴＭスイッチを介して伝送
路インタフェース盤１にルーティングされ、ＡＰＳＤＭ
ＵＸ部１に到達する。ＡＰＳＤＭＵＸ部１で分離された
切替要求セルは、ＡＰＳ部２に与えられ検出される。
【００２５】検出された切替要求セルは、割込みを用い
てマイクロプロセッサ部３に通知される。その後、マイ
クロプロセッサ部３が、マイクロプロセッサバスを用い
てＨＣＶ部４のＨＣＶテーブルを書き換え、ＨＣＶ４に
入力されるＶＰの宛先を、現用ＶＰから予備ＶＰに切り
替える。以下同様の動作が繰返され、ＶＰの切替が完了
する。
てマイクロプロセッサ部３に通知される。その後、マイ
クロプロセッサ部３が、マイクロプロセッサバスを用い
てＨＣＶ部４のＨＣＶテーブルを書き換え、ＨＣＶ４に
入力されるＶＰの宛先を、現用ＶＰから予備ＶＰに切り
替える。以下同様の動作が繰返され、ＶＰの切替が完了
する。
【００２６】このように、本実施形態におけるＡＰＳ部
２とＨＣＶ部４との通信には、従来装置では必須であっ
た中央制御プロセッサを必要とせず、マイクロプロセッ
サ部３で閉じた処理によってＶＰ切替が実行されること
になる。
２とＨＣＶ部４との通信には、従来装置では必須であっ
た中央制御プロセッサを必要とせず、マイクロプロセッ
サ部３で閉じた処理によってＶＰ切替が実行されること
になる。
【００２７】従って、本実施形態に係るＶＰハンドラに
おいて実現されるＶＰ切り替え処理手順をまとめると、
以下の１）から１５）に示す手順にて行われることにな
る。
おいて実現されるＶＰ切り替え処理手順をまとめると、
以下の１）から１５）に示す手順にて行われることにな
る。
【００２８】１）障害発生 ２）中間ＶＰＨ（ＶＰＨ−ｊ）が障害を検出 ３）同中間ＶＰＨが切替トリガセルを送出 ４）伝送路インタフェース盤６のＡＰＳ部が切替トリガ
セルを検出 ５）同基盤６のマイクロプロセッサが認識 ６）同マイクロプロセッサが同一基盤のＡＰＳ部に切替
要求セルの発生を指示 ７）同ＡＰＳ部が切替要求セルを発生 ８）伝送路インタフェース盤１のＡＰＳ部が切替要求セ
ルを検出 ９）同基盤１のマイクロプロセッサが認識 １０）同マイクロプロセッサが同一基盤のＨＣＶ部にテ
ーブル書き換えを指示 １１）同マイクロプロッセサが同一基盤のＡＰＳ部に切
替応答セルの発生を指示 １２）同ＡＰＳ部が切替応答セルを発生 １３）伝送路インタフェース盤１のＡＰＳ部が切替応答
セルを検出 １４）同基盤１のマイクロプロセッサが認識 １５）同マイクロプロセッサがＨＣＶ部にテーブル書き
換えを指示 かくして、本実施形態に係るＶＰハンドラにおいては、
ＶＰ切替時に書き換えを行うＨＣＶ部とＡＰＳ部が同一
基盤上に配置され、マイクロプロセッサで閉じたＶＰ切
替処理を実現できため、中央制御プロセッサとの通信時
間を削減でき、その分、ＶＰ切替に要する所要時間の短
縮、すなわち障害回復時間を短縮することができる。
セルを検出 ５）同基盤６のマイクロプロセッサが認識 ６）同マイクロプロセッサが同一基盤のＡＰＳ部に切替
要求セルの発生を指示 ７）同ＡＰＳ部が切替要求セルを発生 ８）伝送路インタフェース盤１のＡＰＳ部が切替要求セ
ルを検出 ９）同基盤１のマイクロプロセッサが認識 １０）同マイクロプロセッサが同一基盤のＨＣＶ部にテ
ーブル書き換えを指示 １１）同マイクロプロッセサが同一基盤のＡＰＳ部に切
替応答セルの発生を指示 １２）同ＡＰＳ部が切替応答セルを発生 １３）伝送路インタフェース盤１のＡＰＳ部が切替応答
セルを検出 １４）同基盤１のマイクロプロセッサが認識 １５）同マイクロプロセッサがＨＣＶ部にテーブル書き
換えを指示 かくして、本実施形態に係るＶＰハンドラにおいては、
ＶＰ切替時に書き換えを行うＨＣＶ部とＡＰＳ部が同一
基盤上に配置され、マイクロプロセッサで閉じたＶＰ切
替処理を実現できため、中央制御プロセッサとの通信時
間を削減でき、その分、ＶＰ切替に要する所要時間の短
縮、すなわち障害回復時間を短縮することができる。
【００２９】（Ｂ）第２の実施形態 図５に、本発明に係るＶＰハンドラの第２の実施形態を
示す。この図５の場合も、その配置は図１の配置に対応
するものであり、ＶＰＨ−ａ及びＶＰＨ−ｂは特定区間
の両端に位置するＶＰハンドラに、ＶＰＨ−ｊ及びＶＰ
Ｈ−ｋは、特定区間内に位置する中間ＶＰハンドラにそ
れぞれ対応する。
示す。この図５の場合も、その配置は図１の配置に対応
するものであり、ＶＰＨ−ａ及びＶＰＨ−ｂは特定区間
の両端に位置するＶＰハンドラに、ＶＰＨ−ｊ及びＶＰ
Ｈ−ｋは、特定区間内に位置する中間ＶＰハンドラにそ
れぞれ対応する。
【００３０】この第２の実施形態に係る装置と先に説明
した第１の実施形態に係る装置との違いは、ＨＣＶとＡ
ＰＳとの通信にマイクロプロセッサが介在しない点であ
る。すなわち、第１の実施形態では、切替情報の判別及
びＨＣＶの書き換えを、マイクロプロセッサで実行する
形態を採用していたが、本実施形態の場合には、ＡＰＳ
部にステートマシンを搭載することにより同機能の実現
を図る点である。なお、これはマイクロプロセッサを物
理的に無くすという意味ではない。
した第１の実施形態に係る装置との違いは、ＨＣＶとＡ
ＰＳとの通信にマイクロプロセッサが介在しない点であ
る。すなわち、第１の実施形態では、切替情報の判別及
びＨＣＶの書き換えを、マイクロプロセッサで実行する
形態を採用していたが、本実施形態の場合には、ＡＰＳ
部にステートマシンを搭載することにより同機能の実現
を図る点である。なお、これはマイクロプロセッサを物
理的に無くすという意味ではない。
【００３１】このＡＰＳ部に採用する論理構成を図６に
示す。なお、ＡＰＳ部１２に設けるステートマシン１２
Ｂは、その状態遷移が図７となるように設定しておく。
すなわち、受信された切替情報（ｅｖｅｎｔ）と動作
（ａｃｔｉｏｎ）の組を図７のように設定する。かくし
て、ステートマシン１２Ｂは、受信された切替情報をイ
ベント（ｅｖｅｎｔ）として状態遷移し、それに応じた
動作（ａｃｔｉｏｎ）を実行する。
示す。なお、ＡＰＳ部１２に設けるステートマシン１２
Ｂは、その状態遷移が図７となるように設定しておく。
すなわち、受信された切替情報（ｅｖｅｎｔ）と動作
（ａｃｔｉｏｎ）の組を図７のように設定する。かくし
て、ステートマシン１２Ｂは、受信された切替情報をイ
ベント（ｅｖｅｎｔ）として状態遷移し、それに応じた
動作（ａｃｔｉｏｎ）を実行する。
【００３２】なお、図中右回りの遷移（状態Ａ→Ｂ→
Ｃ）は、ＶＰの切替え処理を最初に開始する側の動作に
対応するものであり、図中左回りの遷移（状態Ａ→Ｃ）
は、他方のＶＰハンドラからの通知により切替え処理を
行うものの動作に対応するものである。
Ｃ）は、ＶＰの切替え処理を最初に開始する側の動作に
対応するものであり、図中左回りの遷移（状態Ａ→Ｃ）
は、他方のＶＰハンドラからの通知により切替え処理を
行うものの動作に対応するものである。
【００３３】以下、当該ＡＰＳ部で実行される一連の切
替動作を中心に説明する。
替動作を中心に説明する。
【００３４】この場合も、プロテクション区間の中間点
で障害し、次段に位置するＶＰハンドラ（ＶＰＨ−ｊ）
がこれを検出すると、切替トリガセルが送出され、プロ
テクション区間の終端点に位置するＶＰハンドラ（ＶＰ
Ｈ−ｂ）に通知される。
で障害し、次段に位置するＶＰハンドラ（ＶＰＨ−ｊ）
がこれを検出すると、切替トリガセルが送出され、プロ
テクション区間の終端点に位置するＶＰハンドラ（ＶＰ
Ｈ−ｂ）に通知される。
【００３５】その後、伝送路インタフェース盤４及びＡ
ＴＭスイッチを介して伝送路インタフェース盤６に与え
られた切替トリガセルは、ＡＰＳＤＭＵＸ部１１におい
て分離され、ＡＰＳ部１２に与えられる。
ＴＭスイッチを介して伝送路インタフェース盤６に与え
られた切替トリガセルは、ＡＰＳＤＭＵＸ部１１におい
て分離され、ＡＰＳ部１２に与えられる。
【００３６】この切替情報は、ＡＰＳ検出／送出部１２
Ａにおいて検出され、ステートマシン１２Ｂにその種別
が通知される。ここでの切替情報は、切替トリガセル受
信である。従って、ステートマシン１２Ｂの状態は、状
態Ａから状態Ｂに遷移する。
Ａにおいて検出され、ステートマシン１２Ｂにその種別
が通知される。ここでの切替情報は、切替トリガセル受
信である。従って、ステートマシン１２Ｂの状態は、状
態Ａから状態Ｂに遷移する。
【００３７】このとき、ステートマシン１２ＢからＡＰ
Ｓ検出／送出部１２Ａに対しては、切替要求セルの送信
命令が発せられる。かくして、切替要求セルが、予備Ｖ
ＰのＡＰＳＭＵＸ１４からプロテクション区間のもう一
方の終端点であるＶＰハンドラ（ＶＰＨ−ａ）に送出さ
れる。
Ｓ検出／送出部１２Ａに対しては、切替要求セルの送信
命令が発せられる。かくして、切替要求セルが、予備Ｖ
ＰのＡＰＳＭＵＸ１４からプロテクション区間のもう一
方の終端点であるＶＰハンドラ（ＶＰＨ−ａ）に送出さ
れる。
【００３８】この切替要求セルの通知を受けたＶＰハン
ドラ（ＶＰＨ−ａ）は、その伝送路ＩＮＦ盤１に設けら
れているＡＰＳＤＭＵＸ１１において切替要求セルを分
離し、ＡＰＳ部１２に与える。
ドラ（ＶＰＨ−ａ）は、その伝送路ＩＮＦ盤１に設けら
れているＡＰＳＤＭＵＸ１１において切替要求セルを分
離し、ＡＰＳ部１２に与える。
【００３９】この切替情報は、ＡＰＳ検出／送出部１２
Ａにおいて検出され、ステートマシン１２Ｂにその種別
が通知される。ここでの切替情報は、切替要求セル受信
である。従って、この場合におけるステートマシン１２
Ｂの状態は、状態Ａから状態Ｃに直接遷移する。
Ａにおいて検出され、ステートマシン１２Ｂにその種別
が通知される。ここでの切替情報は、切替要求セル受信
である。従って、この場合におけるステートマシン１２
Ｂの状態は、状態Ａから状態Ｃに直接遷移する。
【００４０】この結果、ステートマシン１２ＢからＡＰ
Ｓ検出／送出部１２Ａに対し切替応答セルの送信命令が
発せられると共に、ＨＣＶ１３に対しＨＣＶ切替命令が
送出される。かくして、切替応答セルの送信と同時に、
ＨＣＶテーブルが現用ＶＰ用から予備ＶＰ用に切り替え
られる。なお、図にも示したように、ＨＣＶテーブルを
２面メモリ構成とするのは、ハードウェアのみによる切
替に適合するためである。
Ｓ検出／送出部１２Ａに対し切替応答セルの送信命令が
発せられると共に、ＨＣＶ１３に対しＨＣＶ切替命令が
送出される。かくして、切替応答セルの送信と同時に、
ＨＣＶテーブルが現用ＶＰ用から予備ＶＰ用に切り替え
られる。なお、図にも示したように、ＨＣＶテーブルを
２面メモリ構成とするのは、ハードウェアのみによる切
替に適合するためである。
【００４１】やがて、切替応答セルは切り替え要求セル
を発したＶＰハンドラ（ＶＰＨ−ｂ）側に通知され、当
該切替応答セルの受信を確認したステートマシン１２Ｂ
によってＨＣＶテーブルの切替により一連の動作が終了
する。
を発したＶＰハンドラ（ＶＰＨ−ｂ）側に通知され、当
該切替応答セルの受信を確認したステートマシン１２Ｂ
によってＨＣＶテーブルの切替により一連の動作が終了
する。
【００４２】このように、本実施形態におけるＶＰの切
替は、ハードウェアのみによって実現されることにな
る。
替は、ハードウェアのみによって実現されることにな
る。
【００４３】従って、本実施形態に係るＶＰハンドラに
おいて実現されるＶＰ切り替え処理手順をまとめると、
以下の１）から１０）に示す手順にて行われることにな
る。
おいて実現されるＶＰ切り替え処理手順をまとめると、
以下の１）から１０）に示す手順にて行われることにな
る。
【００４４】１）障害発生 ２）中間ＶＰＨ（ＶＰＨ−ｊ）が障害を検出 ３）中間ＶＰＨが切替トリガセルを送出 ４）伝送路インタフェース盤６のＡＰＳ部が切替トリガ
セルを検出 ５）同ＡＰＳ部が切替要求セルを発生 ６）伝送路インタフェース盤１のＡＰＳ部が切替要求セ
ルを検出 ７）同ＡＰＳ部が同一基盤のＨＣＶ部にテーブル切替を
指示 ８）同ＡＰＳ部が切替応答セルを発生 ９）伝送路インタフェース盤６のＡＰＳ部が切替応答セ
ルを検出 １０）同ＡＰＳ部が同一基盤のＨＣＶ部にテーブル切替
を指示 かくして、本実施形態に係るＶＰハンドラにおいては、
ＡＰＳ部をステートマシンで実現することにより、マイ
クロプロセッサで処理する第１の実施形態の場合に比し
て、処理時間のさらなる高速化を実現できる。かくし
て、ＶＰ切替に要する所要時間の短縮、すなわち障害回
復時間を格段に短縮することができる。
セルを検出 ５）同ＡＰＳ部が切替要求セルを発生 ６）伝送路インタフェース盤１のＡＰＳ部が切替要求セ
ルを検出 ７）同ＡＰＳ部が同一基盤のＨＣＶ部にテーブル切替を
指示 ８）同ＡＰＳ部が切替応答セルを発生 ９）伝送路インタフェース盤６のＡＰＳ部が切替応答セ
ルを検出 １０）同ＡＰＳ部が同一基盤のＨＣＶ部にテーブル切替
を指示 かくして、本実施形態に係るＶＰハンドラにおいては、
ＡＰＳ部をステートマシンで実現することにより、マイ
クロプロセッサで処理する第１の実施形態の場合に比し
て、処理時間のさらなる高速化を実現できる。かくし
て、ＶＰ切替に要する所要時間の短縮、すなわち障害回
復時間を格段に短縮することができる。
【００４５】（Ｃ）他の実施形態 上述の実施形態においては、プロテクション区間におけ
る故障検出を、その区間中のＶＰＨが行うと説明した
が、プロテクション区間の終端点において故障検出する
場合にも適用できる。
る故障検出を、その区間中のＶＰＨが行うと説明した
が、プロテクション区間の終端点において故障検出する
場合にも適用できる。
【００４６】また、上述の実施形態では、本発明を適用
するＡＴＭ通信装置の例としてＶＰハンドラを上げた
が、加入者側に上述の伝送路インタフェース盤を備える
仮想チャネル（ＶＣ：Virtual Channel ）ハンドラにも
適用し得る。
するＡＴＭ通信装置の例としてＶＰハンドラを上げた
が、加入者側に上述の伝送路インタフェース盤を備える
仮想チャネル（ＶＣ：Virtual Channel ）ハンドラにも
適用し得る。
【００４７】
【発明の効果】本発明に係るＡＴＭ通信装置によれば、
対向装置との切替情報の送受により、仮想パスの切替を
制御するＡＰＳ部を、プロテクション区間に対してＡＴ
Ｍスイッチの外側に配置することにより、ＡＰＳ部とヘ
ッダ交換部とを同一基板上に設けることを可能とし、中
央制御プロセッサ及び複数のマイクロプロセッサを介し
た通信を行うことなしに、仮想パスの切替を可能とす
る。
対向装置との切替情報の送受により、仮想パスの切替を
制御するＡＰＳ部を、プロテクション区間に対してＡＴ
Ｍスイッチの外側に配置することにより、ＡＰＳ部とヘ
ッダ交換部とを同一基板上に設けることを可能とし、中
央制御プロセッサ及び複数のマイクロプロセッサを介し
た通信を行うことなしに、仮想パスの切替を可能とす
る。
【００４８】かくして、通信手順の短縮化を実現でき、
仮想パスの切替に要する時間の短縮を実現できる。
仮想パスの切替に要する時間の短縮を実現できる。
【図１】ＡＴＭ通信装置の第１の実施形態を示すブロッ
ク図である。
ク図である。
【図２】仮想パスの切替機能を表した概念図である。
【図３】ＡＴＭ通信装置の従来例を示すブロック図であ
る。
る。
【図４】第１の実施形態で搭載する伝送路インタフェー
ス盤の機能構成を表したブロック図である。
ス盤の機能構成を表したブロック図である。
【図５】ＡＴＭ通信装置の第２の実施形態を示すブロッ
ク図である。
ク図である。
【図６】第２の実施形態で搭載する伝送路インタフェー
ス盤の機能構成を表したブロック図である。
ス盤の機能構成を表したブロック図である。
【図７】ステートマシンの状態遷移を表した図である。
１、１１…ＡＰＳＤＭＵＸ、２、１２…ＡＰＳ、３…マ
イクロプロセッサ、４、１３…ＨＣＶ部、５、１４…Ａ
ＰＳＭＵＸ、１２Ａ…ＡＰＳ検出／送出部、１２Ｂ…ス
テートマシン。
イクロプロセッサ、４、１３…ＨＣＶ部、５、１４…Ａ
ＰＳＭＵＸ、１２Ａ…ＡＰＳ検出／送出部、１２Ｂ…ス
テートマシン。
Claims (3)
- 【請求項１】 対向装置との切替情報の送受により、仮
想パスの切替を制御するＡＰＳ部を、プロテクション区
間に対してＡＴＭスイッチの外側に配置したことを特徴
とするＡＴＭ通信装置。 - 【請求項２】 請求項１に記載のＡＴＭ通信装置は、上
記ＡＰＳ部における切替処理を、ステートマシンによる
ハードウェア処理により実現することを特徴とするＡＴ
Ｍ通信装置。 - 【請求項３】 請求項２に記載のＡＴＭ通信装置におい
て、ヘッダ変換部におけるヘッダ変換用のテーブルを、
現用系及び予備系のそれぞれに対応する２面メモリ構成
とすることを特徴とするＡＴＭ通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10212853A JP2000049801A (ja) | 1998-07-28 | 1998-07-28 | Ａｔｍ通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10212853A JP2000049801A (ja) | 1998-07-28 | 1998-07-28 | Ａｔｍ通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000049801A true JP2000049801A (ja) | 2000-02-18 |
Family
ID=16629409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10212853A Pending JP2000049801A (ja) | 1998-07-28 | 1998-07-28 | Ａｔｍ通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000049801A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045696A (ja) * | 2008-08-18 | 2010-02-25 | Fujitsu Ltd | 予備回線切替プロトコル処理ｃｐｕの負荷分散構成を持つ伝送装置およびｃｐｕ負荷分散制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079747A (ja) * | 1996-09-05 | 1998-03-24 | Hitachi Ltd | オペレーション及びメンテナンス機能を備えた非同期転送モード通信装置 |
-
1998
- 1998-07-28 JP JP10212853A patent/JP2000049801A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079747A (ja) * | 1996-09-05 | 1998-03-24 | Hitachi Ltd | オペレーション及びメンテナンス機能を備えた非同期転送モード通信装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045696A (ja) * | 2008-08-18 | 2010-02-25 | Fujitsu Ltd | 予備回線切替プロトコル処理ｃｐｕの負荷分散構成を持つ伝送装置およびｃｐｕ負荷分散制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7835265B2 (en) | High availability Ethernet backplane architecture | |
| JP3001502B2 (ja) | Ａｔｍスイッチモジュール、ａｔｍスイッチ容量拡張方法、およびａｔｍルーティング情報設定方法 | |
| CN1330473A (zh) | 反向复用业务中的备用冗余 | |
| JP2000041068A (ja) | Ａｔｍ中継装置 | |
| KR960027838A (ko) | 제어셀에 의해 입력셀의 전송을 제어하는 atm 교환망, atm 교환기 및 atm 교환망에 있어서의 신호처리방법 | |
| JP2000049801A (ja) | Ａｔｍ通信装置 | |
| JP3070588B2 (ja) | Ａｔｍ ｓｖｃ二重化システム | |
| KR100344024B1 (ko) | 에이티엠 시스템의 셀버스를 이용한 이중화 에이티엠라우터 장치 및 그 제어방법 | |
| JP3355576B2 (ja) | 切替回路 | |
| US6801498B1 (en) | Asynchronous transfer mode communication equipment and method for switching virtual path of same | |
| JP3168945B2 (ja) | Ａｔｍ伝送回線切替方式 | |
| JP2862661B2 (ja) | Ａｔｍ網における迂回・切戻し制御方式 | |
| JP2000004229A (ja) | 通信システム及びノード装置リセット方法 | |
| US7075888B1 (en) | Method for operating interface modules in an ATM communications device | |
| KR100465939B1 (ko) | 에이티엠 망에서의 트래픽 제어 장치 및 방법 | |
| JP2002252632A (ja) | Ａｔｍ伝送装置、及びその冗長伝送系の切替方法 | |
| JP3171781B2 (ja) | 回線対応切替システム | |
| JPH09116554A (ja) | Ａｔｍ交換機の制御情報転送方法及びａｔｍ交換機 | |
| JP3990077B2 (ja) | ループ式通信方法および装置 | |
| KR100485051B1 (ko) | 에이티엠 교환기에서 보드 간 정합 장치 | |
| JPH11112504A (ja) | Ｌａｎエミュレーションシステムおよびａｔｍスイッチ | |
| JPH11127196A (ja) | スイッチングノード装置及び経路切り替え制御方法 | |
| JPH1028122A (ja) | Ａｔｍネットワークのｐｖｃ簡易設定方法 | |
| JP2002217845A (ja) | 無線通信システム | |
| JP2000244505A (ja) | パケット通信ネットワークシステム及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061010 |