JP2000041225A - Ｈｄｔｖビデオフォ―マットの自動検出 - Google Patents

Ｈｄｔｖビデオフォ―マットの自動検出

Info

Publication number
JP2000041225A
JP2000041225A JP11154277A JP15427799A JP2000041225A JP 2000041225 A JP2000041225 A JP 2000041225A JP 11154277 A JP11154277 A JP 11154277A JP 15427799 A JP15427799 A JP 15427799A JP 2000041225 A JP2000041225 A JP 2000041225A
Authority
JP
Japan
Prior art keywords
clock
signal
format
video signal
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11154277A
Other languages
English (en)
Inventor
Siu-Wai Wu
シュ−ワイ・ウ
Keming Joseph Chen
ケミン・ヨゼフ・チェン
Erik Elstermann
エリック・エルスターマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
Arris Technology Inc
General Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arris Technology Inc, General Instrument Corp filed Critical Arris Technology Inc
Publication of JP2000041225A publication Critical patent/JP2000041225A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23602—Multiplexing isochronously with the video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4342—Demultiplexing isochronously with video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44008—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving operations for analysing video streams, e.g. detecting features or characteristics in the video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Signal Processing For Recording (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

(57)【要約】 （修正有） 【課題】SDTV及びHDTVビデオ並びにプログレッシブ及び
インターレース走査を含む，ビデオソースのフォーマッ
トを自動的に検出する。 【解決手段】装置はSMPTE及びMPEG-2規格のようなビデ
オ規格と互換性がある。ビデオサンプルクロックは，ビ
デオ信号内の位相ロッキングクロックパルスによって，
２つ若しくはそれ以上の使用可能リファレンスクロック
の一つに決定される。SAV/EAVカウンター及び画素サン
プルカウンタは，ライン毎の画素の水平解像度を決定す
る。例えば，装置は毎秒24フレームビデオと毎秒30フレ
ームビデオとを識別し，720本プログレッシブ走査信号
と1080本インターレース走査信号とを識別する。装置は
各リファレンスクロックに対して，PLLのロック範囲を
２つのPLLが一つの入力周波数に対して同時にロックし
ないように狭くする。プログレッシブ又はインターレー
ス走査の区別のために必要であれば，ビデオ信号内のF
ビットが使用される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は，信号の適当な符
号化を許すべくビデオエンコーダにおいてテレビ信号の
フォーマットを自動的に検出するための方法及び装置に
関する。特に本願は高品位テレビ（HDTV）フォーマット
を検出するのに適している。
【０００２】
【従来の技術】デジタルビデオ，オーディオ及び他のデ
ータは改良された忠実性，帯域幅有効性及びアナログ信
号に比べた時のデジタル信号の融通性により増々一般的
に成ってきた。例えば，多くのデジタルテレビ放送装置
は，ダイレクトな衛星放送を通じてユーザーの家庭にデ
ジタルテレビ信号を送信する。さらに，デジタルテレビ
信号の地上波放送も幅広い受諾を得るよう期待されてい
る。
【０００３】テレビ若しくは他のデジタルデータはさま
ざまな方法を通じて得ることができる。例えば，放送者
は，磁気テープのような磁気媒体，またはコンパクトデ
ィスク，デジタルビデオディスク，若しくはレーザーデ
ィスクのような光学媒体に保存されているデジタル番組
情報若しくはその他のデータのローカルライブラリを持
っている。放送者は，例えば，衛星分配ネットワーク，
地上波放送ネットワーク，若しくはマイクロ波分配ネッ
トワークを含む他の送信ソースからデジタルテレビ若し
くは他のデータを受信することもできる。
【０００４】ビデオデータはそれが得られたときテレビ
スタジオにおいてデジタル化され，圧縮されかつ符号化
されるか，または衛星アップリンクステーションにおい
てその後に圧縮される。さらに，ビデオデータは圧縮若
しくは非圧縮状態で保存されてもよい。概して，圧縮は
画素ドメインのデータサンプルを空間周波数ドメインへ
変形すること，量子化すること，及び差分符号化及びハ
フマン符号化を使って符号化することを含む。その後符
号化されたデータは他のビデオ信号とともにデジタル輸
送データストリーム内に多重化される。動き補償及び推
定もまたさらに圧縮を与えるべく画素ドメインで使用さ
れてもよい。
【０００５】しかし，適当な圧縮及び符号化のために，
ビデオデータのフォーマットを知らなければならない。
現在，HDTVのさまざまなフォーマットが，米国のデジタ
ルテレビジョン放送規格としてのフェデラル・コミュニ
ケーションズ・コミッション(FCC)によって採用され
る，アドバンスド・テレビジョン・システムズ・コミッ
ティー(ATSC)のデジタルテレビ規格内に明記されてい
る。HDTVフォーマットは，(1)148.5MHzの画素サンプリ
ング周波数で，毎秒1920×1080×60フレームのプログレ
ッシブ走査，(2)148.5/1.001=148.35MHzの画素サンプリ
ング周波数で，毎秒1920×1080×59.94フレームのプロ
グレッシブ走査，(3)74.25MHzの画素サンプリング周波
数で，毎秒1920水平画素×1080ライン×30フィールドの
インターレース走査，(4)74.25/1.001=74.175MHzの画素
サンプリング周波数で，毎秒1920水平画素×1080ライン
×29.97フィールドのインターレース走査（例えば，フ
ィールド当たり540ライン），(5)74.25MHzの画素サンプ
リング周波数で，毎秒1920水平画素×1080ライン×24フ
レームのプログレッシブ走査，(6)74.25/1.001=74.175M
Hzの画素サンプリング周波数で，毎秒1920水平画素×10
80ライン×23.98フレームのプログレッシブ走査，(7)7
4.25MHzの画素サンプリング周波数で，毎秒1920×1080
×30フレームのプログレッシブ走査，(8)74.25/1.001=7
4.175MHzの画素サンプリング周波数で，毎秒1920水平画
素×1080ライン×29.97フレームのプログレッシブ走
査，(9)74.25MHzの画素サンプリング周波数で，毎秒192
0×1080×25フレームのプログレッシブ走査，(10)74.25
MHzの画素サンプリング周波数で，毎秒1280水平画素×7
20ライン×60フレームのプログレッシブ走査，(11)74.2
5/1.001=74.175MHzの画素サンプリング周波数で，毎秒1
280水平画素×720ライン×59.94フレームのプログレッ
シブ走査，を含む。
【０００６】ここで，画素数はアクティブな画素を言
い，フレーム若しくはフィールド毎のラインはアクティ
ブなラインを言う。1920×1080フォーマットは"Propose
d SMPTE Standard for Television - 1920×1080 Scann
ing and Analog and ParallelDigital Interfaces for
Multiple - Picture Rates"と命名された書類SMPTE 27
4M内で議論されている。1280×720フォーマットは"SMPT
E Standard for Television - 1280×720 Scanning, An
alog and Digital Representation and AnalogInterfa
ces"と命名された書類SMPTE 296M内で議論されている。
【０００７】圧縮されたHDTVデータフォーマットは，"I
nformation Technology - GenericCoding of Moving Pi
ctures and Associated Audio, Recommendation H.26
2"と命名された書類ISO/IEC 13818-2内で説明されたMPE
G-2規格によって決定される。
【０００８】毎秒30/29.97フレームでのHDTVフォーマッ
トは米国では受け入れられたが，ヨーロッパのHDTVフォ
ーマットは毎秒25フレームを採用する。
【０００９】付加的に，デジタル・スタンダード・デフ
ィニション・テレビジョン(SDTV)フォーマットは，毎秒
30フレームでフレームあたり525本のラインのNTSC規格
及び毎秒25フレームでフレームあたり625本のラインのP
AL規格を含む。
【００１０】
【発明が解決しようとする課題】以前は，異なるフォー
マットを有するビデオデータが圧縮されかつ符号化され
たとき，ユーザーコマンドはエンコーダに対し現ビデオ
フォーマットとビデオフォーマットの次の変化を知らせ
る必要があった。例えば，テレビチャネル上でライブテ
レビ放送の次に記録された映画が続いているとき，ビデ
オフォーマットは変化するかもしれない。この方法は非
効率的であり，信頼性がなく，不便である。
【００１１】したがって，SDTV及びHDTVビデオ並びにプ
ログレッシブ及びインターレース走査を含む，ビデオソ
ースのフォーマットを自動的に検出する装置を与えるこ
とが所望される。該装置はSMPTEのようなビデオ規格及
びMPEGのようなビデオ圧縮規格と互換性がなければなら
ない。
【００１２】本発明は上記及び他の利点を有する装置を
与える。
【００１３】
【課題を解決するための手段】本発明は信号の適当な符
号化を許すべくビデオエンコーダにおいてテレビ信号の
フォーマットを自動的に検出するための方法及び装置に
関する。本発明は特に高品位テレビ(HDTV)フォーマット
を検出するのに適している。概して，該フォーマット
は，垂直及び水平画素解像度，フレーム速度及びビデオ
がプログレッシブ走査かインターレース走査であるかに
よって定義される。
【００１４】ビデオ信号のフォーマットを決定するため
の，該ビデオ信号が連続画像（例えば，フレーム若しく
はフィールド）を含むところの方法が開示される。各画
像は連続ラインを有し，そのラインの少なくともいくつ
かは少なくとも一つのリファレンスシーケンスを有し，
連続画素サンプルフィールドが続いている。画素サンプ
ルフィールドに対応する連続クロックパルスを有するビ
デオ信号のクロック信号が与えられる。すなわち，クロ
ック周波数は画素サンプリング周波数と同一である。該
方法は，ビデオ信号の特定のライン内のリファレンスシ
ーケンスを検出する工程と，リファレンスシーケンスの
検出に応答してクロックパルスのカウントを開始する工
程と，特定のラインに続く後続ライン内のリファレンス
シーケンスを検出する工程とを含む。後続ライン内のリ
ファレンスシーケンスが検出されるとき，カウントはリ
ファレンスカウント値に達する。当該方法はさらにリフ
ァレンスカウント値を指示する信号を制御器に与える工
程と，リファレンスカウント信号にしたがって制御器で
のビデオ信号のフォーマットを決定する工程とを含む。
【００１５】リファレンスシーケンスはアクティブビデ
オの開始(SAV)シーケンス及び／またはアクティブビデ
オシーケンスの終了(EAV)を含むこともできる。
【００１６】当該方法はさらに，ビデオ信号の検出され
たフォーマットに従いビデオ信号を圧縮するために，制
御器からビデオコンプレッサーへ制御信号を与える工程
を含むことができる。
【００１７】リファレンスカウント値は水平解像度，垂
直解像度（例えば，フレームごとのライン）及びビデオ
信号のフレーム速度を示すこともできる。
【００１８】当該方法はさらにクロックパルスが使用可
能でないときを決定するためにクロック信号をモニター
する工程と，クロックパルスが使用可能でないとき補助
クロック信号を選択するべくモニター工程に応答して制
御信号を与える工程とを含むことができる。
【００１９】当該方法はさらにビデオ信号クロックを得
るためにクロック信号からクロックパルスの連続を検出
する工程と，第１の周波数で第１のクロックリファレン
ス信号を与え，第１の周波数とは異なる第２の周波数で
第２のクロックリファレンス信号を与える工程と，例え
ば，位相ロックループ内でいずれのリファレンスクロッ
クがそれに対応するのかを決定するべく，第１及び第２
のリファレンスクロックのそれぞれの位相に対してクロ
ックパルスの位相を比較する工程と，対応するリファレ
ンスクロックを示す信号を制御器に与える工程と，対応
するリファレンスクロックに従ってビデオ信号のフォー
マットを決定する工程とを含むことができる。
【００２０】当該方法はさらに第１のフォーマットから
第２のフォーマットへのフォーマット変化を検出するべ
くビデオ信号の連続画像のフォーマットを決定する工程
と，第１のフォーマットで与えられた最後の画像の後に
シーケンス終了コードを圧縮されたビデオ信号内に挿入
する工程とを有することができる。シーケンスヘッダ
は，第２のフォーマットで与えられる第１の圧縮画像の
初めに挿入されてもよい。
【００２１】当該方法はさらに所定のビットシーケンス
であるビデオ信号のFビットを決定する工程と，決定さ
れたFビットに従いビデオ信号がプログレッシブ走査か
インターレース走査であるかを決定する工程と，を含む
ことができる。
【００２２】対応する装置も与えられる。
【００２３】
【発明の実施の形態】本発明は信号の適当な符号化を許
すべくビデオエンコーダにおいてテレビ信号のフォーマ
ットを自動的に検出するための方法及び装置に関する。
本発明は特に高品位テレビ(HDTV)フォーマットに対して
適している。
【００２４】図１は本発明に従うビデオフォーマット検
出回路の概略図である。回路は概して100で示されてい
る。非圧縮デジタル画素データから成る入力ビデオ信号
はクロック速度検出器115，アクティブビデオの開始(SA
V)／アクティブビデオの終了(EAV)検出器及びサンプル
カウンタ135，並びにビデオ圧縮機140へ与えられる。入
力ビデオ信号は分離したクロック信号であるCLKで，フ
ォーマット(3)-(11)に対して74.25MHz若しくは74.175MH
zのクロックパルスを有するCLKを含む。フォーマット
(1)及び(2)に対しては148.5若しくは148.35MHzのクロッ
クが使用される。CLK信号はビデオデータから物理的に
分離した別々の導線で運ばれる。例えば，20本の導線が
画素データに対して使用され，うち10本は10ビットのル
マ(luma)サンプルに対して，10本は10ビットのクロマ(c
hroma)サンプルに対して，1本はクロック信号に対して
使用される。画素サンプルはクロックと同期しているた
め，クロック信号はビデオクロック信号と考えられる。
クロック速度検出器115は入力ビデオクロックを検出
し，74.25MHz若しくは74.125MHzのCLK_74Mである対応す
る出力信号を与え，それがビデオサンプルクロックとし
て使用される。もし回路100が空走(free running)モー
ドで動作していれば，すなわち，入力ビデオ信号がクロ
ック速度検出器115に与えられなければ，補助クロック1
10がマイクロ制御器130からの制御信号に従い74.25MHz
若しくは74.175MHzのビデオクロック信号を与える。
【００２５】SAV/EAV検出器及びサンプルカウンタ135は
入力ビデオ信号のフレーム速度，例えば，毎秒23.98，2
4，29.97，30，59.94若しくは60フレームを検出する。
用語“画像”はプログレッシブ走査信号からの単一フレ
ーム若しくはインターレース走査信号からの一つのフィ
ールドを示すために使用される。検出器／カウンタ135
はビデオデータ内の連続SAV若しくはEAVフィールドの間
の画素サンプルの数を決定し，対応する制御信号をデジ
タル論理関数120に与え，それはプログラマブル・ロジ
ック・アレイ(PLA)として実行され得る。デジタル論理
関数120はまたクロック速度検出器115に接続される。
【００２６】クロック速度検出器115及び検出器／カウ
ンタ135から受信された情報に基づいて，デジタル論理
関数120が入力ビデオ信号のフォーマットを決定する。
デジタル論理関数120は検出されたビデオ信号フォーマ
ットに対応する制御信号をマスター・クロック・ジェネ
レータ125に与え，引き続き，それが54MHzのCLK_54Mで
ある固定された出力信号を与える。この出力信号はシス
テムクロックとして使用されてもよい。例えば，CLK_54
Mは，データ・パケッタイザによって使用される27MHzの
MPEG-2クロックを与えるべく，2で割られてもよい。
【００２７】デジタル論理関数120は制御信号をマイク
ロ-制御器130へ与え，適当なフォーマットを使用して入
力ビデオデータを圧縮するべく引き続き所定の符号語の
ような制御信号をビデオ圧縮機140に送る。その後，ビ
デオ圧縮機140は対応する圧縮デジタルビデオビットス
トリームを出力する。
【００２８】図２は本発明に従うビデオフォーマット検
出器回路の詳細図である。図２の部品番号は図１の部品
に対応している。もし入力ビデオ信号が存在すると，図
４との関係で以下に詳述される，入力ビデオクロックパ
ルスCLKはクロック検出器208及びディバイダー210に与
えられる。もしクロック検出器208がCLKパルスを検出す
れば，クロック検出器208はディバイダー210から出力さ
れた値をパスするようマルチプレクサ(MUX)212に命令す
るべく制御信号をMUX212に送る。もし入力ビデオクロッ
クがクロック検出器208によって検出されなければ，MUX
212はディバイダー214からの補助クロック値をパスする
よう命令される。
【００２９】ディバイダー214は110で示される補助クロ
ックからのクロック信号を受信する。補助クロック110
は74.25MHzで発振する第１の温度制御された結晶オシレ
ータ(TCXO)及び74.175MHzで発振するTCXO204を含む。各
オシレータ202，204は±20ppmの公差を有する。MUX206
は選択信号TCXO_SELに応答してオシレータ202，204の一
つからのクロック信号をパスする。CLKが有効でないと
き，TCXO_SELは最も最近検出されたCLK速度として，図
示されないラインを通じてデジタル論理関数120によっ
て自動的に与えられる。
【００３０】MUX212からの出力は位相検出器(PDs)216及
び218に与えられる。フィードバック信号はまたディバ
イダー220を通じてPD216へ与えられ，一方フィードバッ
ク信号はディバイダー230を通じてPD218に与えられる。
PDs216及び218はアクティブ・フィルタ224及び234によ
ってそれぞれフィルタリングされ，それは動作アンプの
周囲に確立されたローパスフィルタである。アクティブ
・フィルタ224及び234は高周波数成分を除去する。フィ
ルタ224の出力は電圧制御された結晶オシレータ(VCXO)2
26及びロック検出回路222に与えられる制御電圧であ
り，一方フィルタ234の出力はVCXO236及びロック検出回
路232に与えられる制御電圧である。同様に，VCXO256へ
の入力は制御電圧である。
【００３１】もしPD216へ入力される２つの信号が同位
相であれば，例えば，それらが同じ周波数で動作してい
れば，ロック検出器222に与えられる制御電圧は所定の
電圧範囲内にあり，それによって検出器222はPLLロック
状態を示す。ロック検出器222は対応する制御信号であ
る，60PLL_LOCKをデジタル論理関数120に送り，ロック
若しくはアンロック状態を示す。
【００３２】ロック検出器222，232，252は以下の図６
との関係でより詳細に説明される。
【００３３】VCXO226は74.25MHzの空走周波数を有す
る。VCXO220からの出力は上記したようにディバイダー2
20を通じてPD216へフィードバックされ，またディバイ
ダー244及びMUX228へ与えられる。
【００３４】ディバイダー220，PD216，アクティブ・フ
ィルタ224，VCXO226及びVCXO226とディバイダー220との
間の経路は位相ロックループ(PLL)を形成する。
【００３５】同様に，PD218に与えられるMUX212からの
出力はディバイダー230からの入力信号と比較され，そ
れは6.1875MHzの周波数を有する。MUX212からの出力が
ディバイダー230からの出力と同位相であれば，PD218か
ら出力された対応する信号はアクティブ・フィルタ234
でのフィルタリングの後にロック検出器232内にロック
状態を生じさせる。その後クロック検出器は，ロック若
しくはアンロック状態を示す対応する制御信号の59.94P
LL_LOCKをデジタル論理関数120へ与える。付加的に，フ
ィルタリングされたフィルタ234からの信号は74.175MHz
の空走周波数を有するVCXO236へ与えられる。VCXO236か
らの出力はMUX228へ，及びディバイダー238及び230を通
じてフィードバック経路内のPD218へ与えられる。
【００３６】ディバイダー238及び230，PD218，アクテ
ィブ・フィルタ234，VCXO236並びにVCXO236とディバイ
ダー238との間の経路はPLLを形成する。
【００３７】デジタル論理関数120はSAV/EAV検出器及び
サンプルカウンタからの制御信号であって，入力ビデオ
データ内の連続のSAV若しくはEAVフィールドの間のサン
プル数を指示する制御信号を受信する。さらに，デジタ
ル論理関数120はクロック検出器208から信号74CLK_DET
を受信し，入力ビデオクロックCLKが存在することを示
す。各入力信号に基づいて，デジタル論理関数120は入
力ビデオ信号のフォーマットを決定し，出力信号60/59_
SELを与え，それは74.25MHzで動作するVCXO226若しくは
74.175MHzで動作するVCXO236のいずれかからビデオサン
プルクロックを選択するべくMUX228によって使用され
る。
【００３８】MUX228からの出力CLK_74Mは対応するマス
タークロック信号（例えば，ビデオサンプルクロック）
である。選択信号60/59_SELはディバイダー244若しくは
ディバイダー246から入力信号を選択するべくMUX242へ
与えられる。ディバイダー244からの出力は74.25MHz/10
01=74.17582418KHzで，一方ディバイダー500からの出力
は74.175KHzである。PD248はMUX242からの出力及びディ
バイダー250からの信号を受信し，それは54MHz/728=74.
17582418KHzである。もしアクティブ・フィルタの254の
出力内でロック状態が検出されると，ロック検出器252
はロック若しくはアンロック状態を示す制御信号54PLL_
LOCKをデジタル論理関数120へ送る。濾過された出力は
クロック信号CLK_54Mを与えるべくVCXO256へ与えられ
る。VCXO256は54MHzの空走周波数を有する。
【００３９】VCXO226，236及び256は例えば，±80 ppm
の公差で稼働してもよい。
【００４０】入力ビデオ信号のフォーマットを決定した
後，デジタル論理関数120は対応する制御信号をマイク
ロ制御器130へ送り，続けてビデオ圧縮機140に対し適当
なフォーマットを使用して入力ビデオデータを圧縮する
よう命令する。
【００４１】SAV/EAV検出器及びサンプルカウンタ135
は，入力ビデオ信号の各ラインに対してアクティブ・ビ
デオの開始及びアクティブ・ビデオデータの終了を検出
する。カウンタ135はまた以下により詳細に説明される
ように，各アクティブ・ビデオ・ライン内のアクティブ
及び非アクティブ画素サンプルの数をカウントする。
【００４２】ボックス205内の要素はフィールドプログ
ラム可能ゲートアレイ(FPGA)であってもよい。
【００４３】注意すべきは図２において，デザインは，
148.5MHz及び148.5/1.001=148.35MHzのサンプルクロッ
クを検出するべく，あと２つのPLLを加えることによっ
て1920×1080×60Hz若しくは59.94Hz（例えば，それぞ
れフォーマット(1)及び(2)）を検出するべく拡張され得
ることである。
【００４４】図３は本発明で使用するためのサンプルビ
デオフレームを示す。概して300で示されるビデオフレ
ームは垂直消去間隔(vertical blanking interval)310
及び1からNまでの多くのビデオラインを含む。例えば，
フレーム300は720若しくは1,080本のアクティブビデオ
ラインを有する。インターレース走査ビデオに対して，
フレームは540本のアクティブラインを有する。第１の
ビデオライン320は，EAVフィールド325，予約されたデ
ータフィールド330，SAVフィールド335及びデジタル画
素データの最初のライン340を含む。予約されたデータ
フィールド330は補助的なデータ若しくは消去符号語を
含んでも良い。同様に，N番目のライン350はEAVフィー
ルド355，予約フィールド360，SAVフィールド365，及び
画素データ370のN番目のラインを含むこともできる。例
えば，画素データ340，370の各ラインはHDTVフォーマッ
トに対して1,280若しくは1,920個のアクティブ・デジタ
ル画素サンプルを有することもできる。
【００４５】図４は本発明で使用するサンプルビデオラ
インを示す。フレーム内の各画素データライン340は連
続画素サンプルフィールドを含む。さらにクロック信号
405は画素サンプルフィールドの415，425，435，445，
及び455にそれぞれ対応するクロックパルスCLK410，42
0，430，440及び450を含む。CLKパルスは入力ビデオ信
号のクロック速度を決定するべく図２のクロック検出器
208によって検出される。
【００４６】各画素サンプルフィールド415，425，及び
435はルマ画素データ及び補間されたクロマ画素データ
を含む。
【００４７】図５は本発明に従うSAV/EAV検出器及びサ
ンプルカウンタを示す。SAV/EAV検出器及びサンプルカ
ウンタ135は図１及び２で言及したように，SAV若しくは
EAVをそれぞれ識別する所定のビットのシーケンスに従
って，図３の各SAVフィールド335，365若しくはEAVフィ
ールド325，355を検出する。SAV及びEAVシーケンスは各
ビデオライン内でリファレンスポイントを定義するた
め，それらはリファレンスシーケンスと考えることもで
きる。上記SMPTE 274M及び296M規格で説明したように，
例えば，SAV若しくはEAVシーケンスは４つの連続的な符
号語，すなわち，すべて１のひとつの符号語，すべてが
ゼロの２つの符号語，及びF，V，H及びPビットを有する
一つの符号語から成る。Fビットはカレントフレームが
プログレッシブ走査かインターレース走査かどうかを示
す。特に，プログレッシブ走査に対して，Fビットは最
初のフィールド内の各ラインに対して“ゼロ”であり，
各フレームの第２のフィールド内の各ラインに対して
“１”である。Vビットはカレントラインが垂直消去間
隔の一部であることを示す。Hビットは水平消去間隔を
示す。Pビットはパリティビットを示す。SAVシーケンス
はH=0によって識別され，一方EAVシーケンスはH=1によ
って識別される。
【００４８】従って，復調機500において入力ビデオ信
号を復調することによって，及びデコーダ510において
さまざまなデータフィールドを復号することによって，
SAV及び／またはEAVシーケンスはSAV/EAV検出器520へ与
えられ，一方CLKパルスは画素サンプルカウンタ530へ与
えられる。検出器520及びカウンタ530は既知のカウンタ
回路を使用して実行されてもよい。
【００４９】SAV/EAV検出器520はビデオデータ内の各SA
V若しくはEAVフィールドを検出し，各連続SAV若しくはE
AVフィールドが検出されたとき画素サンプルカウンタ53
0へリセットコマンドを発動する。付加的に，SAV/EAV検
出器520はプログレッシブ走査かインターレース走査か
を区別するためにFビットを検出する。例えば，SAV/EAV
検出器及びサンプルカウンタ135は，Fビットに基づい
て，1920×1080×30Hz若しくは29.97Hzに対してプログ
レッシブ走査とインターレース走査を区別する。
【００５０】SAV/EAV検出器520からの各リセット信号の
後，画素サンプルカウンタ530は画素解像度を決定する
ために各ラインに対してCLKパルスの数のカウントを開
始する。フレーム内のたった一つのラインに対してカウ
ントされたCLKパルスの数に基づいてライン毎の画素の
数を決定することで十分であるが，好適には画素解像度
があらゆる既知の値と一致しないときにエラーがすばや
く検出されるように画素解像度は各ラインに対して決定
される。連続EAV若しくはSAVの間の画素サンプルの数を
示す対応する信号はその後カウンタ530から図１及び２
のデジタル論理関数120へ与えられる。該信号はサンプ
ルリファレンスカウントを示し，それは後続リセット信
号がカウンタ530で受信されたときカウント値である。
【００５１】サンプルカウント法の変形が使用され得
る。例えば，非連続EAV若しくはSAVの間の画素サンプル
の数を決定すること，及び単一ラインに対してその数を
指定することが可能である。
【００５２】クロック速度，ライン毎の画素数及び既知
のFビットに関して，入力ビデオデータのフォーマット
は表１に従って図１及び２のデジタル論理関数120によ
って決定される。必然性を有するフォーマットを検出す
るためにFビットの知識はすべての場合に必要とされな
い。
【００５３】図２の設計は，それぞれ論理クロック信号
148.5PLL_LOCK148.35及びPLL_LOCKを有する148.5MHz及
び148.5/1.001=148.35MHzのサンプルクロックを検出す
るよう拡張されていると仮定される。
【００５４】
【表１】 表１において，“(I)”はインターレース走査ビデオを
示し，一方“(P)”はプログレッシブ走査ビデオを示
す。“X”は“気にするな”値を示す。もしライン毎の
画素数がリストされた値と違うなら，同期損失が示さ
れ，対応するエラーメッセージがシステム制御器へ与え
られる。60PLL_LOCK及び59.94PLL_LOCKの両方が真な
ら，入力ビデオ信号は２つの異なるクロック速度を有す
ることはできないためPLLは偽である。Fビットはフォー
マット(3)をフォーマット(7)から，若しくはフォーマッ
ト(4)をフォーマット(8)から区別するために要求される
ことに注意すべきである。
【００５５】連続SAV若しくはEAVの間のサンプル数はラ
インあたりのアクティブ画素サンプルの数より多いこと
に注意すべきである。例えば，フォーマット(1)に対し
て，連続SAV若しくはEAVの間に2200サンプルが存在する
が，アクティブ画素サンプルはラインあたり1920個であ
る。予約されたデータ及び非アクティブ画素サンプルは
残りのサンプルを占める。
【００５６】検出されたビデオフォーマットはパラメー
タ“ビデオ_モード”によって示され，フレーム毎に一
度マスター圧縮制御器によって読み込まれる。もしビデ
オフォーマット内の変化が決定されるとMCCは以下のこ
とをする：(1)古いビデオフォーマット画像の最後のグ
ループ(GOP)を閉じられたGOPにし，(2)古いビデオフォ
ーマットの最後のフレームの後にMPEG-2シーケンス_エ
ンド_コード(0x000001B7)をビットストリーム内に挿入
し，(3)シーケンスヘッダを新しいビデオフォーマット
の最初に挿入し，新しいGOPを開始する。
【００５７】付加的にビデオフォーマットが決定される
とすぐ，以下の表２に示されたような新しいビデオフォ
ーマットに従いMPEG_2シーケンスパラメータが設定され
る。
【００５８】
【表２】 表２において，プログレッシブ走査はプログレッシブ_
スキャン=1で示され，一方インターレース走査はプログ
レッシブ_スキャン=0で示されている。
【００５９】付加的に，ビデオフォーマットの変更が検
出されるとき，フレーム速度パラメータはパケットプロ
セッサへ渡される。パケットプロセッサはプレゼンテー
ション・タイム・スタンプ(PTS)/デコード・タイム・ス
タンプ(DTS)計算用にフレーム速度情報を使用する。フ
レーム速度及び画像サイズパラメータは図１及び２のビ
デオ圧縮回路140に渡される。圧縮回路内のパネルスプ
リッタはビデオフォーマットにしたがって形成されても
よい。該パネルスプリッタはビデオフレームを例えば８
つの水平パネルに分割し，各パネルのビデオデータは別
々の圧縮チップにより並列に圧縮され，それによって処
理速度を向上させる。
【００６０】図６は本発明で使用するためのロック検出
器回路を示す。ロック検出器回路222は図２の検出器232
及び252に代わって使用されてもよい。概して，ロック
検出器回路の機能はPLL回路の状態を検出することであ
る。回路の出力された論理はロック状態に基づいて変化
してもよい。回路222はVCXO制御電圧において安定回路
を探す。制御電圧が例えば窓内の２つの所定電圧の間に
あるとき，PLLがロックされるよう決定される。もし制
御電圧がこの窓の外にあるか，若しくはもし制御電圧が
大きなACスイングを有するとき，回路は非ロックとして
示される。
【００６１】PLL回路がロックされないとき，オシレー
タ制御電圧は正の実電圧，負の実電圧であり，またはAC
スイングを有する。PLLがロックされたとき，制御電圧
は小さいACスイングを有するか有しない，２つの実電圧
の間の値を有するDC電圧である。反対の論理レベルは交
互に使用されるが，典型的にPLL出力はロックされた状
態に対して論理ハイであり，非ロックされた状態に対し
て論理ローである。
【００６２】回路222は制御電圧内のAC成分をDC電圧に
変換する整流器を含み，その結果大きなACスイングはロ
ック窓外の大きいDC電圧を有する。
【００６３】回路222は端子602で最初のバイアス電圧
（例えば，+5ボルト）を受信し，一方第２の電圧（例え
ば，-5ボルト）は端子604及び606で与えられる。図面で
は図２内のVCXO226への入力である制御電圧は，端子610
及びアンプ612の正入力へ入力される。アンプ612はバッ
ファとして作用しその結果回路222は制御電圧を必ずし
も散逸させない訳ではない。アンプ612からのフィード
バック信号はライン614を通じてその出力からその負の
入力へ与えられる。アンプはチョークコイル616を通じ
て第１のバイアス電圧によってバイアスされ，それはキ
ャパシタ618を通じてグランドに接続されている。アン
プはチョークコイル660を通じて第２の電圧によりバイ
アスされ，それはキャパシタ658を通じてグランドに接
続されている。インダクタ616，660及びキャパシタ61
8，658は電磁妨害(EMI)フィルタリングを与える。
【００６４】アンプ612から出力された信号はレジスタ6
24及び626から成る電圧ディバイダにより分割される。
並列経路において，アンプ612から出力はレジスタ620及
び正電圧のみ通過させるダイオード（例えば，半波整流
器）へ与えられる。ダイオード622及びレジスタ624は共
通ノード623で結合され，それはアンプ640及び650に結
合される。キャパシタ628はノード623とグランドとの間
に与えられる。レジスタ620はキャパシタ628の充電経路
内の電流を制限するよう与えられる。
【００６５】アンプ612の出力でのAC信号はダイオード6
22及びキャパシタ628によってフィルタリングされたDC
電圧に変換され，キャパシタ628を横切って保存され
る。レジスタ624及び626はキャパシタ628を放電可能に
する。さらに，レジスタ624及び626は，ノード623での
電圧が制御電圧のDC成分の一部であるように，電圧ディ
バイダを形成する。
【００６６】アンプ640への正入力は，レジスタ632及び
634によって与えられた電圧ディバイダを通じて，端子6
02において最初のバイアス電圧から与えられる。これら
のレジスタはPLLに対する上限電圧閾値を設定する。キ
ャパシタ630はノイズバイパスのために与えられる。ア
ンプ640は端子602において第１バイアス電圧によってバ
イアスされ，端子606において第２バイアス電圧によっ
てバイアスされる。キャパシタ636は及び648はノイズフ
ィルタをもたらす。
【００６７】レジスタ638はノード641においてアンプ64
0及び650の出力へ付加されるヒステリシス信号を与え
る。
【００６８】アンプ650の負端子への入力は，端子604か
らの第２のバイアス電圧であり，レジスタ654及び652に
従って分割されている。これらのレジスタはPLLの下限
電圧閾値を設定する。ノード623での電圧はロックされ
るべきPLLに対して上限及び下限電圧閾値（例えば，+1.
6V及び-1V）の間になければならない。キャパシタ656は
ノイズバイパスのために与えられる。ロック検出信号60
PLL_LOCKはレジスタ642を通じて出力される。ダイオー
ド646はロック検出信号の大きさを制限する。
【００６９】アンプ640及び650はそれらの信号がノード
641においてORされるように，オープンコレクタ素子と
して作用するコンパレータである。特に，出力60PLL_LO
CKは，ノード623での電圧がレジスタ632及び634（例え
ば，+1.6V）によって設定された閾値より大きいとき，
または電圧がレジスタ652及び654（例えば，-1V）によ
って設定された閾値より小さいとき，論理ローである。
これら２つの閾値の中間レベルの電圧に対して，出力は
論理ハイである。
【００７０】レジスタ661はオープンコレクタのコンパ
レータ640及び650に対して出力プルアップレジスタであ
る。
【００７１】図６の回路は，図２のロック検出信号59.9
4PLL_LOCK及び54PLL_LOCKをそれぞれ与えるべくロック
検出器232及び252内で使用されてもよい。
【００７２】見て分かるように，本発明は，プログレッ
シブ走査及びインターレース走査並びに特定の画素及び
垂直ライン解像度を含む，HDTVビデオソースのフォーマ
ットを自動的に検出する装置を与える。装置はSMPTE及
びMPEG-2規格のようなビデオ規格と互換性がある。ビデ
オサンプルクロックは，ビデオ信号内の位相ロッククロ
ックパルスによって２つまたはそれ以上の有用なリファ
レンスクロックの一つに決定される。SAV/EAVカウンタ
及び画素サンプルカウンタは，ビデオ例えば，ライン毎
の画素の水平解像度を決定する。
【００７３】装置は各リファレンスクロックに対してPL
Lを使用し，そこではPLLのロック範囲は２つのPLLがひ
とつの入力周波数に対して同時にロックしないように狭
い。装置は，毎秒24フレームビデオと毎秒30フレームビ
デオとの間を識別し，ビデオライン内のサンプルの数を
カウントすることによって720本ラインのプログレッシ
ブ走査信号と1080本ラインのインターレース走査信号と
の間を識別する。
【００７４】付加的に，PLLロック検出回路は所定の電
圧範囲に従いビデオ信号の異なる可能クロック速度を検
出するために与えられる。
【００７５】発明はさまざまな特定の実施例について説
明されてきたが，特許請求の範囲に記載された発明の思
想及び態様から離れることなく多くの付加及び修正が可
能であるということは当業者の知るところである。
【００７６】例えば，発明は，PAL信号からNTSC信号を
自動的に区別するべくSDTV信号とともに使用するために
適用されてもよい。これは連続SAV若しくはEAVの間の画
素サンプルの適当数を検出することによって，及び適当
なビデオクロックを検出することによって達成される。
装置はまた毎秒25フレームのヨーロッパのHDTVフォーマ
ットから毎秒30フレームの米国HDTVフォーマットを区別
するのに応用される。
【００７７】さらに，好適には検出されたビデオフォー
マットが適当なフォーマットを使って検出されたビデオ
データを圧縮するべく圧縮機によって使用されるが，こ
れは必要ではない。例えば，統計的情報を集めるため
に，またはマーケティング若しくはコピー保護のために
ビデオ信号へ補助データを付加するような他の目的のた
めに，受動的にデータをモニターすることは所望され
る。
【図面の簡単な説明】
【図１】図１は，本発明に従うビデオフォーマット検出
器の概説図を表す。
【図２】図２は，本発明に従うビデオフォーマット検出
回路の詳細図である。
【図３】図３は，本発明とともに使用するためのサンプ
ルビデオフレームを示す。
【図４】図４は，本発明とともに使用するためのサンプ
ルビデオラインを示す。
【図５】図５は，本発明に従うSAV/EAV検出器及びサン
プルカウンタを示す。
【図６】図６は，本発明とともに使用するためのロック
検出器回路を示す。
【符号の説明】
100 ビデオフォーマット検出回路 115 クロック速度検出器 110 補助クロック 120 デジタルロジック関数 125 マスター・クロック・ジェネレータ 130 マイクロ制御器 135 SAV/EAV検出器及びサンプルカウンタ 140 ビデオ圧縮機
───────────────────────────────────────────────────── フロントページの続き (71)出願人 598045380 101 Ｔｏｕｒｎａｍｅｎｔ Ｄｒｉｖｅ Ｈｏｒｓｈａｍ，Ｐｅｎｎｓｙｌｖａｎ ｉａ，Ｔｈｅ Ｕｎｉｔｅｄ Ｓｔａｔｅ ｓ ｏｆ Ａｍｅｒｉｃａ (72)発明者 エリック・エルスターマン アメリカ合衆国カリフォルニア州カールス バート ，ベルフラワー・ロード 12655

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】ビデオ信号のフォーマットを決定するため
    の方法であり，前記ビデオ信号は連続フレームから成
    り，各フレームは連続のラインを有し，少なくともいく
    つかの該ラインは少なくとも一つのリファレンスシーケ
    ンスを有し連続画素サンプルフィールドがそれに続くと
    ころの，及び画素サンプルフィールドに対応するクロッ
    クパルスを有する前記ビデオ信号のクロック信号が与え
    られるところの方法であって，前記ビデオ信号の特定の
    ライン内にリファレンスシーケンスを検出する工程と，
    リファレンスシーケンスの検出に応答して前記クロック
    パルスのカウントを開始する工程と，前記特定のライン
    に続く後続ライン内にリファレンスシーケンスを検出す
    る工程と，後続ライン内にリファレンスシーケンスが検
    出されたときカウントがリファレンスカウント値に達す
    るところの工程と，リファレンスカウント値の信号指示
    を制御器に与える工程と，リファレンスカウント信号に
    従い制御器において前記ビデオ信号のフォーマットを決
    定する工程と，から成る方法。
  2. 【請求項２】請求項１に記載の方法であって，該リファ
    レンスシーケンスは，少なくとも一つのアクティブビデ
    オの開始(SAV)シーケンス及びアクティブビデオの終了
    (EAV)シーケンスから成る，ところの方法。
  3. 【請求項３】請求項１または２に記載の方法であって，
    さらに制御信号を，制御器から，検出されたビデオ信号
    のフォーマットに従い前記ビデオ信号を圧縮するための
    ビデオ圧縮機へ与える工程と，から成る方法。
  4. 【請求項４】請求項１から３のいずれかに記載の方法で
    あって，前記リファレンスカウント値は，少なくとも一
    つの水平解像度，垂直解像度及び前記ビデオ信号のフレ
    ーム速度を示す，ところの方法。
  5. 【請求項５】請求項１から４のいずれかに記載の方法で
    あって，さらに前記クロックパルスが使用不可になる時
    を決定するために前記クロック信号をモニターする工程
    と，前記クロックパルスが使用不可の時，補助クロック
    信号を選択するべく前記モニター工程に応答して制御信
    号を与える工程と，から成る方法。
  6. 【請求項６】請求項１から５のいずれかに記載の方法で
    あって，さらにビデオ信号クロックを得るべく前記クロ
    ック信号から前記クロックパルスの連続パルスを回復す
    る工程と，第１の周波数で第１のクロックリファレンス
    信号を与え，前記第１の周波数と異なる第２の周波数で
    第２のクロックリファレンス信号を与える工程と，いず
    れの前記リファレンスクロックが対応するかを決定する
    べく前記第１及び第２リファレンスクロックのそれぞれ
    の位相を前記ビデオ信号クロックの位相と比較する工程
    と，対応するリファレンスクロックの指示信号を制御器
    へ与える工程と，対応するリファレンスクロックに従い
    前記ビデオ信号のフォーマットを決定する工程と，から
    成る方法。
  7. 【請求項７】請求項１から６のいずれかに記載の方法で
    あって，さらに第１のフォーマットから第２のフォーマ
    ットへのフォーマットの変化を検出するべく前記ビデオ
    信号の連続フレームのフォーマットを決定する工程と，
    第１フォーマットで与えられる最後のフレームの後に前
    記ビデオ信号内にシーケンス・エンド・コードを挿入す
    る工程と，から成る方法。
  8. 【請求項８】請求項７に記載の方法であって，さらに第
    ２フォーマットで与えられた最初のフレームの始めにシ
    ーケンスヘッダを挿入する工程と，から成る方法。
  9. 【請求項９】請求項１から８のいずれかに記載の方法で
    あって，さらにビデオ信号のFビットを検出する工程
    と，検出されたFビットに従いビデオ信号がプログレッ
    シブ走査若しくはインターレース走査のいずれかを決定
    する工程と，から成る方法。
  10. 【請求項１０】ビデオ信号のフォーマットを決定するた
    めの装置であり，前記ビデオ信号は連続フレームから成
    り，各フレームは連続のラインを有し，少なくともいく
    つかの該ラインは少なくとも一つのリファレンスシーケ
    ンスを有し連続画素サンプルフィールドがそれに続くと
    ころの，及び画素サンプルフィールドに対応するクロッ
    クパルスを有する前記ビデオ信号のクロック信号が与え
    られるところの装置であって，前記ビデオ信号の特定の
    ライン内にリファレンスシーケンスを検出するための手
    段と，リファレンスシーケンスの検出に応答して前記ク
    ロックパルスのカウントを開始するための手段と，前記
    特定のラインに続く後続ライン内にリファレンスシーケ
    ンスを検出するための手段と，後続ライン内にリファレ
    ンスシーケンスが検出されたときカウントがリファレン
    スカウント値に達するところの手段と，リファレンスカ
    ウント値の信号指示を制御器に与えるための手段と，リ
    ファレンスカウント信号に従い制御器において前記ビデ
    オ信号のフォーマットを決定するための手段と，から成
    る装置。
  11. 【請求項１１】請求項１０に記載の装置であって，該リ
    ファレンスシーケンスは，少なくとも一つのアクティブ
    ビデオの開始(SAV)シーケンス及びアクティブビデオの
    終了(EAV)シーケンスから成る，ところの装置。
  12. 【請求項１２】請求項１０または１１に記載の装置であ
    って，さらに制御信号を，制御器から，検出されたビデ
    オ信号のフォーマットに従い前記ビデオ信号を圧縮する
    ためのビデオ圧縮機へ与えるための手段と，から成る装
    置。
  13. 【請求項１３】請求項１０から１２のいずれかに記載の
    装置であって，前記リファレンスカウント値は，少なく
    とも一つの水平解像度，垂直解像度及び前記ビデオ信号
    のフレーム速度を示す，ところの装置。
  14. 【請求項１４】請求項１０から１３のいずれかに記載の
    装置であって，さらに前記クロックパルスが使用不可に
    なる時を決定するために前記クロック信号をモニターす
    るための手段と，前記クロックパルスが使用不可の時，
    補助クロック信号を選択するべく前記モニター手段に応
    答して制御信号を与えるための手段と，から成る装置。
  15. 【請求項１５】請求項１０から１４のいずれかに記載の
    装置であって，さらにビデオ信号クロックを得るべく前
    記クロック信号から前記クロックパルスの連続パルスを
    回復するための手段と，第１の周波数で第１のクロック
    リファレンス信号を与え，前記第１の周波数と異なる第
    ２の周波数で第２のクロックリファレンス信号を与える
    ための手段と，いずれの前記リファレンスクロックが対
    応するかを決定するべく前記第１及び第２リファレンス
    クロックのそれぞれの位相を前記ビデオ信号クロックの
    位相と比較するための手段と，対応するリファレンスク
    ロックの指示信号を制御器へ与えるための手段と，から
    成り，前記決定手段は対応するリファレンスクロックに
    従い前記ビデオ信号のフォーマットを決定する，ところ
    の装置。
  16. 【請求項１６】請求項１０から１５のいずれかに記載の
    装置であって，さらに前記ビデオ信号の連続フレームの
    フォーマットが第１のフォーマットから第２のフォーマ
    ットへのフォーマットの変化を検出するべく決定される
    ところの装置であり，さらに，第１フォーマットで与え
    られる最後のフレームの後に前記ビデオ信号内にシーケ
    ンス・エンド・コードを挿入するための手段と，から成
    る装置。
  17. 【請求項１７】請求項１６に記載の装置であって，さら
    に第２フォーマットで与えられた最初のフレームの始め
    にシーケンスヘッダを挿入するための手段と，から成る
    装置。
  18. 【請求項１８】請求項１０から１７のいずれかに記載の
    装置であって，さらにビデオ信号のFビットを検出する
    ための手段，から成り，前記決定手段は，検出されたF
    ビットに従いビデオ信号がプログレッシブ走査若しくは
    インターレース走査のいずれかを決定する，ところの装
    置。
JP11154277A 1998-06-01 1999-06-01 Ｈｄｔｖビデオフォ―マットの自動検出 Pending JP2000041225A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88786 1998-06-01
US09/088,786 US6108046A (en) 1998-06-01 1998-06-01 Automatic detection of HDTV video format

Publications (1)

Publication Number Publication Date
JP2000041225A true JP2000041225A (ja) 2000-02-08

Family

ID=22213458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11154277A Pending JP2000041225A (ja) 1998-06-01 1999-06-01 Ｈｄｔｖビデオフォ―マットの自動検出

Country Status (6)

Country Link
US (1) US6108046A (ja)
EP (1) EP0963120A3 (ja)
JP (1) JP2000041225A (ja)
KR (1) KR100608219B1 (ja)
CN (1) CN1237854A (ja)
TW (1) TW416238B (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6931087B1 (en) * 1998-04-17 2005-08-16 Invensys Systems, Inc. Feedforward clock switching circuit
JP4066212B2 (ja) * 1998-06-10 2008-03-26 船井電機株式会社 デジタル放送受信機及びその制御方法
US6670996B2 (en) * 1998-08-20 2003-12-30 Intel Corporation Apparatus and method for display of progressive and interland video content
KR100281885B1 (ko) * 1998-12-28 2001-02-15 윤종용 디지털 신호 수신장치의 클럭 주파수 변환장치
US7317493B1 (en) 1999-07-16 2008-01-08 Thomson Licensing Method and apparatus for providing dual automatic gain control delay settings in a television receiver
US6804266B1 (en) 2000-01-24 2004-10-12 Ati Technologies, Inc. Method and apparatus for handling private data from transport stream packets
US6785336B1 (en) 2000-01-24 2004-08-31 Ati Technologies, Inc. Method and system for retrieving adaptation field data associated with a transport packet
US6988238B1 (en) 2000-01-24 2006-01-17 Ati Technologies, Inc. Method and system for handling errors and a system for receiving packet stream data
US6778533B1 (en) 2000-01-24 2004-08-17 Ati Technologies, Inc. Method and system for accessing packetized elementary stream data
US6763390B1 (en) 2000-01-24 2004-07-13 Ati Technologies, Inc. Method and system for receiving and framing packetized data
US6885680B1 (en) 2000-01-24 2005-04-26 Ati International Srl Method for synchronizing to a data stream
US7366961B1 (en) 2000-01-24 2008-04-29 Ati Technologies, Inc. Method and system for handling errors
US8284845B1 (en) 2000-01-24 2012-10-09 Ati Technologies Ulc Method and system for handling data
US6674805B1 (en) * 2000-05-02 2004-01-06 Ati Technologies, Inc. System for controlling a clock signal for synchronizing a counter to a received value and method thereof
US7113546B1 (en) 2000-05-02 2006-09-26 Ati Technologies, Inc. System for handling compressed video data and method thereof
US7095945B1 (en) 2000-11-06 2006-08-22 Ati Technologies, Inc. System for digital time shifting and method thereof
JP3556624B2 (ja) * 2001-08-17 2004-08-18 株式会社東芝 映像再生装置及び映像再生方法
KR100408299B1 (ko) 2001-09-29 2003-12-01 삼성전자주식회사 모드 판단 장치 및 방법
AU2003201468A1 (en) * 2002-02-04 2003-09-02 Koninklijke Philips Electronics N.V. Video-processing apparatus
US7738551B2 (en) * 2002-03-18 2010-06-15 International Business Machines Corporation System and method for processing a high definition television (HDTV) image
EP1370090A1 (en) * 2002-06-03 2003-12-10 Sony International (Europe) GmbH Video format detector
JP4522860B2 (ja) * 2002-09-23 2010-08-11 シリコン・イメージ，インコーポレーテッド Ｍｐｅｇ−２彩度アップコンバートアーティファクトの検出と修理
US6972803B2 (en) * 2003-09-10 2005-12-06 Gennum Corporation Video signal format detector and generator system and method
US20050060420A1 (en) * 2003-09-11 2005-03-17 Kovacevic Branko D. System for decoding multimedia data and method thereof
WO2005125191A1 (en) * 2004-06-18 2005-12-29 Philips Intellectual Property & Standards Gmbh Video format detector and integrated circuit comprising such video format detector as well as method for distinguishing different standards and/or types of video formats
US7426651B2 (en) * 2004-07-19 2008-09-16 Sony Corporation System and method for encoding independent clock using communication system reference clock
KR100622351B1 (ko) * 2005-01-07 2006-09-19 삼성전자주식회사 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
US20080030615A1 (en) * 2005-06-29 2008-02-07 Maximino Vasquez Techniques to switch between video display modes
JP4788381B2 (ja) * 2006-02-15 2011-10-05 パナソニック株式会社 映像出力装置およびこれを備えるデジタルカメラ
US7852408B2 (en) * 2006-05-16 2010-12-14 Lsi Corporation Fractional phase-locked loop for generating high-definition and standard-definition reference clocks
US20080159637A1 (en) * 2006-12-27 2008-07-03 Ricardo Citro Deblocking filter hardware accelerator with interlace frame support
DE102007001843B4 (de) * 2007-01-12 2010-11-18 Inova Semiconductors Gmbh Verfahren zum Verarbeiten von Bilddaten
US8149331B2 (en) 2007-05-31 2012-04-03 Gvbb Holdings S.A.R.L Delay stabilization method and apparatus for video format conversion
US7940879B2 (en) * 2007-10-12 2011-05-10 Aptina Imaging Corporation Method and system of detecting and locking to multi-standard video streams
CN101510975B (zh) * 2009-03-24 2014-10-29 北京中星微电子有限公司 影像数据识别处理方法及其装置
EP2242264A1 (en) * 2009-04-15 2010-10-20 Nxp B.V. Video processing device
US8730402B2 (en) * 2011-04-21 2014-05-20 Samsung Electronics Co., Ltd. Analog front end for DTV, DTV system having the same, and operation methods thereof
CN102300116B (zh) * 2011-08-22 2013-07-24 北京安天电子设备有限公司 视频分辨率的快速检测方法及装置
KR101970044B1 (ko) * 2012-12-19 2019-04-17 톰슨 라이센싱 이미지/비디오 해상도 및 컬러 서브샘플링을 자동으로 감지하기 위한 방법 및 장치
KR102495479B1 (ko) * 2022-01-11 2023-02-06 송선영 접이식 경량 포장박스의 손잡이 융착 장치
CN115391601B (zh) * 2022-10-28 2023-03-24 摩尔线程智能科技(北京)有限责任公司 视频格式的检测方法、索引模型的构建方法及装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232393A (ja) * 1988-03-14 1989-09-18 Sony Corp 周波数検出器
US4860098A (en) * 1988-09-19 1989-08-22 The Grass Valley Group, Inc. Video discrimination between different video formats
US4962427A (en) * 1989-04-20 1990-10-09 Motorola Inc. TV receiver including multistandard OSD
IT1236913B (it) * 1989-12-21 1993-04-26 Sgs Thomson Microelectronics Metodo di misura automatica della frequenza di scansione orizzontale di un segnale a sincronismo composito e circuito elettronico operante secondo detto metodo
US5111160A (en) * 1991-04-30 1992-05-05 The Grass Valley Group Clock generation circuit for multistandard serial digital video with automatic format identification
JP2956457B2 (ja) * 1993-12-27 1999-10-04 日本電気株式会社 ディジタル映像信号自動識別回路
GB9417138D0 (en) * 1994-08-23 1994-10-12 Discovision Ass Data rate conversion
JP3981985B2 (ja) * 1995-03-24 2007-09-26 ソニー株式会社 送信元識別装置及び送信元識別方法
US5610661A (en) * 1995-05-19 1997-03-11 Thomson Multimedia S.A. Automatic image scanning format converter with seamless switching
US5530484A (en) * 1995-05-19 1996-06-25 Thomson Multimedia S.A Image scanning format converter suitable for a high definition television system
JPH09200660A (ja) * 1996-01-19 1997-07-31 Canon Inc 表示装置、データ処理装置及びその方法
DE19544902A1 (de) * 1995-12-01 1997-06-05 Philips Patentverwaltung Schaltungsanordnung zum automatischen Erkennen der Zeilennorm eines Videosynchronsignals
US5767917A (en) * 1996-04-30 1998-06-16 U.S. Philips Corporation Method and apparatus for multi-standard digital television synchronization
AU740560B2 (en) * 1996-06-26 2001-11-08 Sony Electronics Inc. System and method for overlay of a motion video signal on an analog video signal

Also Published As

Publication number Publication date
KR100608219B1 (ko) 2006-08-04
CN1237854A (zh) 1999-12-08
US6108046A (en) 2000-08-22
KR20000005800A (ko) 2000-01-25
EP0963120A2 (en) 1999-12-08
TW416238B (en) 2000-12-21
EP0963120A3 (en) 2003-12-10

Similar Documents

Publication Publication Date Title
US6108046A (en) Automatic detection of HDTV video format
US6141057A (en) Apparatus and method for maintaining synchronization of multiple delayed signals of differing types
US7224736B2 (en) Adaptive clocking mechanism for digital video decoder
PL174674B1 (pl) Urządzenie do synchronizacji sygnałów akustycznych i wizyjnych
JPH10224751A (ja) デジタルテレビデータストリームでのｖｂｉデータの通信
JP2008236812A (ja) フォーマット変換を実行する装置
US6970526B2 (en) Controlling the system time clock of an MPEG decoder
KR0175395B1 (ko) 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로
EP0660611A2 (en) A clock recovery circuit for serial digital video
US6583822B1 (en) Timing recovery device of digital TV
US6195393B1 (en) HDTV video frame synchronizer that provides clean digital video without variable delay
WO2006044181A1 (en) Inverse tracking over two different clock domains
US8913881B2 (en) Digital video recorder having appartus for receiving automatic switched image by recognizing source and method thereof
US6983013B1 (en) Method and device for encoding video signal
US6844943B2 (en) Method and apparatus for video recording from previous recorded video
JP3761400B2 (ja) 位相同期発振回路
JP3133674B2 (ja) フレームレート検出変換装置
US7843489B2 (en) Maintaining continuous film mode with bad edits
KR100355439B1 (ko) 고화질텔레비전 비디오부호화기의 비디오 입력 클럭 자동식별 장치 및 그 방법
JP3133288B2 (ja) タイムベースコレクタ
EP1584198A1 (en) Method and apparatus for improving audio/video signal sync stability in digital recording devices
KR910008379B1 (ko) 텔레비젼의 ntsc 방송방식에 있어서 표준 영상신호 검출회로
JP3253014B2 (ja) 動画像符号化装置
JP2002199338A (ja) 記録再生装置、及び出力装置
WO2002032148A1 (en) Adaptive clocking mechanism for digital video decoder

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081001

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090115