KR100355439B1

KR100355439B1 - 고화질텔레비전 비디오부호화기의 비디오 입력 클럭 자동식별 장치 및 그 방법

Info

Publication number: KR100355439B1
Application number: KR1020000038827A
Authority: KR
Inventors: 김성곤
Original assignee: 주식회사 하이닉스반도체; 한국방송공사
Priority date: 2000-07-07
Filing date: 2000-07-07
Publication date: 2002-10-11
Also published as: KR20020004688A

Abstract

본 발명은 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 장치 및 그 방법을 제공하기 위한 것으로, 이러한 본 발명은 비디오 부호화기에서 기준 클럭을 생성하고 그 기준 클럭과 입력되는 비디오 클럭을 비교하여 그 비교 결과에 따라 PLL(Phase Locked Loop)을 자동적으로 설정하도록 함으로써, 입력되는 비디오 클럭의 종류에 무관하게 시스템 클럭을 생성할 수 있도록 한다.

Description

고화질텔레비전 비디오부호화기의 비디오 입력 클럭 자동 식별 장치 및 그 방법{ Method and Apparatus for discriminating a inputted video clock automatically in HDTV video encoder }

본 발명은 HDTV(High Density TeleVision; 고화질텔레비전) 비디오 부호화기에 관한 것으로, 특히 비디오 부호화기에서 기준 클럭을 생성하고 그 기준 클럭과 입력되는 비디오 클럭을 비교하여 그 비교 결과에 따라 PLL(Phase Locked Loop)을 자동적으로 설정하도록 함으로써, 입력되는 비디오 클럭의 종류에 무관하게 시스템 클럭을 생성할 수 있도록 한 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 장치 및 그 방법에 관한 것이다.

도1은 일반적인 HDTV 비디오 부호화기 블럭 구성을 보인다.

도시된 바와 같이, 비디오 입력부(10)와, 비디오 ES(Elementary Stream) 생성부(20), TS(Transport Stream) 생성부(30)를 포함하여 구성된다.

비디오 입력부(10)는 부호화할 비디오 데이터와 함께 비디오 클럭을 입력받아 시스템 클럭을 생성한다. 비디오 ES 생성부(20)는 상기 비디오 입력부(10)에서 생성된 시스템 클럭을 입력받아 비디오 ES를 생성한다. TS 생성부(30)는 상기 비디오 입력부(10)에서 생성된 시스템 클럭을 입력받아 PCR(Program Clock Reference; 프로그램 시각 기준 참조치), PTS(Presentation Time Stamp; 재생 출력의 시각관리 정보), DTS(Decoding Time Stamp; 복호의 시각관리 정보)와 TS(Transport Stream)를 생성한다.

상기 비디오 입력부(10)는, 사용자에 의해 입력된 비디오 클럭 모드에 따라PLL 제어 신호를 생성하는 PLL 제어 신호 생성기(12)와; 상기 PLL 제어 신호 생성기(12)에서 출력되는 PLL제어 신호에 따라 입력되는 비디오 클럭을 이용하여 시스템 클럭을 생성하는 PLL(11)로 구성된다.

상기와 같은 일반적인 HDTV 비디오 부호화기는, 부호화할 비디오 데이터와 함께 입력되는 비디오 클럭에 동기하는 시스템 클럭(27MHz)을 생성하여 출력 스트림(stream) 내에서 필요한 PCR, PTS, DTS 등의 시간 정보를 생성하거나 ES 또는 TS 클럭을 생성하는 데 사용한다. 여기서 PCR, PTS, DTS 등은 복호 재생의 시점을 알리는 정보들이다.

그런데 입력되는 비디오 클럭은 74.25MHz일 수 있고 또는 74.25/1.001 MHz일 수 있다.

즉, HDTV 부호화기 입력으로는 SMPTE(Society of Motion Picture and Television Engineers; 미국 영화/TV 기술자협회)-260M, SMPTE-274M, SMPTE-296M 등의 표준을 만족하는 비디오 형식이 주로 사용된다. 그리고 이들 표준은 30(또는 60) 프레임 율을 갖는 비디오와 30(또는 60)/1.001 프레임 율을 갖는 비디오에 관해 모두 규정하고 있는데, 30(또는 60) 프레임 율 비디오는 비디오 클럭으로 74.25MHz가 사용되고, 30(또는 60)/1.001 프레임 율 비디오는 비디오 클럭으로 74.25/1.001 MHz가 사용된다. 그런데 HDTV 부호화기는 입력되는 클럭에 관계없이 항상 입력되는 비디오 클럭에 동기하는 시스템 클럭(27MHz)을 생성해야 한다.

따라서 종래 HDTV 부호화기는, 입력되는 비디오 클럭을 식별하지 못하기 때문에, 사용자는 입력되는 비디오 클럭이 74.25MHz 인지 74.25/1.001 MHz 인지 미리알고 있어서, 그 정보를 HDTV 부호화기에 직접 입력해 주어야 하는 번거로움이 있었다.

이에 본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은

비디오 부호화기에서 기준 클럭을 생성하고 입력되는 비디오 클럭과 기준 클럭을 비교하여 자동적으로 입력 비디오 클럭의 모드를 식별하며, 식별된 비디오 클럭 모드에 따라 PLL을 설정함으로써, 입력되는 비디오 클럭 모드에 상관없이 시스템 클럭을 생성할 수 있도록 한 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 장치를 제공하는 데 있다.

본 발명의 다른 목적은 비디오 부호화기에서 기준 클럭을 생성하고 그 기준 클럭과 입력되는 비디오 클럭을 비교하여 그 비교 결과에 따라 PLL(Phase Locked Loop)을 자동적으로 설정하도록 함으로써, 입력되는 비디오 클럭의 종류에 무관하게 시스템 클럭을 생성할 수 있도록 한 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 장치는,

입력되는 비디오 클럭의 모드를 결정하기 위한 기준 클럭을 생성하는 기준 클럭 생성기와;

입력되는 비디오 클럭과 상기 기준 클럭 생성기에서 생성되는 기준 클럭을 비교하여 입력되는 비디오 클럭 모드를 결정하는 모드결정부와;

상기 모드 결정부에서 결정된 모드에 따라 PLL 제어 신호를 생성하는 PLL 제어 신호 생성기와;

상기 PLL 제어 신호 생성기에서 출력되는 PLL 제어신호에 따라 입력 비디오 클럭에 동기하여 시스템 클럭을 생성하는 PLL로 구성됨을 그 기술적 구성상의 특징으로 한다.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 방법은,

기준 클럭을 8191까지 카운팅하여 그 값을 유지하고, 화면 동기 신호가 액티브상태가 되면 기준클럭 카운팅값을 클리어 시키는 단계와;

비디오 클럭을 상기 기준클럭 카운팅값이 8191일 때까지 카운팅하여 그 값을 유지하고, 상기 화면 동기 신호가 액티브 상태가 되면 비디오 클럭 카운팅 값을 클리어시키는 단계와;

상기 기준 클럭 카운팅값이 8191이면 상기 유지된 비디오 클럭 카운팅값(VCnt[])의 특정 비트를 검사하여 상기 비디오 클럭의 모드를 결정하는 단계를 수행함을 그 방법적 구성상의 특징으로 한다.

도1은 일반적인 HDTV 비디오 부호화기 블럭 구성도,

도2는 본 발명에 의한 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 장치 블럭 구성도,

도3은 도2의 모드 결정부 내부 블럭 구성도,

도4는 화면 동기 신호와 각 카운팅 신호 타이밍도,

도5는 본 발명에 의한 기준 클럭 카운팅 방법을 보인 흐름도,

도6은 본 발명에 의한 비디오 클럭 카운팅 방법을 보인 흐름도,

도7은 본 발명에 의한 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 방법을 보인 흐름도.

<도면의 주요 부분에 대한 부호의 설명>

100 : PLL 200 : PLL 제어신호 생성기

300 : 모드 결정부 400 : 기준 클럭 생성기

이하, 상기와 같은 본 발명에 의한 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 장치 및 그 방법을 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

본 발명에서는 입력되는 비디오 클럭이 74.25MHz 이거나 또는 74.25/1.001 MHz 인 것에 관계없이 항상 동기하는 27MHz를 생성하는 방법을 제안한다. 즉, 본 발명은 74.25MHz 기준 클럭을 사용하여 입력되는 비디오 클럭과 비교함으로써 입력되는 비디오 클럭이 74.25MHz인지 74.25/1.001 MHz 인지를 검사하여 PLL의 설정을 자동으로 바꾸어 주는 방법을 제안한다.

도2는 본 발명에 의한 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 장치 블럭 구성을 보인다.

도1의 비디오 입력부를, 기준 클럭을 생성하는 기준 클럭 생성기(400)와; 입력되는 비디오 클럭과 상기 기준 클럭 생성기(400)에서 생성되는 기준 클럭을 비교하여 입력되는 비디오 클럭 모드를 결정하는 모드결정부(300)와; 상기 모드 결정부(300)에서 결정된 모드에 따라 PLL 제어 신호를 생성하는 PLL 제어 신호 생성기(200)와; 상기 PLL 제어 신호 생성기(200)에서 출력되는 PLL 제어신호에 따라 입력 비디오 클럭에 동기하여 시스템 클럭을 생성하는 PLL(100)로 구성한다.

상기 모드 결정부(300)는 도3에 도시된 바와 같이, 상기 기준클럭 생성기(400)에서 출력되는 기준 클럭에 따라 1씩 증가하는 기준클럭카운터(320)와, 입력되는 비디오 클럭에 따라 1씩 증가하는 비디오 클럭 카운터(310)와, 상기 비디오 클럭 카운터(320)에서 출력되는 카운팅값과 상기 기준클럭 카운터(310)에서 출력되는 카운팅값을 한 프레임마다 비교하여 입력되는 비디오 클럭의 모드를 결정하는 비교기(330)로 구성된다.

상기 비디오 클럭 카운터(310)와 기준 클럭 카운터(320)는 각각 13비트 카운터를 사용한다.

도5, 도6, 도7은 본 발명에 의한 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 방법을 보인 흐름도이다.

도시된 바와 같이, 기준 클럭을 8191까지 카운팅하여 그 값을 유지하고, 화면 동기 신호가 액티브상태가 되면 기준클럭 카운팅값을 클리어 시키는 단계(ST11-ST16)와; 비디오 클럭을 상기 기준클럭 카운팅값이 8191일 때까지 카운팅하여 그 값을 유지하고, 상기 화면 동기 신호가 액티브 상태가 되면 비디오 클럭 카운팅 값을 클리어시키는 단계(ST21-ST26)와; 상기 기준 클럭 카운팅값이 8191이면 상기 유지된 비디오 클럭 카운팅값의 특정 비트를 검사하여 상기 비디오 클럭의 모드를 결정하는 단계(ST31-ST34)를 수행한다.

먼저, 비디오 클럭이 정확히 74.25/1.001 MHz이고, 기준 클럭이 정확히 74.25MHz인 경우, 두 카운터(310)(320)가 동시에 카운팅을 시작하여 기준 클럭 카운터(320)가 1024만큼 카운팅하면, 비디오 클럭 카운터(310)는 1022.977만큼 카운팅하게 되고 두 값의 차이는 1.023이 된다. 이 차이는 카운팅하는 값의 크기에 비례하여 증가하게 된다.

그리고 사용되는 클럭 발생기의 오차가 100ppm(pulse per minute)미만이라고 가정하면, 입력되는 두 클럭(기준 클럭, 입력 비디오 클럭)이 모두 74.25MHz이고1024만큼 카운팅할 경우, 두 카운터(310)(320)의 오차는 최대 ±0.2048만큼 발생할 수 있다. 마찬가지로 이 값은 카운팅하는 값의 크기에 비례하여 증가하게 된다.

마지막으로, 도4에 도시된 바와 같이, 두 카운터(310)(320)는 비디오의 화면동기신호에 맞추어 "0"부터 다시 카운팅하게 되는데 두 클럭(기준클럭, 입력 비디오 클럭)의 위상이 다를 수 있기 때문에 이로 인하여 두 카운터(310)(320)는 ±2보다 작은 값만큼 오차가 발생할 수 있다. 그리고 이 값은 카운팅하는 값의 크기에 무관하여 일정한 값을 갖는다.

따라서 기준 클럭 카운터가 8192(2¹³)만큼 카운팅할 경우, 두 클럭(기준 클럭, 입력 비디오 클럭)이 모두 74.25MHz라면 두 카운터(310)(320)의 카운팅값의 차이는 -3.6384 ~ 3.6384 사이의 값을 갖게 된다. 즉, 하위 두 비트 미만에서만 차이가 발생하게 된다.

반면, 입력되는 비디오클럭이 74.25/1.001MHz이고 기준 클럭이 74.25MHz이면, 두 카운터(310)(320) 값의 차이는 4.5456 ~ 11.8224 사이의 값을 갖게 되어 하위 세 번째와 네 번째 비트에서 차이가 발생하게 된다. 따라서 각 카운터(310)(320)를 13비트 카운터를 사용하고, 각 카운팅 값을 비교기(330)에서 비교할 때, 모든 비트를 상호 검사하는 것이 아니라, 차이가 발생하게 되는 일부 비트만을 비교하여 입력되는 비디오 클럭의 모드를 결정하게 된다.

상기와 같은 본 발명에 의한 HDTV 비디오 부호화기의 비디오 입력 클럭 자동식별 장치의 작용을 설명하면 다음과 같다.

기준 클럭 생성기(400)는 생성하려고 하는 시스템클럭(27MHz)과 동일한 클럭을 기준클럭으로 생성한다. 그리고 기준 클럭 카운터(320)는 이 기준 클럭에 동기하여 카운팅값을 1씩 증가시킨다. 이와 동시에 비디오 클럭 카운터(310)는 입력되는 비디오 클럭에 동기하여 카운팅값을 1씩 증가시킨다.

그리고 비교기(330)는 한 프레임마다 한 번씩 두 카운터의 값을 비교하여 모드를 결정하는 블럭으로, 본 발명에서는 비디오 클럭과 기준 클럭의 발생 가능한 최대 오차 값을 설정하고, 그 값을 이용하여 카운터의 전체 값을 비교하지 않고, 일부 비트만을 검사하여 모드를 결정할 수 있도록 한다.

좀더 상세히 설명하면, 기준 클럭 카운터(320)는 도5에 도시된 바와 같이, 기준 클럭을 0부터 8191까지 카운팅한다(ST11-ST15). 그리고 비디오 클럭 카운터(310)는 도6에 도시된 바와 같이, 입력되는 비디오 클럭을 기준클럭 카운팅값이 8191이 될 때까지 카운팅한다(ST21-ST25).

그러다가 8192(2¹³)를 기준 클럭 카운터(320)가 카운팅하게 되면 기준 클럭 카운터(320)는 그 기준 클럭 카운팅값을 유지하고(ST16), 비디오 클럭 카운터(310)도 비디오 클럭 카운팅값을 유지한다(ST26).

한편 비교기(330)는 기준클럭 카운팅값이 8191이 되면, 유지 상태인 비디오 클럭 카운팅값의 특정 비트를 검사하여 입력 비디오 클럭의 모드를 결정한다(ST31-ST34).

즉, 비디오 클럭 카운팅값 전체를 비교하지 않고 일부 비트만을 검사하여, 입력되는 클럭이 74.25MHz인지 74.25/1.001MHz인지를 결정하게 된다. 그래서

[(VCnt[12] XOR VCnt[2]) OR (VCnt[12] XOR VCnt[3])]값이 1 이면 입력 비디오 클럭 모드가 74.25/1.001 MHz라고 결정하고, 1이 아니면 입력 비디오 클럭 모드가 74.25 MHz라고 결정한다.

그러면 PLL 제어 신호 생성기(200)는 모드결정부(300)에서 출력되는 모드에 따라 PLL 제어 신호를 출력하고 PLL(100)은 이 PLL 제어 신호에 따라 동작하여 입력 비디오 클럭에 동기되는 시스템클럭을 생성하게 된다.

상기 기준클럭 카운터(310)와 비디오 클럭 카운터(320)는 화면 동기 신호(picture synchronization signal)가 1 상태가 되면 클리어 된 후 카운팅을 다시 시작한다.

이상에서 살펴본 바와 같이, 본 발명 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 장치 및 그 방법은, 비디오 부호화기에서 기준 클럭을 생성하고 그 기준 클럭과 입력되는 비디오 클럭을 비교하여 그 비교 결과에 따라 PLL(Phase Locked Loop)을 자동적으로 설정하도록 함으로써, 입력되는 비디오 클럭의 종류에 무관하게 시스템 클럭을 생성할 수 있도록 한 효과가 있다.

그리고 비디오 클럭과 기준 클럭 간 발생 가능한 최대 오차값을 설정하고, 그 값을 이용하여 카운팅값 전체를 비교하는 것이 아니라 일부 비트만을 비교함으로써 입력 비디오 클럭의 모드를 결정하도록 함으로써, 장치 구성을 간략화시키는 효과도 있다.

Claims

HDTV 비디오 부호화기에 있어서,

입력되는 비디오 클럭의 모드를 결정하기 위한 기준 클럭을 생성하는 기준 클럭 생성기와;

입력되는 비디오 클럭과 상기 기준 클럭 생성기에서 생성되는 기준 클럭을 비교하여 입력되는 비디오 클럭 모드를 결정하는 모드결정부와;

상기 모드 결정부에서 결정된 모드에 따라 PLL 제어 신호를 생성하는 PLL 제어 신호 생성기와;

상기 PLL 제어 신호 생성기에서 출력되는 PLL 제어신호에 따라 입력 비디오 클럭에 동기하여 시스템 클럭을 생성하는 PLL로 구성된 것을 특징으로 하는 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 장치.
제 1 항에 있어서, 상기 모드 결정부는,

상기 기준클럭 생성기에서 출력되는 기준 클럭에 따라 1씩 증가하는 기준클럭카운터와, 입력되는 비디오 클럭에 따라 1씩 증가하는 비디오 클럭 카운터와, 상기 비디오 클럭 카운터에서 출력되는 카운팅값과 상기 기준클럭 카운터에서 출력되는 카운팅값을 한 프레임마다 비교하여 입력되는 비디오 클럭의 모드를 결정하는 비교기로 구성된 것을 특징으로 하는 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 장치.
제 1 항에 있어서, 상기 비디오 클럭 카운터와 기준 클럭 카운터는, 각각 13비트 카운터를 사용하는 것을 특징으로 하는 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 장치.
HDTV 비디오 부호화기에서 입력 비디오 클럭을 식별하는 방법에 있어서,

기준 클럭을 8191까지 카운팅하여 그 값을 유지하고, 화면 동기 신호가 액티브상태가 되면 기준클럭 카운팅값을 클리어 시키는 단계와;

비디오 클럭을 상기 기준클럭 카운팅값이 8191일 때까지 카운팅하여 그 값을 유지하고, 상기 화면 동기 신호가 액티브 상태가 되면 비디오 클럭 카운팅 값을 클리어시키는 단계와;

상기 기준 클럭 카운팅값이 8191이면 상기 유지된 비디오 클럭 카운팅값(VCnt[])의 특정 비트를 검사하여 상기 비디오 클럭의 모드를 결정하는 단계를 수행함을 특징으로 하는 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 방법.
제 4 항에 있어서, 상기 비디오 클럭의 모드를 결정하는 방법은,

비디오 클럭 카운팅값 전체를 비교하지 않고 일부 비트만을 검사하여 입력되는 비디오 클럭이 74.25MHz인지 74.25/1.001MHz인지를 결정하는 것을 특징으로 하는 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 방법.
제 4 항에 있어서, 상기 비디오 클럭의 모드를 결정하는 방법은,

[(VCnt[12] XOR VCnt[2]) OR (VCnt[12] XOR VCnt[3])]값이 1 이면 입력 비디오 클럭 모드가 74.25/1.001 MHz라고 결정하고, 1이 아니면 입력 비디오 클럭 모드가 74.25 MHz라고 결정하는 것을 특징으로 하는 HDTV 비디오 부호화기의 비디오 입력 클럭 자동 식별 방법.