KR100237884B1 - 비/오디오 동기를 위한 디스플레이 시작점(pts) 및 디코딩시작점(dts) 처리 회로 - Google Patents

비/오디오 동기를 위한 디스플레이 시작점(pts) 및 디코딩시작점(dts) 처리 회로 Download PDF

Info

Publication number
KR100237884B1
KR100237884B1 KR1019970065671A KR19970065671A KR100237884B1 KR 100237884 B1 KR100237884 B1 KR 100237884B1 KR 1019970065671 A KR1019970065671 A KR 1019970065671A KR 19970065671 A KR19970065671 A KR 19970065671A KR 100237884 B1 KR100237884 B1 KR 100237884B1
Authority
KR
South Korea
Prior art keywords
dts
pts
video
value
initial
Prior art date
Application number
KR1019970065671A
Other languages
English (en)
Other versions
KR19990047314A (ko
Inventor
김시중
김재동
고종석
Original Assignee
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사 filed Critical 이계철
Priority to KR1019970065671A priority Critical patent/KR100237884B1/ko
Publication of KR19990047314A publication Critical patent/KR19990047314A/ko
Application granted granted Critical
Publication of KR100237884B1 publication Critical patent/KR100237884B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 MPEG-2 시스템부의 구현을 위한 다중화 회로에 포함되는 PTS 및 DTS 처리장치에 관한 것으로, ISO/IEC 13818 - 1 MPEG의 시스템부 규격을 만족하며 디코더로 하여금 비디오 및 오디오 동기를 이루기 위한 방법을 제시하므로써, 본 발명을 통해 양방향 멀티미디어 시장에서의 시장 선점과 활성화를 기대할 수 있는 잇점이 있다.

Description

비/오디오 동기를 위한 디스플레이 시작점(ＰＴＳ) 및 디코딩 시작점(ＤＴＳ) 처리 회로
본 발명은 통신용 단말기 등에서 비디오 및 오디오 데이타의 립싱크를 이루며 인코더 및 디코더의 동기를 이루기 위한 디스플레이 시작점, 디코딩 시작점 처리 회로에 관한 것으로, 멀티미디어 데이타 전송에 반드시 고려되는 비디오 및 오디오 데이타 간의 동기문제를 해결하므로써, 양방향 데이타 전송을 가능하게 하고, 멀티미디어 시장의 극대화를 꾀할 수 있는 잇점을 수반하는 기술이며, 디지탈 TV(DTV), 고화질 TV(HDTV), 주문형 비디오(VOD) 시스템, 영상회의 코덱 시스템 및 광대역 ISDN 단말기 코덱 시스템 등과 같은 멀티미디어 데이타 전송시 비디오 및 오디오 동기를 필요로 하는 모든 시스템에 적용가능한 기술이다.
일반적으로 엠펙(MPEG) 기준에는 실제 하드웨어에 맞게 기술하고 있지않다. 그러므로서 멀티미디어 데이타의 비디오 및 오디오 동기는 하드웨어 개발 업체마다 다를 수 있다. 이러한 다양한 구조에 맞게 다중화 비트 스트림을 발생하므로서 쉽게 타 하드웨어 개발 제품과 인터페이스를 갖게 할 필요성이 있다.
본 발명은 상기에 기술한 바와 같은 종래 요구사항을 감안하여, 실제 하드웨어 구현 시 발생되는 문제점을 고려하므로서 더욱더 정확한 동기 방법을 제시하며, 이에 따라 구현상 발생하는 비디오 및 오디오 데이타의 립싱크 문제를 보다 근본적으로 해결할 수 있도록 하는 것을 목적으로 한다.
도 1은 일반적인 비디오 데이타의 구조에 따른 압축비트스트림 데이타의 발생 관계를 나타내는 도면.
도 2는 본 발명에 의해 구현된 PTS 및 DTS 처리 회로 블럭도.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 스타트 코드 검출부 11 : 메모리부
12 : PCR 발생부 13 : 초기 DTS/PTS 계산부
14 : DTS/PTS 계산부
상기와 같은 목적을 달성하기 위해 본 발명에서 구현한 비디오 및 오디오 동기를 위한 디스플레이 시작점, 디코딩 시작점 처리 회로 구성은, 비디오 및 오디오 압축 비트스트림 데이타로부터 액세스 단위의 포인터와, 코딩 타입 및 현재 입력 데이타가 초기 디코딩 시작점(DTS) 값과, 디스플레이 시작점(PTS) 값들의 계산을 필요로하는지 여부를 판단하는 스타트 코드 검출부와;
사용자와 인터페이스를 수행하면서 PTS 및 DTS 계산 블럭에서 필요한 정보를 저장하는 메모리부와;
인코더 측 클럭에 동기 되는 비트 카운터를 사용한 카운터 데이타를 발생하여 디코더측으로 출력하는 PCR 발생부와;
상기 메모리부에서 출력되는 값과, PCR 발생부에서 출력되는 카운터 정보를 이용하여 초기 DTS/PTS 값을 계산하는 초기 DTS/PTS 계산부와;
상기 초기 DTS/PTS 계산부에서 계산된 초기 DTS 값과, 초기 PTS 값 및 상기 메모리부에서 출력되는 값을 이용하여 DTS/PTS 값을 계산한 후, 디코더 측으로 출력하는 DTS/PTS 계산부를 포함하여 구성하는 것을 특징으로 한다.
상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
먼저 본 발명에서 구현하고자 하는 PTS, DTS 처리 회로의 구현 원리르 설명하면 하기와 같다.
MPEG과 같은 멀티미디어 데이타의 전송에는 반드시 비디오 및 오디오 데이타가 존재한다. 이와 같은 비디오 및 오디오 데이타가 디코더에 입력되어 디코딩될 때 서로간의 동기가 중요하다.
즉 비디오의 움직임 동작과 오디오 소리가 서로 일치 되어야 한다.
이와 같은 동기 신호를 MPEG에서는 인코더 다중화부에서 비트스트림 데이타에 삽입할 수 있게 되어 있으며, 동기 신호 정보로는 비디오와 오디오 데이타 신호의 디코딩 시작점(Decoding Time Stamp : 이하 DTS 라 칭한다) 과 디스플레이 시작점(Presentation Time Stamp : 이하 PTS 라 칭한다)을 시간 정보 값을 이용하여 사용하고 있다.
MPEG 시스템 다중화부는 비디오 및 오디오 인코더 뒤에 위치한다. 그러므로 비디오 및 오디오 인코더 출력 비트스트림 데이타와 인터페이스를 한다.
이러한 시스템 다중화부에서는 비디오 및 오디오 인코더 출력 비트스트림 데이타와 사용자 데이타를 엮어 다중화스트림을 발생하는 바, 비디오, 오디오 데이타의 액세스 단위(Access Unit)는 프레임(Frame)이며, 이 다중화 스트림 데이타에는 비디오, 오디오 액세스 단위 마다 PTS/DTS 데이타를 삽입한다.
그리고 디코더 단에서의 시간 정보를 정확히 얻기 위해서 인코더의 클럭 정보를 'PCR(Program Clock Reference)' 데이타로 전송한다.
그러므로 디코더 단에서는 PCR 데이타를 이용하여 위상동기루프(PLL) 회로를 구성 디코더 클럭원을 복구하게 된다.
디코더는 클럭에 동기된 카운터 로직을 사용하여 비디오, 오디오 데이타의 액세스 단위의 PTS/DTS 값이 일치할 때 디코딩 및 디스플레이를 하면 동기를 이룰 수 있다.
PTS/DTS 값의 계산에는 다양한 정보가 필요한데 다음과 같다.
- 액세스 단위 분석
- 프레임 및 필드 비디오 데이타 경우에 따라서 데이타 손실 없이 디코딩할 수 있는 한계를 정의한 비디오 디코딩 지연 버퍼(Video Buffring Verifier : 이하 VBV 라 칭한다) 크기
- 액세스 단위의 코딩 타입(Picture Coding Type)
- B 영상의 수
상기 각 정보에 대한 설명을 하면,
1) 액세스 단위 분석
압축된 비트스트림 데이타에는 프레임의 시작 정보를 내포하고 있다. 오디오는 일정 길이의 구조를 갖고 있으나 비디오는 도 1에 도시된 바와 같이 비디오 데이타(1)의 구조에 따라서 액세스 단위 마다 압축된 비트스트림 데이타(2)의 크기가 달리 발생 된다.
2) 액세스 단위의 코딩 타입(Picture Coding Type) 및 B 영상의 수
압축된 비디오 비트스트림 데이타는 현 프레임 데이타의 코딩 방법을 나타내는 정보를 포함하고 있다. 이 정보가 I, B, P, 정보이다.
이 코딩 타입 정보를 비디오 비트스트림 데이타를 분석하여 현제 처리하고 있는 프레임의 코딩 타입 정보로 사용한다.
아래 예시와 같이 I, B, P정보에 따라서 PTS 및 DTS의 계산 방법이 달라지며, 또한 비디오 코딩 구조 내의 B 프레임의 구조에 따라서 PTS 및 DTS의 계산 방법이 다르다.
다음은 B 프레임이 2장 있을 때를 가정하여 예시한다.
비디오 순서 : I, B, B, P, B, B, P, ... ,
코딩된 데이타 순서 : I, P, B, B, P, B, B, P, ... ,
프레임 레이트가 100 일 때 코딩 타입에 따른 PTS 및 DTS 값의 예는 다음과 같다.
( 디코더는 동시에 디코딩 및 프리젠테이션을 한다고 가정함 )
코딩된 데이타 순서 : I, P, B, B, P, B, B, P,
PTS 값 : 100, 400, 200, 300, 700, 500, 600, ...
DTS 값 : 100, 200, 300, 400, 500, 600, 700. ...
NTSC(미국 텔레비전 시스템 위원회)의 경우 비디오 데이타의 프레임 레이트는 1/30초 단위이다. 그러므로 초기 시스템이 리셋되고나서 최초의 I 프레임을 제외하고 I, P 프레임의 디코딩 위치(DTS)는 프레임 레이트 정보가 더해진 값이 되고, 프리젠테이션 위치(PTS)는 B 프레임의 수만큼 지연된 값이 된다.
3) 프레임 및 필드 비디오 데이타 경우에 따른 VBV버퍼 크기
비디오 디코더는 특별한 버퍼를 사용하고 있다. 이는 인코더에서 발생하는 데이타의 량이 가변적이기 때문에 디코더로 하여금 일정량의 버퍼가 쌓일 때까지 기다리다 일정량이 채워지면 버퍼에서 데이타를 가져다 디코딩을 할수 있도록 하는 역할을 한다.
상기와 같은 버퍼를 이용하는 것은 인코더나 디코더 측에서 데이타 손실없이 인코딩 및 디코딩이 가능하게 하도록 하기 위함으로써, 이와 같은 버퍼의 저장을 위한 딜레이를 고려한 PTS 및 DTS의 계산이 이루어 져야한다.
또한 비디오는 프레임 또는 인터레이스 방식에 따라서 초기 지연 시간이 다르게 계산되어져야 한다. 이는 코딩 발생량과 버퍼 사용량이 다르게 이용되기 때문이다.
4) 초기 I 프레임의 PTS 및 DTS의 계산
초기의 I 프레임은 특별하게 취급되어져야 한다. 이는 모든 PTS 및 DTS의 계산의 기본이 되는 값이기 때문이다.
여기서는 모든 지연 원인을 고려하여야 한다.
인코더 및 디코더의 동작 지연과 VBV 버퍼 딜레이가 고려되어야 하고, 또한 코딩된 비디오 데이타의 코딩 방법 즉 프레임 또는 인터레이스 방식으로 코딩되었는지에 따라서 초기 지연 시간이 다르게 계산되어져야 한다.
그러므로 초기 I 프레임의 PTS 및 DTS 값은 'PTS 및 DTS = 비디오 인코더 딜레이 + 다중화 딜레이 + 비디오 디코더 딜레이 + VBV 버퍼 딜레이' 가 된다.
5) 프로그램 참조 클럭(Program Clock Reference : PCR)
PCR 데이타는 비디오 인코더 및 다중화의 동작을 위한 시스템 클럭 정보로써, 디코더가 인코더에 동기되어 동작하기 위한 필수적인 정보이다.
이 데이타는 33비트 카운터 출력 값으로서 디코더는 이 값과 디코더 로컬 클럭원과 PLL 회로를 구성하여 동기화한다.
6) 오디오 신호의 PTS 및 DTS
오디오 스트림 데이타의 액세스 단위(Access Unit)는 프레임이다. 압축된 오디오 스트림 데이타는 일정 길이의 프레임 구조를 가지며, 오디오 압축 및 복원 동작은 비디오에 비해서 상대적으로 상당히 지연 시간이 적다. 이에 따라 비디오와 립싱크(Lip Sync.)를 맞추기 위해서는 비디오 딜레이를 고려하여 계산되어야 한다
이상에서 상세히 설명한 것과 같은 원리를 적용하여 본 발명에서 구현한 PTS, DTS 처리 회로의 전체 블럭을 보면 도 2에 도시된 바와 같이, 비디오 및 오디오 압축 비트스트림 데이타로부터 액세스 단위의 포인터와, 코딩 타입 및 현재 입력 데이타가 초기 DTS, PTS 계산을 필요로하는지 여부를 판단하는 스타트 코드 검출부(10)와;
사용자와 인터페이스를 수행하면서 PTS 및 DTS 계산 블럭에서 필요한 정보를 저장하는 메모리부(11)와;
인코더 측 클럭에 동기 되는 33비트 카운터를 사용한 카운터 데이타를 발생하여 디코더측으로 출력하는 PCR 발생부(12)와;
상기 메모리부(11)에서 출력되는 값을 이용하여 초기 DTS/PTS 값을 계산하는 초기 DTS/PTS 계산부(13)와;
상기 초기 DTS/PTS 계산부(13)에서 계산된 초기 DTS 값과, 초기 PTS 값 및 상기 메모리부(11)에서 출력되는 값을 이용하여 DTS/PTS 값을 계산한 후, 디코더 측으로 출력하는 DTS/PTS 계산부(14)를 포함하여 구성된다.
상기 스타트 코드 검출부(10)는 비디오 및 오디오 압축 비트스트림 데이타로부터 스타트 코드를 찾는 블럭으로써, 일부 역할은 '0x001xx' 형태의 스타트 코드를 검출하는 역할을 하며, 비디오 압축 스트림 데이타에는 액세스 구조의 프레임 단위가 2가지가 있는 바, 이는 프로그램의 시작을 나타내는 시퀀스 스타트 코드와 일반적인 비디오 데이타의 시작을 나타내는 비디오 스타트 코드이다.
상기에서 설면한 것과 같이 시퀀스 스타트 코드의 경우는 초기 시작 단계이므로 특별한 DTS, PTS 계산을 하고, 비디오 스타트 코드는 단순히 코딩 타입정보에 따라서 프레임 레이트 정보를 더하는 형식의 계산과정을 한다.
그러므로 다중화기는 비디오 시퀀스의 시작과 비디오 스타트를 알 필요가 있으며, 본 발명에서는 비교기를 이용하여 이를 검출하고, 시퀀스 스타트를 알리는 'SEQ_start' 신호와 실제 비디오 액세스 단위의 시작을 알리는 'start_detect' 를 이용하여 새로운 액세스 단위의 존재를 다른 블럭에 알린다.
또 다른 일부 역할은 현 비디오 스트림 데이타의 코딩 타입(PCT) 즉 I, B, P 구조를 찾기 위한 버퍼로써, 상기에서 인식한 시퀀스 및 스타트 코드 신호를 사용하여 현재 유효한 새로운 액세스 단위의 PTS 및 DTS 값을 계산 및 전송한 후에 리셋 신호로서 'V_detect_reset' 신호를 사용하여 'SEQ_start' 신호, 'start_detect' 신호를 초기화하여 새로운 스타트 코드를 찾게 한다.
만약 입력되는 비디오 데이타가 스크램블된 데이타라면 외부에서 입력되는 동기신호인 'V_source_sync' 신호를 이용하는 바, 스크램블링된 비디오/오디오 압축된 비트스트림 데이타가 입력 될때 다중화부에서 사용할 동기 신호(Sync)와 같이 입력된다.
시스템 리셋 후 첫번째 동기 신호를 기준으로 상기 설명한 방법을 적용해 DTS,PTS를 계산한다.
이때는 비디오 데이타의 구조를 모르기 때문에 사용자가 정의한 'S_SEQ_start' 신호, 'S_Start_detect' 신호, 'S_PCT, S_PCT_Valid' 정보를 사용하며, 또한 스크램블 데이타를 만들기 위한 지연도 DTS, PTS를 계산에 사용하여야 한다.
또한,) 스크램블링되지 않은 데이타를 사용하는 경우, 비디오/오디오 압축된 비트스트림 데이타가 입력 될 때 입력 데이타로부터 동기 신호 및 입력 데이타 구조 정보를 추출한다.
추출된 동기 신호 및 입력 데이타 구조 정보, 사용자가 정의한 정보를 이용하여 DTS, PTS를 계산한다.
상기 메모리부(11)에 저장된 정보는 다음과 같다.
① VBV 크기 정보
② 필드 및 프레임 정보
③ B 프레임 수
④ 비디오 및 오디오 프레임 레이트
⑤ 스크램블 신호
상기 PCR 발생부(12)에서 발생되는 데이타는 0.7초 이내의 주기적인 간격으로 인코더 측으로 전송된다.
상기 초기 DTS/PTS 계산부(13)는 상기에서 설명한 여러 가지 조건들을 고려한 초기 임의의 PTS 및 DTS를 계산하며, 이 값은 현 인코더 측과 동기를 이루기 위해서 'SEQ_Start' 신호가 발생하였을 때 PCR 값과 더해진 값을 초기 DTS 값으로 사용한다.
이 초기 DTS 정보는 프로그램의 초기 데이타인 'SEQ_Start' 신호가 발생하였을 때 사용하게 된다. 그러므로서 디코더는 현재 클럭 시간보다 임의의 PTS 및 DTS 시간 이 후에 디코딩 및 디스플레이를 하게 된다.
상기 DTS/PTS 계산부(14)는 실제적인 PTS 및 DTS 값을 계산하는 부로 스타트 코드 검출부(10)에서 출력되는 신호와, PCR 발생부(12) 및 초기 DTS/PTS 계산부(13)로 부터 출력되는 신호와, 메모리부(11)에서 출력되는 비디오 및 오디오 데이타의 프레임 레이트(INT_FMRate) 값과, B 프레임의 수를 고려한 프레임 딜레이(FM_rate_B_size)값을 이용해 비디오 및 오디오 PTS, DTS를 계산한다.
이상에서 상세히 설명한 바와 같이 본 발명은 멀티미디어 데이타의 전송에 반드시 고려되어야 하는 비디오 및 오디오 데이타 서로간의 동기 문제를 해결 할 수 있는 방법을 제시하므로서, 양방향 데이타 전송을 가능하게 하며 멀티미디어 시장의 극대화를 꾀 할 수 있는 잇점을 수반한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 비디오 및 오디오 압축 비트스트림 데이타로부터 액세스 단위의 포인터와, 코딩 타입 및 현재 입력 데이타가 초기 디코딩 시작점(DTS) 값과, 디스플레이 시작점(PTS) 값들의 계산을 필요로하는지 여부를 판단하는 스타트 코드 검출부와;
    사용자와 인터페이스를 수행하면서 PTS 및 DTS 계산 블럭에서 필요한 정보를 저장하는 메모리부와;
    인코더 측 클럭에 동기 되는 비트 카운터를 사용한 카운터 데이타를 발생하여 디코더측으로 출력하는 PCR 발생부와;
    상기 메모리부에서 출력되는 값과, PCR 발생부에서 출력되는 카운터 정보를 이용하여 초기 DTS/PTS 값을 계산하는 초기 DTS/PTS 계산부와;
    상기 초기 DTS/PTS 계산부에서 계산된 초기 DTS 값과, 초기 PTS 값 및 상기 메모리부에서 출력되는 값을 이용하여 DTS/PTS 값을 계산한 후, 디코더 측으로 출력하는 DTS/PTS 계산부를 포함하여 구성하는 것을 특징으로 하는 비/오디오 동기를 위한 디스플레이 시작점(PTS) 및 디코딩 시작점(DTS) 처리 회로.
  2. 제 1항에 있어서,
    상기 스타트 코드 검출부는 비디오 및 오디오 압축 비트스트림 데이타로부터 스타트 코드를 검색하며, 시퀀스 스타트 코드와 비디오 데이타의 시작점을 알리는 비디오 스타트 코드를 구분하여 검색한 후 각 코드에 상응하는 PTS값과 DTS 값을 계산하는 것을 특징으로 하는 비/오디오 동기를 위한 디스플레이 시작점(PTS) 및 디코딩 시작점(DTS) 처리 회로.
  3. 제 2항에 있어서,
    상기 각 코드에 따라 초기 PTS값과 DTS 값을 계산하는 방법 중 스퀀스 스타트 코드일 경우 계산 방법은, 시퀀스 스타트 코드는 비트 스트림의 초기 시작 단계를 나타내므로, 인코더 및 디코더의 동작 지연과 비디오 디코딩 지연 버퍼(VBV) 딜레이, 및 코딩된 비디오 데이타의 코딩 방법등의 모든 지연요소를 고려하여 하기 식 1과 같은 방식으로 구하는 것을 특징으로 하는 비/오디오 동기를 위한 디스플레이 시작점(PTS) 및 디코딩 시작점(DTS) 처리 회로.
    <식 1>
    초기 PTS 및 DTS = 비디오 인코더 딜레이 + 다중화 딜레이 + 비디오 디코더 딜레이 + VBV 버퍼 딜레이
  4. 제 2항에 있어서,
    상기 각 코드에 따라 초기 PTS값과 DTS 값을 계산하는 방법 중 비디오 스타트 코드일 경우 계산 방법은, 코딩 타입정보에 따라서 프레임 레이트 정보를 더하여 계산하는 것을 특징으로 하는 비/오디오 동기를 위한 디스플레이 시작점(PTS) 및 디코딩 시작점(DTS) 처리 회로.
  5. 제 1항에 있어서,
    상기 메모리부에 저장되는 PTS 및 DTS 계산 블럭에서 필요한 정보는 VBV 크기 정보, 필드 및 프레임 정보, B 프레임 수, 비디오 및 오디오 프레임 레이트, 및 스크램블 신호를 저장하는 것을 특징으로 하는 비/오디오 동기를 위한 디스플레이 시작점(PTS) 및 디코딩 시작점(DTS) 처리 회로.
  6. 제 1항에 있어서,
    상기 DTS/PTS 계산부에서 DTS/PTS 값을 계산하는 방법은, 비디오 및 오디오 프레임 레이트 정보를 스타트 검출 신호가 발생할 때마다 프레임 레이트 및 B 프레임 수를 고려한 데이타를 더하여 계산하는 것을 특징으로 하는 비/오디오 동기를 위한 디스플레이 시작점(PTS) 및 디코딩 시작점(DTS) 처리 회로.
KR1019970065671A 1997-12-03 1997-12-03 비/오디오 동기를 위한 디스플레이 시작점(pts) 및 디코딩시작점(dts) 처리 회로 KR100237884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970065671A KR100237884B1 (ko) 1997-12-03 1997-12-03 비/오디오 동기를 위한 디스플레이 시작점(pts) 및 디코딩시작점(dts) 처리 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970065671A KR100237884B1 (ko) 1997-12-03 1997-12-03 비/오디오 동기를 위한 디스플레이 시작점(pts) 및 디코딩시작점(dts) 처리 회로

Publications (2)

Publication Number Publication Date
KR19990047314A KR19990047314A (ko) 1999-07-05
KR100237884B1 true KR100237884B1 (ko) 2000-01-15

Family

ID=19526369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970065671A KR100237884B1 (ko) 1997-12-03 1997-12-03 비/오디오 동기를 위한 디스플레이 시작점(pts) 및 디코딩시작점(dts) 처리 회로

Country Status (1)

Country Link
KR (1) KR100237884B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102313323B1 (ko) * 2020-04-10 2021-10-14 에스케이브로드밴드주식회사 동영상 인코딩장치 및 동영상 인코딩방법

Also Published As

Publication number Publication date
KR19990047314A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
JP6559298B2 (ja) データ処理方法およびビデオ送信方法
US6803964B1 (en) Method and apparatus for processing digital data
US8711934B2 (en) Decoding and presentation time stamps for MPEG-4 advanced video coding
CA2179322C (en) Bandwidth efficient communication of user data in digital television data stream
US7379653B2 (en) Audio-video synchronization for digital systems
US6404818B1 (en) Video transmission device and its method
EP1643772B1 (en) System, method and apparatus for clean channel change
KR100203262B1 (ko) 픽춰단위 동기화를 위한 비디오디코더의 인터페이스장치
KR20010042441A (ko) 인코딩 장치, 인코딩 방법, 디코딩 장치, 디코딩 방법,코딩 시스템, 코딩 방법
KR100619007B1 (ko) 비디오 트랜스포트 스트림 동기화 제어 장치 및 방법
US6438169B1 (en) Video signal compressing method and apparatus, and compressed data multiplexing method and apparatus
KR100294663B1 (ko) 엠펙디코더및디코딩제어방법
KR20120090831A (ko) 대역폭 최적화를 갖는 빠른 채널 변경 동반 스트림 솔루션
KR0185927B1 (ko) 입력비트열의 프레임레이트를 변환하는 영상복호화장치 및 방법
WO1997035437A1 (en) Video decoder with closed caption data on video output
EP1014729A2 (en) Apparatus and method for time stamping using modulo time base and time increment resolution
KR100617221B1 (ko) 디지털 방송 수신기의 오디오/비디오 신호 동기화 방법
KR100237884B1 (ko) 비/오디오 동기를 위한 디스플레이 시작점(pts) 및 디코딩시작점(dts) 처리 회로
KR20040065170A (ko) 화상 정보 복호 장치 및 방법
KR100233937B1 (ko) 타임스탬프 보상을 이용한 비디오와 오디오 동기 방법 및 이를 이용한 엠펙-2(mpeg-2) 인코더 장치
JPH09247666A (ja) 動画像復号タイミング推定方法および動画像符号化装置および動画像復号化装置
KR19990057099A (ko) 비디오 디코딩 시스템
KR19980026747A (ko) MPEG-2 운송비트열 재다중화기의 PCR 수정장치(PCR corrector of MPEG-2 transport stream remultiplexer)
KR20020004689A (ko) 엠펙 다중화에서의 타임 스탬프 발생장치 및 그 제어방법
JP2002290969A (ja) 同期制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee