KR19990057099A

KR19990057099A - 비디오 디코딩 시스템

Info

Publication number: KR19990057099A
Application number: KR1019970077140A
Authority: KR
Inventors: 류화영
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1997-12-29
Filing date: 1997-12-29
Publication date: 1999-07-15
Also published as: KR100236014B1

Abstract

비디오 비트스트림을 입력받아 디코딩 타임 스탬프(Decoding Time Stamp ; DTS)를 기준으로 디코딩하여 픽쳐의 픽셀 데이터를 출력하는 비디오 디코딩 시스템에 관한 것으로서, 특히 다중화되어 입력되는 비디오 비트스트림과 PTS/DTS를 분리하고 분리된 PTS/DTS로부터 DTS를 얻어내어 분리된 비디오 비트 스트림으로부터 계산된 픽쳐 번호와 함께 메모리에 저장한 후, 다시 메모리에서 읽어진 비디오 비트스트림의 픽쳐 번호를 계산하고 계산된 픽쳐 번호와 메모리에서 읽어 일시 저장된 픽쳐 번호를 비교하여 두 픽쳐 번호가 같은 경우에만 저장된 DTS를 비디오 비스트림과 함께 비디오 디코더로 출력하여 비디오 디코더에서 이 DTS를 기준으로 비디오 비트 스트림을 디코딩하도록 함으로써, 비디오 디코딩 타이밍 제어를 정확하게 구현할 수 있고 더불어 A/V 립 싱크를 정확하게 맞출 수 있다.

Description

비디오 디코딩 시스템

본 발명은 비디오 비트스트림을 입력받아 디코딩 타임 스탬프(Decoding Time Stamp; DTS)를 기준으로 디코딩하여 픽쳐의 픽셀 데이터를 출력하는 비디오 디코딩 시스템에 관한 것이다.

최근들어 정보의 디지탈화가 급속도로 발전하고 있으며, 이에 따라 화상 압축 기술이 매우 중요하게 부각되고 있다.

동화상 전문가 그룹(Moving Pictures Expert Group; MPEG)은 멀티미디어 환경에 가장 핵심 기술인 디지털 동영상의 압축 부호화를 위한 국제적인 표준안이다.

즉, 압축 알고리즘으로 상기 MPEG 기술을 사용하는 분야는 통신/방송/게임등 다양하다. 디지털 TV도 그중 하나이다.

이때, MPEG 비디오 압축 알고리즘은 두 가지 기본 기술을 바탕으로 한다. 즉, 시간 중복성(Temporal Redundancy)을 줄이기 위해서 블록 단위의 움직임 추정 및 보상을 이용하고, 공간 중복성(Spatial Redundancy)을 줄이기 위해서 이산 코사인 변환(Discrete Cosine Transform ; DCT)을 이용한다.

상기 DCT된 신호는 데이터들을 제한된 비트 수로 표시하여 데이터 량을 줄이는 양자화 과정, 자주 나오는 값은 적은 수의 비트로, 드물게 나오는 값은 많은 수의 비트로 표시하여 전체 비트 수를 줄이는 가변 길이 부호화(Variable Length Coding ; VLC) 과정을 거쳐 전송된다.

그리고, 움직임 벡터는 16×16 블록 기본으로 구해지고 상기 변환 계수 정보와 함께 전송딘다.

상기 움직임 벡터는 최대의 부호화 효율을 얻기 위해서 VLC된다.

이렇게 압축된 음성, 영상의 비트열 및 프로그램에 부가되는 데이터 비트열은 일반적으로 별도 패킷화된 후 하나의 패킷 비트열로 다중화되어 전송된다.

이때, 실시간성을 고려하여 시스템 타임 클럭(System Time Clock ; STC)을 기준으로 표시 및 복호를 위한 시각 정보인 디코딩 타임 스탬프(Decoding Time Stamp ; DTS), 표시 타임 스탬프(Presentation Time Stamp; PTS)를 발생한 후 전송할 수 있다.

즉, 상기 DTS, PTS는 패킷에 억세스 단위의 첫부분이 포함되어 있는 경우에는 패킷 헤더에 부가되나, 패킷에 억세스 단위의 첫부분이 포함되어 있지 않을 경우에는 패킷 헤더에 부가되지 않는다. 또한, 패킷에 억세스 단위의 첫머리가 두 개 이상 있어도 첫 억세스 단위에 대응하는 타임 스탬프만이 패킷 헤더에 부가된다.

또한, MPEG 스펙에서는 비디오의 부호화 비트열의 송출 순서가 특별하기 때문에 DTS가 마련되어 있다.

즉, I픽쳐와 P픽쳐가 B픽쳐보다 선행해서 부호화 비트열로 송출되기 때문에 복호 순서와 재생 출력 순서가 다르게 되는데, PTS, DTS가 다른 경우에는 둘을 연이어서 보내고 일치하는 경우에는 PTS만을 보낸다.

예컨대, B픽쳐가 있는 비디오 부호화 비트열에서는 PTS와 DTS가 다르므로 I픽쳐와 P픽쳐에서 PTS와 DTS를 연이어서 보내지만, B픽쳐나 B픽쳐가 없는 경우의 I픽쳐와 P픽쳐에서는 PTS와 DTS가 같으므로 PTS만을 보내게 된다. 이 경우에는 PTS가 동시에 DTS가 되는 것이다.

그리고, 이러한 MPEG 기술이 적용되는 디지털 TV는 튜너, 디멀티플렉서, 비디오 디코더, 및 모니터를 포함하여 구성된다.

이와 같이 구성된 디지털 TV의 튜너는 안테나를 통해 수신된 다수의 채널들중 한 채널을 선택하여 복조하고, 디멀티플렉서는 한 채널에 포함된 다수의 프로그램들중 원하는 한 프로그램을 선택하여 패킷화되어 있는 오디오와 비디오 비트 스트림으로 분리한다.

여기서, 상기 비디오 비트 스트림은 비디오 요소 스트림(Elementary Stream; ES)이라 불리기도 한다.

분리된 비디오 비스트림은 가변 레이트로 코딩되어 있으므로 디코딩을 위해 비디오 버퍼에 일시 저장되었다가 고정 레이트로 비디오 디코더로 출력되고, 상기 비디오 디코더는 입력되는 비디오 비트 스트림에서 오버헤드(각종 헤더 정보, 스타트 코드 등)를 제거하고, 순수한 데이터 정보를 가변 길이 디코딩(Variable Length Decoding ; VLD)한 후 역양자화 과정, 역 이산 코사인 변환(IDCT), 움직임 벡터를 이용한 움직임 보상과정을 거쳐 원래 화면의 픽셀 값을 복원하여 모니터로 출력한다.

이때, 상기 비디오 디코더는 비디오 신호가 내부적으로 딜레이를 갖고 있기 때문에 A/V 립 싱크(Lip-Synchronization)와 정상적인 비디오 디코딩을 위해서는 시스템 타임 클럭(System Time Clock ; STC)을 기준으로 DTS에 맞춰 디코딩해야 한다.

여기서, 상기 STC는 엔코더와 록킹된 전체적인 클럭으로서, 이를 위해 디멀티 플렉서는 위상 동기 루프(Phase Locked Loop ; PLL)을 구성하여 엔코더의 시스템 클럭과 주파수가 완전히 일치하는 STC를 얻는다.

그러나, 상기 비디오 비트 스트림은 디멀티플렉서에서 패킷 헤더가 제거된 데이터이므로 DTS에 관한 정보가 정확히 없다.

따라서, 비디오 디코딩 타이밍 제어를 정확히 제어할 수 없게 되며, 이로 인해 A/V 립 싱크가 맞지 않는 등의 에러가 발생하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 DTS와 입력되는 비디오 비트스트림의 픽쳐 번호를 함께 저장하였다가 디코딩시 이 DTS를 이용하여 비디오 비트 스트림을 디코딩하는 비디오 디코딩 시스템을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 비디오 디코딩 시스템은, 다중화되어 입력되는 비디오 비트스트림과 PTS/DTS를 분리하고 분리된 PTS/DTS로부터 DTS를 얻어내어 분리된 비디오 비트스트림으로부터 계산된 픽쳐 번호와 함께 메모리에 저장한 후, 다시 메모리에서 읽어진 비디오 비트스트림의 픽쳐 번호를 계산하고 계산된 픽쳐 번호와 메모리에서 읽어 저장된 픽쳐 번호를 비교하여 두 픽쳐 번호가 같은 경우에만 저장된 DTS를 비디오 비트스트림과 함께 비디오 디코더로 출력하여 비디오 디코더에서 이 DTS를 기준으로 비디오 비트스트림을 디코딩하도록 함을 특징으로 한다.

본 발명은 PTS와 DTS가 모두 입력되는 경우에는 PTS를 레지스터에 저장한 후 다시 연이어서 입력되는 DTS를 상기 레지스터에 오버라이트하여 PTS/DTS로부터 DTS를 얻음을 특징으로 한다.

본 발명은 메모리에서 읽어진 비디오 비트 스트림의 픽쳐 번호와 메모리에서 읽어 저장된 픽쳐 번호가 같으면 상기 메모리로부터 다음 DTS+픽쳐 번호를 읽어와 저장된 DTS와 픽쳐 번호를 업데이트시킴을 특징으로 한다.

도 1은 본 발명에 따른 비디오 디코딩 시스템의 구성 블록도

도 2a 내지 도 2c는 도 1의 비디오 디코딩 시스템으로 입력되는 각 신호의 타이밍도

<도면의 주요부분에 대한 부호의 설명>

11 : 입력 신호 처리부

11-1, 14-3 : 비디오 비트스트림 레지스터

11-2, 14-1 : DST 레지스터 11-3, 14-4 : 카운터

11-4 : 멀티플렉서 11-5 : 지연기

12 : 메모리 제어부 13 : 메모리

13-1 : 비트스트림 저장부 13-2 : DTS 저장부

14 : 출력 신호 처리부 14-2 : 픽쳐 번호 레지스터

14-5 : 비교기 15 : 비디오 디코더

STC : 시스템 타임 클럭 DTS : 디코딩 타임 스탬프

PTS : 표시 타임 스탬프

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

본 발명은 외부로부터 PTS/DTS 정보를 비디오 비트 스트림과 함께 다중화하여 받아들인다. 도 2에 이 입력신호에 관한 타이밍도를 보였다. 도 2c의 비디오 데이터(Video_data)는 PTS/DTS와 함께 비디오 비트스트림이 전송되는 데이터 버스이고, 도 2a의 PTS_DTS_WIN과 도 2b의 Video_EN은 각각 현재 데이터 버스의 신호가 PTS인지 DTS인지 아니면 비디오 비트 스트림인지를 나타낸다.

이때, 도 2c와 같이 한 픽쳐 데이터에 해당하는 PTS와 DTS가 모두 입력되는 경우에는 PTS, DTS가 연속적으로 입력이 되어야 하고 현 픽쳐의 픽쳐 시작 코드(Picture Start Code; P_STC)보다 이전에 입력되어야 한다.

그리고, 비디오 비트 스트림은 입력되자 마자 바로 디코딩되는 것이 아니고 비트스트림 메모리에 소정시간동안 저장되었다가 디코딩되므로 입력된 PTS/DTS로부터 얻어진 DTS 역시 DTS 메모리에 입력 픽쳐의 번호와 함께 저장된다.

이를 실현하기 위한 본 발명에 따른 비디오 디코딩 시스템이 도 1에 도시되어 있다.

도 1을 보면, 입력되는 비디오 비트 스트림 및 DTS/PTS를 분리하여 일시 저장하고 디코딩 픽쳐 번호를 계산하여 상기 DTS와 다중시키는 입력 신호 처리부(11), 상기 입력 신호 처리부(11)에서 출력되는 비디오 비트 스트림과 다중화된 DTS+픽쳐 번호를 저장하는 메모리(13), 상기 메모리(13)에서 읽은 DTS+픽쳐 번호로부터 DTS와 픽쳐 번호를 분리하여 각각 저장하고 메모리(13)에서 읽은 비디오 비트 스트림으로부터 디코딩 픽쳐 번호를 구하여 구한 픽쳐 번호와 저장된 픽쳐 번호가 같은 경우에만 비디오 비트 스트림과 저장된 DTS를 함께 출력하는 출력 신호 처리부(14), 상기 입력 신호 처리부(11)로부터 출력되는 데이터의 저장 및 상기 메모리(13)로부터의 데이터의 리드를 제어하는 메모리 제어부(12), 및 상기 출력 신호 처리부(14)로부터 출력되는 DTS를 기준으로 비디오 비트 스트림을 디코딩하는 비디오 디코더(15)로 구성된다.

상기 입력 신호 처리부(11)는 Video_EN 신호에 의해 데이터 버스의 신호(Video_Data)가 비디오 비트 스트림을 나타내면 이를 저장하는 비디오 비트스트림 레지스터(11-1), PTS_DTS_WIN 신호에 의해 데이터 버스의 신호(Video_Data)가 PTS 또는 DTS를 나타내면 이를 저장하는 DTS 레지스터(11-2), 상기 비디오 비트스트림 레지스터(11-1)로부터 픽쳐 시작 코드(P_STC)가 검출될 때마다 1씩 증가함에 의해 픽쳐 번호를 구하는 카운터(11-3), 상기 비디오 비트스트림 레지스터(11-1)에서 출력되는 비디오 비트스트림과 다중화된 DTS+픽쳐 번호를 선택 신호에 의해 다시 다중화하는 멀티플렉서(11-4), 및 상기 Video_EN 신호를 지연시켜 상기 멀티플렉서(11-4)의 선택 신호로 출력하는 지연기(11-5)로 구성된다.

상기 메모리(13)는 비디오 비트 스트림을 저장하는 비트스트림 저장부(13-1)와 DTS+픽쳐 번호를 저장하는 DTS 저장부(13-2)로 영역이 구분되어 있고, 메모리제어부(12)의 제어에 의해 각 저장부(13-1, 13-2)에 해당 데이터를 저장한다.

상기 출력 신호 처리부(14)는 DTS_WIN 신호에 의해 상기 메모리(13)로부터 읽어진 신호가 DTS+픽쳐 번호를 나타내면 DTS와 픽쳐 번호를 분리하여 각각 일시저장하는 DTS 레지스터(14-1), 픽쳐 번호 레지스터(14-2), 반전된 DTS_WIN 신호에 의해 상기 메모리(13)로부터 읽어진 신호가 비디오 비트 스트림을 나타내면 이를 일시 저장하는 비디오 비트스트림 레지스터(14-3), 상기 비디오 비트스트림 레지스터(14-3)에서 픽쳐 시작 코드가 검출될 때마다 1씩 증가함에 의해 픽쳐 번호를 구하는 카운터(14-4), 상기 카운터(14-4)에서 구한 픽쳐 번호와 상기 픽쳐 번호 레지스터(14-2)에 저장된 픽쳐 번호를 비교하여 두 픽쳐 번호가 일치하는 경우에만 DTS_flag 신호를 발생시켜 비디오 디코더(15)와 메모리 제어부(12)로 출력하는 비교기(14-5)로 구성된다.

상기 DTS_flag 신호가 발생될 때에만 DTS 레지스터(11-1)에 저장된 DTS는 비디오 디코더(15)로 출력되며, 동시에 메모리 제어부(12)는 메모리(13)로부터 다음 DTS+픽쳐 번호를 읽어와 상기 DTS 레지스터(11-1)와 픽쳐 번호 레지스트(11-2)에 DTS와 픽쳐 번호를 오버라이트 한다. 즉, DTS 레지스터(11-1)와 픽쳐 번호 레지스터(11-2)를 업데이트 한다.

이와 같이 구성된 본 발명에서 입력 신호 처리부(11)의 비디오 비트스트림 레지스터(11-1)는 임시 레지스터로서, 도 2b의 Video_EN 신호에 의해 입력되는 데이터 버스의 신호(Video_Data)가 비디오 비트 스트림을 나타내면 즉, Video_EN 신호가 로우를 나타내면 비디오 비트 스트림이 입력되고 있으므로 입력되는 비디오 비트스트림을 저장한다.

상기 비디오 비트스트림 레지스터(11-1)는 비디오 비트스트림이 저장되면 픽쳐 시작 코드를 검출하고, 픽쳐 시작 코드가 검출되면 P_STC 신호를 카운터(11-3)로 출력한다.

그리고, 입력 신호 처리부(11)의 DTS 레지스터(11-2)는 임시 7레지스터로서, 도 2a와 같은 PTS_DTS_WIN 신호에 의해 데이터 버스의 신호(Video_Data)가 PTS 또는 DTS를 나타내면 즉, PTS-DTS_WIN 신호가 하이이면 PTS 또는 DTS가 입력되고 있으므로 PTS/DTS로부터 DTS를 얻어내어 저장한다.

이때, PTS/DTS로부터 DTS를 저장하는 과정은 다음과 같다. 즉, PTS와 DTS가 모두 입력되는 경우에 PTS는 DTS보다 먼저 입력되므로 PTS를 DTS 레지스터(11-2)에 저장한 후 연이어서 입력되는 DTS를 다시 상기 DTS 레지스터(11-2)에 오버라이트 하면 결국 DTS만 DTS 레지스터(11-2)에 저장한다.

이렇게 하면, PTS와 DTS가 모두 있을 경우에는 DTS가 저장될 것이고, PTS만 있는 경우에는 PTS만 저장될 것이다. 이때, PTS만 입력되는 경우에는 MPEG 스펙상 PTS와 DTS가 같다고 하였으므로 결국, DTS가 되는 것이다. 이것이, 입력 신호에서 PTS와 DTS를 구별하지 않고 하나의 윈도우인 신호인 PTS_DTS_WIN 신호만을 사용하는 이유이다.

한편, 상기 카운터(11-3)는 초기값은 0이고, P_STC 신호가 입력될 때마다 1씩 증가하여 현재 입력되고 있는 픽쳐의 번호를 나타낸다.

이 값은 DTS가 어느 픽쳐의 DTS인지를 나타내기 위하여 사용되며, DTS가 DTS 메모리(13-2)에 저장될 때 함께 저장된다.

즉, DTS 레지스터(11-2)에 저장된 DTS와 카운터(11-3)에서 구한 픽쳐의 번호는 다중화되어 멀티플렉서(11-4)로 입력된다.

상기 멀티플렉서(11-4)는 비디오 비트스트림 레지스터(11-1)에서 출력되는 비디오 비트스트림과 다중화된 DTS+픽쳐 번호를 다시 선택신호에 의해 다중화하여 메모리 제어부(12)로 출력한다.

상기 멀티플렉서(11-4)는 Video_EN 신호를 지연기(11-5)를 통해 입력받아 선택 신호로 이용하는데, 상기 지연기(11-5)는 상기 비디오 비트스트림 레지스터(11-1), DTS 레지스터(11-2)에서의 지연을 보상하기 위해 사용된다.

이때, 메모리(13)의 비트스트림 저장부(13-1)는 상기 메모리 제어부(12)의 제어에 의해 멀티플렉서(11-4)를 통해 출력되는 비디오 비트 스트림을 저장하고, DTS 저장부(13-2)는 DTS+픽쳐 번호를 저장한다.

그리고, 상기 메모리 제어부(12)는 상기 비디오 메모리(13-1)와 DTS 저장부(13-2)에 저장된 데이터를 다시 읽어내어 출력하는데, 특히 DTS_flag 신호를 입력으로 받아들여 이 신호가 발생하면 DTS+픽쳐 번호쌍을 DTS 저장부(13-2)로부터 읽어내어 출력한다.

이때, DTS+픽쳐 번호와 비디오 비트 스트림을 구별해주는 DST_WIN 신호를 출력한다.

즉, 상기 DTS 저장부(13-2)로부터 읽어진 DTS+픽쳐 번호쌍은 분리되어 출력신호 처리부(14)의 DTS 레지스터(14-1)와 픽쳐 번호 레지스터(14-2)에 각각 저장된다.

그리고, 비트스트림 저장부(13-1)로부터 읽어진 비디오 비트스트림은 출력신호 처리부(14)의 비디오 비트스트림 레지스터(14-3)에 저장된다.

여기서, 상기 DTS 레지스터(14-1), 픽쳐 번호 레지스터(14-2), 및 비디오 비트스트림 레지스터(14-3)는 DTS_WIN 신호에 의해 메모리(13)로부터 출력되는 데이터가 비트스트림 저장부(13-1)로부터 출력되는 데이터인지 DTS 저장부(13-2)로부터 출력되는 데이터인지를 알 수 있다.

그리고, 상기 DTS 레지스터(14-1)와 픽쳐 레지스터(14-2)는 초기에 한 번은 첫 번째 픽쳐의 DTS와 픽쳐 번호값이 자동으로 로드된다.

또한, 상기 비디오 비트스트림 레지스터(14-3)는 비디오 비트스트림이 저장되면 픽쳐 시작 코드를 검출하여 픽쳐 시작 코드가 검출되면 P_STC 신호를 카운터(14-4)로 출력한다.

상기 카운터(14-4)는 초기값은 -1이며 P_STC 신호가 발생할 때마다 1씩 증가하여 현재 디코딩되고 있는 픽쳐의 번호를 구한 후 비교기(14-5)로 출력한다.

상기 비교기(14-5)는 상기 카운터(14-4)에서 구한 픽쳐 번호와 픽쳐 번호 레지스터(14-2)에 저장된 픽쳐 번호를 비교하여 저장된 픽쳐 번호보다 작으면 DTS_flag를 발생시키지 않고 같으면 발생시켜 상기 메모리 제어부(12)와 비디오 디코더(15)로 출력한다.

여기서, 정상적인 경우에는 카운트 값이 저장된 픽쳐 번호보다 더 큰 경우에는 발생할 수 없는데 만약 더 큰 경우가 발생하면 에러이므로 에러 처리를 한다.

그리고, DTS_flag가 발생하였다는 것은 현재 픽쳐 시작 코드가 디코딩되고 있는 픽쳐에 해당하는 DTS가 있다는 것을 의미하므로 비디오 디코더(15)는 이때의 DTS를 DTS 레지스터(14-1)로부터 입력받아 저장하고, 현재의 헤더 디코딩이 끝나고 픽쳐 데이터를 디코딩할 때 이 값을 DTS로 사용한다. 이는 픽쳐에는 DTS가 있는 경우도 있고 없는 경우도 있기 때문이다.

또한, DTS_flag 신호가 발생하면 현재 DTS 레지스터(14-1) 값이 사용되었으므로 동시에, 메모리 제어부(12)는 DTS_flag가 발생하면 다음을 위해 다음 DTS+픽쳐 번호를 DTS 저장부(13-2)로부터 읽어내어 DTS 레지스터(14-1)와 픽쳐 번호 레지스터(14-2)를 업데이트 한다.

따라서, 비디오 디코더(15)는 현재 디코딩되고 있는 픽처에 해당하는 DTS를 정확하게 입력받아 비디오 비트스트림을 디코딩하게 된다.

본 발명에서, 입력 신호 처리부(11)의 카운터(11-3)와 출력 신호 처리부(14)의 카운터(14-4)에서 지정하는 값은 한 픽쳐에 대해 같으며, 픽쳐 번호와 DTS를 매칭시키기 위해서 상기 두 카운터(11-3, 14-4)의 초기값은 각각 0, -1로 다르다. 이는 입력 신호 처리부(11)에서는 DTS가 픽쳐의 시작 코드보다 앞에 있고, 출력 신호 처리부(14)에서는 DTS가 시작 코드보다 뒤에 있기 때문이다.

한편, 본 발명에 따른 비디오 디코딩 시스템을 디지털 TV에 적용하면 디지털 TV의 성능을 개선할 수 있다.

이상에서와 같이 본 발명에 따른 비디오 디코딩 시스템에 의하면, PTS/DTS를 입력으로 받아 이것으로부터 DTS를 얻어낸 후 이것을 픽쳐 번호와 함께 메모리에 저장하고, 디코딩 픽쳐 번호와 메모리에서 읽어 일시 저장된 픽처 번호를 비교하여 같은 경우에만 메모리에서 읽어 일시 저장된 DTS를 비디오 비트 스트림과 함께 비디오 디코더로 출력하여 비디오 디코더에서 이 DTS를 기준으로 비디오 비트 스트림을 디코딩 하도록 함으로써, 비디오 디코딩 타이밍 제어를 정확하게 구현할 수 있고 더불어 A/V 립 싱크를 정확하게 맞출 수 있다.

Claims

다중화되어 입력되는 비디오 비트 스트림 및 표시 타임 스탬프/디코딩 타임 스탬프(PTS/DTS)를 분리하여 일시 저장하고 저장된 비디오 비트스트림의 픽쳐 번호를 계산하여 상기 DTS와 다중시키는 입력 신호 처리부와,

상기 입력 신호 처리부에서 출력되는 비디오 비트 스트림과 다중화된 DTS+픽쳐 번호를 저장하는 메모리와,

상기 메모리에서 읽은 DTS로부터 픽쳐 번호를 분리하여 각각 일시 저장하고 메모리부에서 읽은 비디오 비트 스트림으로부터 디코딩 픽쳐 번호를 계산한 후 계산된 픽쳐 번호와 저장된 픽쳐 번호가 같은 경우에만 저장된 DTS를 비디오 비트 스트림과 함께 출력하는 출력 신호 처리부와,

상기 출력 신호 처리부로부터 출력되는 DTS를 기준으로 비디오 비트 스트림을 디코딩하는 비디오 디코더와,

상기 입력 신호 처리부로부터 출력되는 데이터의 저장 및 상기 메모리로부터 출력 신호 처리부로의 데이터 읽기를 제어하는 메모리 제어부로 구성됨을 특징으로 하는 비디오 디코딩 시스템.
제 1항에 있어서, 상기 입력 신호 처리부는

외부로부터 입력되는 인에이블 신호에 의해 입력되는 데이터 버스의 데이터가 비디오 비트 스트림을 나타내면 입력되는 비디오 비트스트림을 일시 저장하는 비디오 비트스트림 레지스터와,

외부로부터 입력되는 윈도우 신호에 의해 데이터 버스의 데이터가 PTS/DTS를 나타나면 이로부터 DTS를 얻어내어 일시 저장하는 DTS 레지스터와,

상기 비디오 비트스트림 레지스터로부터 픽쳐 시작 코드가 검출될 때마다 1씩 증가함에 의해 픽쳐 번호를 구하는 카운터와,

상기 비디오 비트스트림 레지스터에서 출력되는 비디오 비트스트림과 다중화된 DTS+픽쳐 번호를 선택 신호에 의해 다시 다중화하는 멀티플렉서로 구성됨을 특징으로 하는 비디오 디코딩 시스템.
제 2항에 있어서, 상기 입력 신호 처리부는

상기 비디오 비트스트림 레지스터로 입력되는 인에이블 신호를 소정시간 지연시켜 상기 멀티플렉서의 선택 신호로 출력하는 지연기가 더 구비됨을 특징으로 하는 비디오 디코딩 시스템.
제 2항에 있어서, 상기 DTS 레지스터는

PTS와 DTS가 모두 입력되는 경우에는 PTS를 저장한 후 연이어 입력되는 DTS를 오버라이트함을 특징으로 하는 비디오 디코딩 시스템.
제 2항에 있어서, 상기 DTS 레지스터의 윈도우 신호는 PTS와 DTS를 구분하지 않는 신호임을 특징으로 하는 비디오 디코딩 시스템.
제 2항에 있어서, 상기 카운터는

초기값이 0으로 설정됨을 특징으로 하는 비디오 디코딩 시스템.
제 1항에 있어서, 상기 메모리는

비디오 비트 스트림을 저장하는 비트스트림 저장부와, DTS+픽쳐 번호를 저장하는 DTS 저장부로 영역이 구분되어 있고, 메모리 제어부의 제어에 의해 저장 및 읽기가 제어됨을 특징으로 하는 비디오 디코딩 시스템.
제1항에 있어서, 상기 출력 신호 처리부는

상기 메모리 제어부로부터 입력되는 윈도우 신호에 의해 상기 메모리부로부터 읽어진 데이타가 다중화된 DTS+픽쳐 번호를 나타내면 DTS와 픽쳐 번호를 분리하여 각각 일시 저장하는 DTS 레지스터 및 픽쳐 번호 레지스터와,

반전된 윈도우 신호에 의해 상기 메모리로부터 읽어진 데이터가 비디오 비트 스트림을 나타내면 이를 일시 저장하는 비디오 비트스트림 레지스터와,

상기 비디오 비트스트림 레지스터에서 픽쳐 시작 코드가 검출된 때마다 1씩 증가함에 의해 픽쳐 번호를 구하는 카운터와,

상기 카운터에서 구한 픽쳐 번호와 상기 픽쳐 번호 레지스터에 저장된 픽쳐 번호를 비교하여 두 픽쳐 번호가 일치하는 경우에만 DTS 플래그(DTS_flag) 신호를 발생시켜 상기 비디오 디코더와 메모리 제어부로 출력하는 비교기로 구성되는 비디오 디코딩 시스템.
제 8항에 있어서, 상기 비디오 디코더는

상기 비교기에서 DTS 플래그(DTS_flag) 신호가 발생되면 DTS 레지스터에 저장된 DTS를 읽어와 일시 저장한 후 현재의 헤더 디코딩이 끝나면 이 DTS를 기준으로 픽쳐 데이터를 디코딩함을 특징으로 하는 비디오 디코딩 시스템.
제 8항에 있어서, 상기 메모리 제어부는

상기 비교기에서 DTS 플래그(DTS_flag) 신호가 발생되면 상기 메모리로부터 다음 DTS+픽쳐 번호를 읽어와 상기 DTS 레지스터와 픽쳐 번호 레지스터를 업데이트시킴을 특징으로 하는 비디오 디코딩 시스템.
제 8항에 있어서, 상기 카운터는

초기값이 -1로 설정됨을 특징으로 하는 비디오 디코딩 시스템.
제 8항에 있어서,

상기 DTS 레지스터와 픽쳐 레지스터는 초기에 한 번은 첫 번째 픽쳐의 DTS와 픽쳐 번호값이 자동으로 로드됨을 특징으로 하는 비디오 디코딩 시스템.
디지털 방송이 안테나를 통해 수신되면 튜닝에 의해 원하는 채널의 주파수를 선택하여 복조하는 튜너와,

한 채널에 포함된 다수의 프로그램들 중 원하는 한 프로그램을 선택하여 패킷화되어 있는 오디오와 비디오 비트스트림으로 분리하는 디멀티플렉서와,

상기 디멀티플렉서로부터 다중화되어 입력되는 비디오 비트 스트림 및 표시타임 스탬프/디코딩 타임 스탬프(PTS/DTS)를 분리하여 일시 저장하고 저장된 비디오 비트스트림의 픽쳐 번호를 계산하여 상기 DTS와 다중시키는 입력 신호 처리부와,

상기 입력 신호 처리부에서 출력되는 비디오 비트 스트림과 다중화된 DTS+픽쳐 번호를 저장하는 메모리와,

상기 메모리에서 읽은 DTS로부터 픽쳐 번호를 분리하여 각각 일시 저장하고 메모리에서 읽은 비디오 비트 스트림으로부터 디코딩 픽쳐 번호를 계산한 후 계산된 픽쳐 번호와 저장된 픽쳐 번호가 같은 경우에만 저장된 DTS를 비디오 비트 스트림과 함께 출력하는 출력 신호 처리부와,

상기 출력 신호 처리부로부터 출력되는 DTS를 기준으로 비디오 비트 스트림을 디코딩하는 비디오 디코더와,

상기 입력 신호 처리부로부터 출력되는 데이터의 저장 및 상기 메모리로부터 출력 신호 처리부로의 데이터 읽기를 제어하는 메모리 제어부와,

상기 비디오 디코더에서 디코딩된 픽쳐의 픽셀 데이터를 디스플레이하는 디스플레이부를 포함하여 구성됨을 특징으로 하는 디지털 티브이 시스템.
제 13항에 있어서, 상기 메모리 제어부는

상기 출력 신호 처리부에서 계산된 픽쳐 번호와 저장된 픽쳐 번호가 같으면 상기 메모리로부터 다음 DTS+픽쳐 번호를 읽어와 출력 신호 처리부에 저장된 DTS와 픽쳐 번호를 업데이트시킴을 특징으로 하는 디지털 티브이 시스템.