JPH08102894A - デジタル方式テレビジョン放送受信機 - Google Patents

Abstract

(57)【要約】 【目的】チャンネル変更を指示してから正しい画像が再
生されるまでの無意味な画像が表示される期間が短く、
使用者に不快感を与えないようにする。 【構成】チャンネル変更に応じて選局するチューナーＦ
と、その選局出力を復調処理する復調部Ｇと、その復調
出力からクロックを再生する同期信号再生部Ｊと、復調
信号をフレームメモリＰ１５で１フレーム遅延して現信
号に選択的に加算することで復号化する復号化部Ｐと、
チャンネル変更時の選局期間、復調期間、同期信号再生
期間を検出する手段Ｑ２と、フリーランクロックを発生
するクロック発生部Ｑ９と、同期信号再生期間、前記フ
レームメモリの読み出しクロックを再生クロックからフ
リーランクロックに切り替える手段Ｑ３と、Ｑ２の全検
出期間、フレームメモリへの書き込みを禁止する手段Ｑ
３と、Ｑ２の全検出期間、復号出力をフレームメモリ出
力に切り替える手段Ｐ１９とを具備して構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】発明は、映像信号をデジタル圧縮
して伝送するデジタル伝送方式のテレビジョン放送にお
いて、その放送を受像し復号するデジタル方式テレビジ
ョン放送受信機に関する。

【０００２】

【従来の技術】近年、テレビジョン放送の多様化と共
に、日本のハイビジョン技術が急速に進展するにつれ
て、米国内でも地上放送業者を中心とし次世代のＴＶ放
送方式であるＡＴＶの開発の機運が高まってきている。
１９８７年にはＦＣＣ（アメリカ連邦通信委員会）が諮
問委員会を設置して、内外の各団体からＡＴＶ伝送方式
を公募したが、そのうちデジタル伝送方式を採用してい
る４方式が最終候補として残り、さらにその４方式が１
つにまとまりつつある。

【０００３】一般的に、映像信号をデジタル化するとそ
の情報量は膨大になり、これを直接伝送路にて伝送した
り記録媒体に蓄積するのはかなり困難であることが予想
される。例えば、現行の走査線５２５本、２：１インタ
レース信号の全データレートは２１６Ｍｂｐｓとなり、
走査線５２５本、１：１ノンインタレース信号では４３
２Ｍｂｐｓにもなる。

【０００４】そこで、画像圧縮技術は必須となるが、多
種の画像圧縮技術アイテムの中からＤＣＴ変換、フレー
ム間予測符号化、ランレングス符号化、エントロピー符
号化を複合的に用いて映像信号を符号化している技術と
して、近年標準化が進んできたＭＰＥＧがあり、この技
術をベースにしてディジタル伝送ＴＶシステムの提案が
活発に行われている。

【０００５】図７、図８を用いて一般的なデジタル伝送
ＴＶシステムのエンコーダについて説明する。

【０００６】図７にビデオエンコーダの一般的なモデル
としてＭＰＥＧ２ビデオエンコーダブロック図を示し、
以下符号化の動作について説明する。同図において、Ａ
は高能率符号化器、Ｂは出力バッファである。

【０００７】入力端子ＩＮにラスタ走査の映像信号が与
えられると、この映像信号は高能率符号化器Ａに入力さ
れる。この高能率符号化器Ａに入力された映像信号は、
ラスタブロック変換回路Ａ１１においてラスタで入力さ
れた信号８×８画素ブロック（以下ＤＣＴブロックと呼
ぶ）に変換される。変換された映像信号は差分回路Ａ１
２と動きベクトル検出回路Ａ１９に入力される。

【０００８】動きベクトル検出回路Ａ１９は、ラスタブ
ロック変換回路Ａ１１から入力された現信号を、同時に
フレームメモリＡ１８から入力される１フレーム遅延さ
れた信号と比較することで、ＤＣＴブロック単位または
１６×１６画素（以下マクロブロックと呼ぶ）単位での
動きベクトルを検出する。この動きベクトル検出信号は
動き補償回路Ａ２０に入力される。

【０００９】動き補償回路Ａ２０は動きベクトル検出信
号に基づいてフレームメモリＡ１８からの１フレーム遅
延された映像信号の位相位置を補正する。補正された映
像信号はスイッチＡ２１を介して差分回路Ａ１２及び加
算回路Ａ１７に送られる。

【００１０】ここで、スイッチＡ２１は、図示しない判
定回路によって、現信号と１フレーム遅延された信号の
差分値（８×８画素分合計）がしきい値より大きい時オ
フ状態にされる。この時、補正された映像信号は差分回
路Ａ１２及び加算回路Ａ１７には送られない。

【００１１】スイッチＡ２１がオフ状態になるには、動
きの早い映像やシーンチェンジ時、及び受像機側で映像
を再生するために必要なフレーム差分処理を行わない信
号処理を行う場合である。一般にこのモードをイントラ
モードと呼ぶ。逆にスイッチＡ２１がオン状態の場合に
は、差分回路Ａ１２ではフレーム差分が行われ、加算回
路Ａ１７ではフレーム加算が行われる。このモードを一
般的にインターモードと呼ぶ。

【００１２】このようにイントラ／インター処理された
映像信号はＤＣＴ（ディスクリート・コサイン変換）回
路Ａ１３に送られる。このＤＣＴ回路Ａ１３に送られて
きた映像信号をＤＣＴブロック毎にＤＣＴ変換してＤＣ
Ｔ係数を求める。このＤＣＴ係数化された映像信号は量
子化回路Ａ１４に入力される。

【００１３】この量子化回路Ａ１４は、入力された映像
信号のＤＣＴ係数と量子化テーブル選択回路Ａ２３から
与えられた量子化テーブルを基に入力された映像信号を
量子化し、可変長符号化回路Ａ２２に信号を伝送する。
この信号は、一般的にはランレングス符号とレベル信号
になっている。

【００１４】一方、逆量子化回路Ａ１５で逆量子化され
た信号はＤＣＴ回路Ａ１３の出力そのものである。従っ
て、逆量子化回路Ａ１５で逆量子化された信号は量子化
回路Ａ１４の入力信号にほぼ等しい。さらに逆量子化回
路Ａ１５の出力を逆ＤＣＴ回路Ａ１６で処理された信号
は、ＤＣＴ回路Ａ１３の入力にほぼ等しい。ここでほぼ
等しいと記したのは、量子化誤差を含んでいるからであ
る。

【００１５】次に加算回路Ａ１７では、上記逆ＤＣＴ回
路Ａ１６で処理された信号とインターモードの場合には
１フレーム遅延された信号が入力され加算される。前記
のように、イントラモードの場合には１フレーム遅延信
号は加算されない。フレーム加算処理された加算回路Ａ
１７出力はフレームメモリＡ１８に送出される。加算回
路Ａ１７の出力は、一般的にはローカルデコーダ出力と
呼ばれる。

【００１６】可変長符号化回路Ａ２２に入力された信号
は、ハフマンテーブル等を用いて可変長符号化処理され
る。可変長符号化された信号は、出力バッファＢに入力
される。この信号は符号化される映像信号によってデー
タ量が変化するため、出力バッファＢでデータを一度保
持し、エンコーダ回路の出力として出力端子ＯＵＴから
一定レートで信号を送出している。以上が一般的なＭＰ
ＥＧ２モデルのビデオエンコーダ回路である。

【００１７】図８は文献（１）（“Digi Cipher HDTV S
YTEM DESCRIPTION”，22 August 1991，THE AMERICAN T
ELEVISION ALLIANCE）から引用したもので、図７で説明
したビデオエンコーダからのエンコード出力を変調し、
実際に放送波として送出するための一構成例である。

【００１８】同図において、Ａ１は図７で説明した高能
率符号化器Ａと出力バッファＢからなるデジタル映像エ
ンコーダ、Ａ２はデジタル音声エンコーダ、Ａ３はデー
タ／テキストプロセッサ、Ａ４はコントロールチャンネ
ルプロセッサである。

【００１９】Ａ１より出力される一定レートの映像エン
コード出力は、マルチプレクサＣによって音声、データ
テキスト、コントロールデータチャンネルとマルチプレ
クスされたビットストリームデータとなり、ＦＥＣエン
コーダＤにおいて誤り訂正のための情報を付加された
後、ＱＡＭ変調器Ｅによって変調され、ＩＦ信号として
出力される。

【００２０】次に、図９、図１０を用いて一般的なディ
ジタル伝送ＴＶシステムのデコーダについて説明する。

【００２１】図９は同様に上記文献（１）から引用した
ものである。チューナーＦからのＩＦ信号出力を受けて
ＱＡＭ復調器Ｇで復調する。この時の復調位相はＱＡＭ
−ＰＬＬ回路Ｈによってロックさせる。

【００２２】その後、ＦＥＣデコーダＩにおいて伝送時
に生じた誤りを訂正し、同期／データ選択器Ｊに入力す
る。同期／データ選択器Ｊでは誤り訂正されたビットス
トリームデータを復号して、ビデオ、音声、データ／テ
キスト、コントロールデータに分離する。

【００２３】ここでの分離処理及び後段の各デコーダで
の処理クロックをＤＡＴＡ−ＰＬＬ回路Ｎによって再生
する。このＰＬＬ回路Ｎにおいては、送られてくるデー
タ列中に含まれるフレーム同期パターンを検出しながら
同期を確立する。さらにコントロールデータはマイクロ
プロセッサＬに、その他のデータはそれぞれのデコー
ダ、すなわちデジタル映像デコーダＭ１、デジタル音声
デコーダＭ２、データ／テキストデコーダＭ３に送られ
る。マイクロプロセッサＬは、既知の通り、リモートコ
ントローラＫからの信号を受けてＴＶ信号受信機の音量
やチャンネル変更等の制御を行なう。

【００２４】図１０に上記デジタル映像デコーダＭ１と
してＭＰＥＧ２の映像デコーダブロック図を示す。同図
において、Ｏは入力バッファ、Ｐは高能率復号化器であ
る。上記同期／データ選択器Ｊから送られてくる可変長
符号化された映像データが入力端子ＩＮに与えられる
と、この映像データは入力バッファＯに入力される。こ
の入力バッファＯは入力した可変長符号化信号を後段の
可変長復号化回路Ｐ１１で復号化するレートに合わせて
出力する。

【００２５】この可変長復号化回路Ｐ１１では、送信側
とマッチした映像復号化が行われる。入力バッファＯ
は、入力側が同期／データ選択器Ｊから映像データを出
力するレート、出力側が可変長復号化回路Ｐ１１が要求
するレートで非同期に動作する。可変長復号化回路Ｐ１
１の出力データは一定レートであり、この出力以降、Ｄ
ＡＴＡ−ＰＬＬ回路Ｎによって再生されたクロックによ
り動作する。

【００２６】可変長復号化回路Ｐ１１の出力は、逆量子
化回路Ｐ１２では逆量子化が行われ、逆ＤＣＴ回路Ｐ１
３では逆ＤＣＴが行われる。加算回路Ｐ１４では、イン
ターモードの場合には、逆ＤＣＴ回路Ｐ１３より得られ
る信号と、フレームメモリＰ１５でフレーム遅延された
信号を動き補償回路Ｐ１６で動き補正した信号とが、ス
イッチＰ１７を介して加算される。また、イントラモー
ドの場合には、スイッチＰ１７がオープンになり、１フ
レーム遅延された信号は加算されない。このスイッチＰ
１７は、可変長復号化回路Ｐ１１で得られるインター／
イントラ切替信号によって切り替えられる。

【００２７】加算回路Ｐ１４出力は、ブロックラスタ変
換回路Ｐ１８によってラスタ信号に変換された後、デコ
ーダ出力として出力端子ＯＵＴから出力される。

【００２８】以上、図７、図８を用いて一般的なディジ
タル伝送ＴＶシステムのエンコーダについて説明し、図
９、図１０を用いてデコーダに関して、特に映像処理に
ついて説明した。

【００２９】ところで、以上説明したようなデコーダを
有するディジタル方式テレビジョン信号受信機におい
て、受像機使用者がチャンネル変更を行なう場合を考え
る。

【００３０】リモートコントローラＫでチャンネル変更
を指示すると、そのデータを受けたマイクロプロセッサ
Ｌがチャンネル選択信号をチューナーＦに送る。この信
号を受けたチューナーＦが受信チャンネルを変更してＩ
Ｆ信号を出力した後、ＱＡＭ復調器Ｇにて復調を開始
し、その後は上述した通りに復号動作が行われる。

【００３１】ここで、使用者がチャンネル変更指示を出
してから実際に変更後のチャンネルの復号画像が画面に
出力されるまでにかかる時間を考える。文献（１）によ
れば、チューナー選局変更及びＱＡＭ復調位相確定に
０．４０ｓｅｃかかる。また文献（２）（“MPEG-2 Sys
tem Working Draft ”，November 1993 ，ISO/IEC/JTC1
/SC29/WG11 N0601）によれば、デコーダの映像処理クロ
ックの再生用ＤＡＴＡ−ＰＬＬ回路Ｎに必要となるビッ
トデータ（ＰＣＲ）は、最大０．１ｓｅｃ間隔をおいて
送信してもよいと規定されている。

【００３２】ＤＡＴＡ−ＰＬＬ回路Ｎでのフリーランで
発生している周波数と最初のＰＣＲから得た周波数とが
十分に近い場合には、最初のＰＣＲを受けた段階、すな
わちＦＥＣデコーダＩの出力後から遅くとも０．１ｓｅ
ｃ期間で映像処理クロックが確定するが、一般には０．
３ｓｅｃ程度の期間が必要である。

【００３３】こうして映像処理クロックが確定した後
に、さらに映像デコーダにおいては、イントラモードの
処理を少なくとも一度完了しない正しい画像を再現でき
ない。ＭＰＥＧ２における一般的なイントラモード処理
の間隔、すなわちＧＯＰ（Group of Picture）を構成す
るフレーム数は１３フレーム（文献（３）“マルチメデ
ィア符号化の国際標準”、安田 浩）なので、正しい画
像再現のためには０．４３ｅｅｃを見込まなければなら
ない。

【００３４】以上をまとめると、チャンネル変更を指示
してから正しい画像が再生されるまでに要する時間は、
最も長い場合には、 チューナー選局及びＱＡＭ復調 ０．４ｓｅｃ 映像処理クロック再生 ０．３ｓｅｃ イントラ処理間隔 ０．４３ｓｅｃ の合計で、１．１３ｓｅｃかかることになる。現在のア
ナログ方式テレビジョン放送受信機ではこの時間は０．
２〜０．３ｓｅｃであり、一般に０．５ｓｅｃ以上ある
と使用者に不快感を与えると言われている。上述したデ
ジタル方式の１．１３ｓｅｃはこの０．５ｓｅｃを大き
く上回っており、この期間中、無意味な画像が表示され
てしまい、使用者に不快感を与えるという問題がある。

【００３５】

【発明が解決しようとする課題】以上述べたように、従
来のデジタル方式テレビジョン放送受信機では、チャン
ネル変更を指示してから正しい画像が再生されるまでに
要する時間が長く、この期間中、無意味な画像が表示さ
れてしまい、使用者に不快感を与えるという問題があっ
た。

【００３６】この発明は上記の課題を解決するためにな
されたもので、チャンネル変更を指示してから正しい画
像が再生されるまでの無意味な画像が表示される期間が
短く、使用者に不快感を与えないデジタル方式テレビジ
ョン放送受信機を提供することを目的とする。

【００３７】

【課題を解決するための手段】上記目的を達成するため
にこの発明に係るデジタル方式テレビジョン放送受信機
は、（１）デジタル圧縮された映像信号がチャンネル毎
に伝送されるディジタル方式のテレビジョン放送を受信
し、チャンネル変更に応じて選局するチューナーと、こ
のチューナーの選局出力を復調処理する復調部と、この
復調部の復調出力からデータ同期クロックを含む同期信
号を再生する同期信号再生部と、前記復調部の復調信号
を前記データ同期クロックに基づいてフレームメモリに
書き込み読み出すことでフレーム遅延処理を行い現信号
に選択的に加算するフレーム相関処理を施して復号化す
ることにより映像信号を得る復号化部と、前記チャンネ
ル変更を行なう際に、前記チューナーが選局に要する期
間を検出する第１の検出手段、前記復調部が復調に要す
る期間を検出する第２の検出手段、前記同期信号再生部
が同期信号再生に要する期間を検出する第３の検出手段
を備えるチャンネル変更期間検出手段と、前記チューナ
ーの受信チャンネル周波数にかかわらずフリーランで同
期クロックを発生する同期クロック発生部と、前記第３
の検出手段が検出している期間、前記フレームメモリの
読み出しクロックを前記同期クロック発生部が発生する
同期クロックに切り替える読み出しクロック切替手段
と、前記第１、第２、第３の検出手段が検出している期
間、前記フレームメモリへの書き込みを禁止するフレー
ムメモリ書き込み制御手段と、前記第１、第２、第３の
検出手段が検出している期間、復号出力を前記フレーム
メモリの出力信号に切り替える映像信号切替手段とを具
備することを特徴とする。

【００３８】または、（２）デジタル圧縮された映像信
号がチャンネル毎に伝送されるディジタル方式のテレビ
ジョン放送を受信し、チャンネル変更に応じて選局する
チューナーと、このチューナーの選局出力を復調処理す
る復調部と、この復調部の復調出力からデータ同期クロ
ックを含む同期信号を再生する第１、第２の同期信号再
生部と、前記復調部の復調信号を前記第１、第２の同期
信号再生部のいずれか一方で再生されるデータ同期クロ
ックに基づいてフレームメモリに書き込み読み出すこと
でフレーム遅延処理を行い現信号に選択的に加算するフ
レーム相関処理を施して復号化することにより映像信号
を得る復号化部と、前記チャンネル変更を行なう際に、
前記チューナーが選局に要する期間を検出する第１の検
出手段、前記復調部が復調に要する期間を検出する第２
の検出手段、前記第１、第２の同期信号再生部が同期信
号再生に要する期間を検出する第３の検出手段を備える
チャンネル変更期間検出手段と、前記チャンネル変更を
行なう毎に前記第１、第２の同期信号再生部を切り替
え、一方がチャンネル変更前、他方がチャンネル変更後
の同期信号再生を交互に行なうよう制御する同期信号再
生切替制御手段と、前記第３の検出手段が検出した期
間、前記フレームメモリの読み出しクロックを前記第
１、第２の同期信号再生部のうちチャンネル変更前の同
期信号再生部が発生するクロックに切り替える読み出し
クロック切替手段と、前記第１、第２、第３の検出手段
が検出している期間、前記フレームメモリへの書き込み
を禁止するフレームメモリ書き込み制御手段と、前記第
１、第２、第３の検出手段が検出している期間、復号出
力を前記フレームメモリの出力信号に切り替える映像信
号切替手段とを具備することを特徴とする。

【００３９】または、（３）デジタル圧縮された映像信
号がチャンネル毎に伝送されるディジタル方式のテレビ
ジョン放送を受信し、チャンネル変更に応じて選局する
チューナーと、このチューナーの選局出力を復調処理す
る復調部と、この復調部の復調出力からデータ同期クロ
ックを含む同期信号を再生する第１、第２の同期信号再
生部と、前記復調部の復調信号を前記第１の同期信号再
生部で再生されるデータ同期クロックに基づいて第１の
フレームメモリに選択的に書き込み読み出すことでフレ
ーム遅延処理を行い、前記第２の同期信号再生部で再生
されるデータ同期クロックに基づいて第２のフレームメ
モリに選択的に書き込み読み出すことでフレーム遅延処
理を行い、前記第１、第２のフレームメモリのいずれか
一方を選択して前記デジタル圧縮処理におけるイントラ
モード／インターモードに応じて現信号に選択的に加算
するフレーム相関処理を施して復号化することにより映
像信号を得る復号化部と、前記チャンネル変更を行なう
際に、前記チューナーが選局に要する期間を検出する第
１の検出手段、前記復調部が復調に要する期間を検出す
る第２の検出手段、前記第１、第２の同期信号再生部が
同期信号再生に要する期間を検出する第３の検出手段、
前記イントラモードの処理が完了するまでの期間を検出
する第４の検出手段を備えるチャンネル変更期間検出手
段と、前記チャンネル変更を行なう毎に前記第１、第２
の同期信号再生部を切り替え、一方がチャンネル変更
前、他方がチャンネル変更後の同期信号再生を交互に行
なうよう制御する同期信号再生切替制御手段と、チャン
ネル変更を行なう毎に前記第１、第２のフレームメモリ
の出力を切り替え、チャンネル変更前と変更後のフレー
ム遅延処理を交互に分担するよう制御する第１のフレー
ムメモリ切替制御手段と、第１、第２、第３、第４の検
出手段が検出した期間、前記第１、第２のフレームメモ
リ出力のうち、チャンネル変更前のフレーム遅延処理を
受け持つフレームメモリ出力を選択するよう切り替える
第２のフレームメモリ切替制御手段と、第１、第２、第
３、第４の検出手段が検出した期間、前記第１、第２の
フレームメモリ出力のうち、チャンネル変更前のフレー
ム遅延処理を受け持つフレームメモリへの前記フレーム
メモリへの書き込みを禁止するフレームメモリ書き込み
制御手段と、前記第１、第２、第３、第４の検出手段が
検出した期間、復号出力を前記第２のフレームメモリ切
替制御手段で選択されるフレームメモリ出力信号に切り
替える映像信号切替手段とを具備することを特徴とす
る。

【００４０】

【作用】（１）の構成によるデジタル方式テレビジョン
放送受信機では、チャンネル変更の指示が出された時点
で、復号化部におけるフレームメモリの書き込みを禁止
して内容を保持し、同時にフレームメモリの読み出しク
ロックをフリーランクロックに切り替え、チャンネル変
更を指示してから正しい画像が再生されるまでの期間の
うちイントラ処理間隔期間を除いた期間、すなわちチュ
ーナーの選局期間、復調部の復調期間、同期信号再生部
の同期再生の期間に、フレームメモリに記憶されている
フレームを読み出すことで、チャンネル変更指示直後の
フレームを表示し続けるようにし、これによって無意味
な画像が表示され使用者に不快感を与えるという問題を
解決する。

【００４１】（２）の構成によるデジタル方式テレビジ
ョン放送受信機では、チャンネル変更の指示が出された
時点で、復号化部におけるフレームメモリの書き込みを
禁止して内容を保持し、フレームメモリの読み出しクロ
ックを、第１、第２の同期信号再生部のうちチャンネル
変更前の同期信号再生部が発生するクロックに切り替
え、フレームメモリへ書き込んだクロックに位相ロック
したクロックで読み出すことで、チャンネル変更を指示
してから正しい画像が再生されるまでの期間のうちイン
トラ処理間隔期間を除いた期間、すなわちチューナーの
選局期間、復調部の復調期間、同期信号再生部の同期再
生期間に、フレームメモリに記憶されているチャンネル
変更指示直後のフレームを表示し続けるようにし、これ
によって無意味な画像が表示された使用者に不快感を与
えるという問題を解決する。

【００４２】（３）の構成によるデジタル方式テレビジ
ョン放送受信機では、チャンネル変更の指示が出された
時点で、復号化部の第１、第２のフレームメモリのいず
れか一方の書き込みを禁止して内容を保持し、第１、第
２のフレームメモリを相互に切り替えて、イントラ処理
間隔期間も含めて書き込みを禁止したフレームメモリの
内容を表示することで、チャンネル変更を指示してから
正しい画像が再生されるまでの期間のうちイントラ処理
間隔期間を除いた期間、すなわちチューナーの選局期
間、復調部の復調期間、同期信号再生部の同期再生期間
にフレームメモリに記憶されているチャンネル変更指示
直後のフレームを表示し続けるようにし、これによって
無意味な画像が表示された使用者に不快感を与えるとい
う問題を解決する。

【００４３】

【実施例】以下、図１、図２を参照してこの発明の第１
の実施例を詳細に説明する。但し、図１において、図
９、図１０と同一構成の部分については同一符号を付し
て示し、ここでは異なる部分を中心に説明する。

【００４４】図１は、この発明に係るデジタル方式ＴＶ
放送受信機の構成を示すもので、高能率復号化器Ｐに
は、加算回路Ｐ１４の出力とフレームメモリＰ１５の出
力を選択的に導出し、ブロックラスタ変換回路Ｐ１８に
入力するセレクタＰ１９が設けられている。

【００４５】一方、チューナーＦからはチャンネル選択
信号を受けてから選局が完了するまでの期間、Ｈレベル
の選局期間信号１０５が出力される。ＱＡＭ−ＰＬＬ回
路ＨからはチューナーＦから新たな局のＩＦ信号を受け
たことにより位相誤差が所定値を越えてから位相を確定
するまでの期間、ＨレベルのＱＡＭ−ＰＬＬ引き込み期
間信号１０６が出力される。ＤＡＴＡ−ＰＬＬ回路Ｎか
らは、ＦＥＣデコーダＩから新たな局のデータを受けた
ことにより位相誤差が所定値を越えてから位相を確定す
るまでの期間、ＨレベルのＤＡＴＡ−ＰＬＬ引き込み期
間信号１０７が出力される。

【００４６】上記選局期間信号１０５、ＱＡＭ−ＰＬＬ
引き込み信号１０６、ＤＡＴＡ−ＰＬＬ引き込み信号１
０７は論理和回路Ｑ２に入力され、この論理和回路Ｑ２
の論理和演算出力１０４は、ＷＥ（ライト・イネーブ
ル）制御回路Ｑ１にＷＥ発生信号として供給されると共
に、セレクタＰ１９，Ｑ３に選択制御信号として供給さ
れる。

【００４７】セレクタＱ３はデコーダ内部のクロック発
生回路Ｑ４から発生するフリーランのクロック１１２と
ＤＡＴＡ−ＰＬＬ回路Ｎから出力される読み出しクロッ
ク１１０を選択制御信号１０４に応じて選択的に導出
し、フレームメモリＰ１５に与えるものである。また、
上記ＷＥ制御回路Ｑ１はＷＥ発生信号１０４を受けてＷ
Ｅ信号１０３を発生し、フレームメモリＰ１５に供給す
るものである。

【００４８】上記構成において、以下、図２を参照して
その動作について説明する。図２は図１の動作を説明す
るためのタイミングチャートである。ここでは受信機の
使用者が現在視聴しているチャンネル「あ」を「い」に
変更する場合の動作を説明する。

【００４９】図９、図１０で説明と同様にして、リモー
トコントローラＫでチャンネル変更の指示がマイクロプ
ロセッサＬに送られると、マイクロプロセッサＬはチャ
ンネル選択信号をチューナーＦに送る。この信号を受け
たチューナーＦは、受信チャンネルを変更してＩＦ信号
を出力すると共に、この選局に要する期間すなわちチャ
ンネル選択信号を受けてから選局が完了するまでの期
間、選局期間信号１０５をＨレベルにする。

【００５０】チューナーＦが出力するＩＦ信号を受け
て、ＱＡＭ復調器Ｇにおいて復調が行なわれる。ＱＡＭ
−ＰＬＬ回路Ｈではこの復調位相を確定すると共に、チ
ューナーＦから新たな局のＩＦ信号を受けたことにより
位相誤差が所定値を越えてから位相を確定するまでの期
間、ＱＡＭ−ＰＬＬ引き込み期間信号１０６をＨレベル
にする。

【００５１】その後、ＦＥＣデコーダＩにおいて、伝送
時に生じた誤りを訂正し、同期／データ選択器Ｊへと入
力する。同期／データ選択器Ｊでは誤り訂正されたビッ
トストリームデータを復号して、映像、音声、データテ
キスト、コントロールデータに分離する。

【００５２】ＤＡＴＡ−ＰＬＬ回路Ｎでは、同期／デー
タ選択器Ｊでの分離処理及び後段の各デコーダＭ１〜Ｍ
３での処理クロックを再生すると共に、ＦＥＣデコーダ
Ｉから新たな局のデータを受けたことにより位相誤差が
所定値を越えてから位相を確定するまでの期間、ＤＡＴ
Ａ−ＰＬＬ引き込み期間信号１０７をＨレベルにする。

【００５３】上記の３つの信号１０５，１０６，１０７
は論理和回路Ｑ２に入力されて論理和がとられる。この
時の動作を図２に示す。図２からわかるように、論理和
回路Ｑ２の出力信号１０４は、チャンネル変更を指示し
てから正しい画像が再生されるまでの期間のうち、イン
トラ処理間隔期間を除いた期間、すなわちチューナー選
局及びＱＡＭ復調の期間、映像処理クロック再生の期間
だけＨレベルを示す信号となる。

【００５４】一方、同期／データ選択器Ｊの出力のう
ち、映像データはデジタル映像デコーダＭ１の入力バッ
ファＯに入力される。この入力バッファＯは入力した可
変長符号化信号を後段の可変長復号化回路Ｐ１１で復号
化するレートに合わせて出力する。この可変長復号化回
路Ｐ１１では、送信側とマッチした映像復号化が行われ
る。

【００５５】入力バッファＯは、入力側が同期／データ
選択器Ｊから映像データを出力するレート、出力側が可
変長復号化回路Ｐ１１が要求するレートで非同期に動作
する。可変長復号化回路Ｐ１１の出力データは一定レー
トであり、この出力以降、ＤＡＴＡ−ＰＬＬ回路Ｎによ
って再生されたクロックにより動作する。

【００５６】可変長復号化回路Ｐ１１の出力は、逆量子
化回路Ｐ１２では逆量子化が行われ、逆ＤＣＴ回路Ｐ１
３では逆ＤＣＴが行われる。加算回路Ｐ１４では、イン
ターモードの場合には、逆ＤＣＴ回路Ｐ１３より得られ
る信号と、フレームメモリＰ１５でフレーム遅延された
信号を動き補償回路Ｐ１６で動き補正した信号とが、ス
イッチＰ１７を介して加算される。また、イントラモー
ドの場合には、スイッチＰ１７がオープンになり、１フ
レーム遅延された信号は加算されない。このスイッチＰ
１７は、可変長復号化回路Ｐ１１で得られるインター／
イントラ切替信号によって切り替えられる。

【００５７】フレームメモリＰ１５への書き込みは、論
理和回路Ｑ２からのＷＥ発生信号１０４がＬレベル時の
み書き込み可能、Ｈレベル時は書き込みが禁止されるよ
うＷＥ制御回路Ｑ１から発生されるＷＥ信号１０３によ
って制御される。さらにフレームメモリＰ１５の出力と
加算回路Ｐ１４の出力とはセレクタＰ１９に供給され
る。

【００５８】フレームメモリＰ１５からの読み出しクロ
ックは、セレクタＱ３により、信号１０４がＬレベル時
にはＤＡＴＡ−ＰＬＬ回路Ｎから出力される読み出しク
ロック１１０が、Ｈレベル時はデコーダ内部のクロック
発生回路Ｑ４から発生するフリーランのクロック１１２
が選択されて供給される。

【００５９】セレクタＰ１９は、信号１０４がＨレベル
時は加算回路Ｐ１４の出力を、Ｌレベル時にはフレーム
メモリＰ１５の出力を選択してブロックラスタ変換回路
Ｐ１８に供給する。ブロックラスタ変換回路Ｐ１８では
入力信号をラスタ信号に変換し、デコーダ出力として出
力端子ＯＵＴから出力する。

【００６０】この時の動作を図２を用いて説明する。セ
レクタＰ１９からは４種類の信号２０１〜２０４が出力
される。

【００６１】２０１は変更を指示する前のチャンネル
「あ」の映像信号が正常にデコードされたものであり、
セレクタＰ１９は加算回路Ｐ１４側を選択している。２
０２は変更を指示直後のチャンネル「あ」の映像信号が
正常にデコードされたフレームを連続して出力している
状態であり、セレクタＰ１９はフレームメモリＰ１５側
を選択している。

【００６２】２０３はチャンネルを「い」に変更してＤ
ＡＴＡ−ＰＬＬ回路Ｎでのクロック再生が確定した後に
映像信号をデコードしていて、かつイントラモード処理
がまだ一度も行われていない状態であり、セレクタＰ１
９は加算回路Ｐ１４側を選択している。２０４はチャン
ネルを「い」に変更してＤＡＴＡ−ＰＬＬ回路Ｎでのク
ロック再生が確定した後に映像信号をデコードしてい
て、かつイントラ処理少なくとも一度行われた状態であ
り、セレクタＰ１９は加算回路Ｐ１４側を選択してい
る。

【００６３】すなわち、２０１と２０４はチャンネル変
更前後の正常な画像、２０３は前述した文献（３）によ
ると一般には最大０．４３ｓｅｃでありチャンネル変更
時に生じる正常でない画像、２０２は文献（１），
（２）によると最大０．７ｓｅｃであり、従来例ではチ
ャンネル変更時に生じる正常でない画像が出力された
が、この発明によりチャンネル変更指示直後のチャンネ
ル「あ」の正常な映像信号の１フレームを連続して出力
している状態である。

【００６４】したがって、上記構成によるデジタル方式
ＴＶ放送受信機は、チャンネル変更の指示が出された時
点で、デジタル映像デコーダＭ１におけるフレームメモ
リＰ１５の書き込みを禁止して内容を保持し、同時にフ
レームメモリＰ１５の読み出しクロックをデコーダ内部
のフリーランクロックに切り替え、チャンネル変更を指
示してから正しい画像が再生されるまでの期間のうちイ
ントラ処理間隔期間を除いた期間、すなわちチューナー
選局及びＱＡＭ復調の期間、映像処理クロック再生の期
間にフレームメモリＰ１５を読み出すようにしているの
で、チャンネル変更指示直後のフレームを表示し続ける
ことができ、これによって無意味な画像が表示され使用
者に不快感を与えるという問題を解決することができ
る。

【００６５】次に、図３、図４を参照してこの発明の第
２の実施例を詳細に説明する。但し、図３において、図
１と同一部分には同一符号を付して示し、ここでは異な
る部分を中心に説明する。

【００６６】図３はこの発明に係るデジタル方式ＴＶ放
送受信機の構成を示すもので、ここでは２つのＤＡＴＡ
−ＰＬＬ回路Ｎ１，Ｎ２を備えている。各ＤＡＴＡ−Ｐ
ＬＬ回路Ｎ１，Ｎ２は共に同期／データ選択器Ｊからの
同期信号からクロックを再生するもので、再生されたク
ロック１１７，１１８はセレクタＱ５に入力され、マイ
クロプロセッサＬからチャンネル変更時に出力される選
択信号１１６に応じて選択的に同期／データ選択器Ｊに
送られる。

【００６７】また、上記ＤＡＴＡ−ＰＬＬ回路Ｎ１，Ｎ
２は、ＦＥＣデコーダＩから新たな局のデータを受けた
ことにより位相誤差が所定値を越えてから位相を確定す
るまでの期間、ＨレベルのＤＡＴＡ−ＰＬＬ引き込み期
間信号１０７ａ，１０７ｂを出力する。これらの引き込
み期間信号１０７ａ，１０７ｂはセレクタＱ６に入力さ
れ、マイクロプロセッサＬからの選択信号１１６に応じ
て選択的に読み出しクロック切替制御回路Ｑ８及び論理
和回路Ｑ２に入力される。

【００６８】さらに、上記ＤＡＴＡ−ＰＬＬ回路Ｎ１，
Ｎ２は、フレームメモリＰ１５に対する読み出しクロッ
クを再生しており、それぞれの再生クロックはセレクタ
Ｑ７に入力され、読み出しクロック切替制御回路Ｑ８か
らの切替信号１２０に応じて選択的に読み出しクロック
１１１としてフレームメモリＰ１５に供給される。ここ
で、上記読み出しクロック切替制御回路Ｑ８はマイクロ
プロセッサＬからの選択信号１１６に応じてセレクタＱ
７の選択を切替制御する。

【００６９】上記構成において、以下、図４を参照して
その動作について説明する。図８は図７の動作を説明す
るためのタイミングチャートである。ここでは受信機の
使用者が現在視聴しているチャンネル「あ」を「い」に
変更する場合の動作を説明する。

【００７０】図１の説明と同様にして、リモートコント
ローラＫでチャンネル変更の指示がマイクロプロセッサ
Ｌに送られると、マイクロプロセッサＬはチャンネル選
択信号をチューナーＦに送る。この信号を受けたチュー
ナーＦは、受信チャンネルを変更してＩＦ信号を出力す
ると共に、この選局に要する期間すなわちチャンネル選
択信号を受けてから選局が完了するまでの期間、選局期
間信号１０５をＨレベルにする。

【００７１】チューナーＦが出力するＩＦ信号を受け
て、ＱＡＭ復調器Ｇにおいて復調が行なわれる。ＱＡＭ
−ＰＬＬ回路Ｈではこの復調位相を確定すると共に、チ
ューナーＦから新たな局のＩＦ信号を受けたことにより
位相誤差が所定値を越えてから位相を確定するまでの期
間、ＱＡＭ−ＰＬＬ引き込み期間信号１０６をＨレベル
にする。

【００７２】その後、ＦＥＣデコーダＩにおいて、伝送
時に生じた誤りを訂正し、同期／データ選択器Ｊへと入
力する。同期／データ選択器Ｊでは誤り訂正されたビッ
トストリームデータを復号して、映像、音声、データテ
キスト、コントロールデータに分離する。

【００７３】２つのＤＡＴＡ−ＰＬＬ回路Ｎ１，Ｎ２は
共に同様に動作する。すなわち、第１の実施例で説明し
たように、同期／データ選択器Ｊでの分離処理及び後段
の各デコーダでの処理クロックを再生すると共に、ＦＥ
ＣデコーダＩから新たな局のデータを受けたことにより
位相誤差が所定値を越えてから位相を確定するまでの期
間、ＤＡＴＡ−ＰＬＬ引き込み期間信号１０７ａ，１０
７ｂをそれぞれＨレベルにする。

【００７４】さらにこの２つのＤＡＴＡ−ＰＬＬ回路Ｎ
１，Ｎ２は、チャンネル選択毎に交互に新規チャンネル
側で動作するよう、マイクロプロセッサＬから出力され
る選択信号１１６に基づき選択される。

【００７５】すなわち、チャンネル「あ」の視聴時に、
セレクタＱ５，Ｑ６がそれぞれ選択信号１１６に基づき
１１７，１０７ｂを選択して出力していた状態であると
すると、この時の同期／データ選択器Ｊでの分離処理及
び後段の各デコーダでの処理クロック再生は、ＤＡＴＡ
−ＰＬＬ回路Ｎ１が受け持っている。

【００７６】その後、チャンネル「い」が選択される
と、セレクタＱ５，Ｑ６がそれぞれ他方の入力１１８，
１０７ａを選択するよう選択信号１１６が出力され、Ｄ
ＡＴＡ−ＰＬＬ回路Ｎ２がクロック再生を受け持つよう
制御される。このように２つのＤＡＴＡ−ＰＬＬ回路Ｎ
１，Ｎ２がチャンネル選択毎に交互に選択され、それに
合わせてＤＡＴＡ−ＰＬＬ引き込み期間信号１０７も１
０７ａ，１０７ｂより選択され、論理和回路１０２に供
給される。

【００７７】一方、ＤＡＴＡ−ＰＬＬ引き込み期間信号
１０７と選択信号１１６とは読み出しクロック切替制御
回路１１９にも供給される。この読み出しクロック切替
制御回路１１９では、ＤＡＴＡ−ＰＬＬ引き込み期間信
号１０７がＬレベルになって引き込み完了を示すと、読
み出しクロック選択信号１２０を選択信号１１６と同レ
ベルに変更する。すなわち、フレームメモリＰ１５の読
み出しクロック１１１は、チャンネル変更毎に２つのＤ
ＡＴＡ−ＰＬＬ回路Ｎ１，Ｎ２から発生する読み出しク
ロックが交互に供給される。この時の動作タイミングを
図４に示す。

【００７８】上記の３つの信号１０５，１０６，１０７
は論理和回路１０２に入力されて論理和がとられ、チャ
ンネル変更を指示してから正しい画像が再生されるまで
の期間のうち、イントラ処理間隔期間を除いた期間、す
なわちチューナー選局及びＱＡＭ復調の期間、映像処理
クロック再生の期間だけＨレベルを示す信号１０４とな
る。

【００７９】一方、同期／データ選択器Ｊの出力のう
ち、映像信号は入力バッファＯに入力される。この入力
バッファＯは入力した可変長符号化信号を後段の可変長
復号化回路Ｐ１１で復号化するレートに合わせて出力す
る。この可変長復号化回路Ｐ１１では、送信側とマッチ
した映像復号化が行われる。

【００８０】可変長復号化回路Ｐ１１の出力は、逆量子
化回路Ｐ１２では逆量子化がなされ、逆ＤＣＴ回路Ｐ１
３では逆ＤＣＴが行われる。加算回路Ｐ１４では、イン
ターモードの場合には、逆ＤＣＴ回路Ｐ１３より得られ
る信号と、フレームメモリＰ１５でフレーム遅延された
信号を動き補償回路Ｐ１６で動き補正した信号とが、ス
イッチＰ１７を介して加算される。また、イントラモー
ドの場合には、スイッチＰ１７がオープンになり、１フ
レーム遅延された信号は加算されない。このスイッチＰ
１７は、可変長復号化回路Ｐ１１から得られるインター
／イントラ切替信号によって切り替えられる。

【００８１】フレームメモリＰ１５への書き込みは、信
号１０４がＬレベル時のみ書き込み可能、Ｈレベル時は
書き込みが禁止されるようＷＥ制御回路Ｑ１から発生さ
れるＷＥ信号によって制御される。さらにフレームメモ
リＰ１５の出力と加算回路Ｐ１４の出力とはセレクタＰ
１９に供給される。フレームメモリＰ１５からの読み出
しクロックは、前述したようにセレクタＱ７により選択
されて供給される。

【００８２】セレクタＰ１９は、信号１０４がＨレベル
時は加算回路Ｐ１４の出力を、Ｌレベル時にはフレーム
メモリＰ１５の出力を選択してブロックラスタ変換回路
Ｐ１８に供給する。ブロックラスタ変換回路Ｐ１８では
入力信号をラスタ信号に変換し、デコーダ出力として出
力端子ＯＵＴから出力する。

【００８３】セレクタＰ１９からの出力信号を図４を用
いて説明する。セレクタＰ１９からは４種類の信号４０
１〜４０４が出力される。

【００８４】４０１は変更を指示する前のチャンネル
「あ」の映像信号が正常にデコードされたものであり、
セレクタＰ１９は加算回路Ｐ１４側を選択している。４
０２は変更を指示直後のチャンネル「あ」の映像信号が
正常にデコードされたフレームを連続して出力している
状態であり、セレクタＰ１９はフレームメモリＰ１５側
を選択している。

【００８５】第１の実施例では、このタイミングで出力
するのはフリーランのクロックでフレームメモリＰ１５
から読み出した映像信号（図２の２０２）であったのに
対して、この実施例においては、ＤＡＴＡ−ＰＬＬ回路
を２つ持ち、かつ図４に示したようなタイミングで切り
替えるよう制御することで、チャンネル「あ」に同期し
たクロックでフレームメモリＰ１５を読み出すことが可
能となり、さらなる改善が図られている。

【００８６】４０３はチャンネルを「い」に変更してＤ
ＡＴＡ−ＰＬＬ回路でのクロック再生が確定した後に映
像信号をデコードしていて、かつイントラモード処理が
まだ一度も行われていない状態であり、セレクタＰ１９
は加算回路Ｐ１４側を選択している。４０４はチャンネ
ルを「い」に変更してＤＡＴＡ−ＰＬＬ回路でのクロッ
ク再生が確定した後に映像信号をデコードしていて、か
つイントラ処理少なくとも一度行われた状態であり、セ
レクタＰ１９は加算回路Ｐ１４側を選択している。

【００８７】すなわち、４０１と４０４はチャンネル変
更前後の正常な画像、４０３は文献（３）によると一般
には最大０．４３ｓｅｃでありチャンネル変更時に生じ
る正常でない画像、４０２は文献（１），（２）による
と最大０．７ｓｅｃであり、従来例ではチャンネル変更
時に生じる正常でない画像が出力されたが、この発明に
よりチャンネル変更指示直後のチャンネル「あ」の正常
な映像信号の１フレームを連続して出力している状態で
ある。

【００８８】したがって、上記構成によるデジタル方式
ＴＶ放送受信機は、チャンネル変更の指示が出された時
点で、映像デコーダＭ１におけるフレームメモリＰ１５
の書き込みを禁止して内容を保持するが、第１の実施例
ではフレームメモリＰ１５の読み出しクロックをデコー
ダ内部のフリーランクロックに切り替えたのに対し、こ
の実施例では映像処理クロック再生のためのＤＡＴＡ−
ＰＬＬ回路を２つ持ち相互に切り替えるため、フレーム
メモリＰ１５へ書き込んだクロックに位相ロックしたク
ロックで読み出すことが可能となる。

【００８９】これにより、チャンネル変更を指示してか
ら正しい画像が再生されるまでの期間のうち、イントラ
処理間隔期間を除いた期間、すなわちチューナー選局及
びＱＡＭ復調の期間、映像処理クロック再生の期間で、
フレームメモリＰ１５に貯えられているチャンネル変更
指示直後のフレームを表示し続けることができ、これに
よって無意味な画像が表示された使用者に不快感を与え
るという問題を解決することができる。

【００９０】さらに、図５、図６を参照してこの発明の
第３の実施例を詳細に説明する。但し、図５において、
図２と同一構成の部分については同一符号を付して示
し、ここでは異なる部分を中心に説明する。

【００９１】図５は、この発明に係るデジタル方式ＴＶ
放送受信機の構成を示すもので、高能率復号化器Ｐに
は、前述のセレクタＰ１９の他、それぞれ加算回路Ｐ１
４の出力を１フレーム遅延する２つのフレームメモリＰ
１５ａ，Ｐ１５ｂ、各フレームメモリＰ１５ａ，Ｐ１５
ｂの出力を選択的に動き補償回路Ｐ１６、セレクタＰ１
９にそれぞれ出力するセレクタＰ２０，Ｐ２１が設けら
れている。

【００９２】一方、ここでも２つのＤＡＴＡ−ＰＬＬ回
路Ｎ１，Ｎ２を備えている。各ＤＡＴＡ−ＰＬＬ回路Ｎ
１，Ｎ２は共に同期／データ選択器Ｊからの同期信号か
らクロックを再生するもので、再生されたクロック１１
７，１１８はセレクタＱ５に入力され、マイクロプロセ
ッサＬからチャンネル変更時に出力される選択信号１１
６に応じて選択的に同期／データ選択器Ｊに送られる。

【００９３】また、上記ＤＡＴＡ−ＰＬＬ回路Ｎ１，Ｎ
２は、ＦＥＣデコーダＩから新たな局のデータを受けた
ことにより位相誤差が所定値を越えてから位相を確定す
るまでの期間、ＨレベルのＤＡＴＡ−ＰＬＬ引き込み期
間信号１０７ａ，１０７ｂを出力する。これらの引き込
み期間信号１０７ａ，１０７ｂはセレクタＱ６に入力さ
れ、マイクロプロセッサＬからの選択信号１１６に応じ
て選択的にイントラ処理期間検出回路Ｑ９及び論理和回
路Ｑ２に入力される。

【００９４】さらに、上記ＤＡＴＡ−ＰＬＬ回路Ｎ１，
Ｎ２は、フレームメモリＰ１５ａ，Ｐ１５ｂに対する読
み出しクロック１１１ａ，１１１ｂを再生しており、そ
れぞれの再生クロックはフレームメモリＰ１５ａ，Ｐ１
５ｂに入力される。

【００９５】上記イントラ処理期間検出回路Ｑ９は、可
変長復号化回路Ｐ１１で得られるインター／イントラ切
替信号を入力し、セレクタＱ６からのＤＡＴＡ−ＰＬＬ
引き込み期間信号１０７入力時にイントラ処理期間を検
出し、Ｈレベルのイントラ処理期間信号１２２を出力す
る。この信号１２２は論理和回路Ｑ２、選択信号発生回
路Ｑ１０に供給される。

【００９６】この選択信号発生回路Ｑ１０は、イントラ
処理期間検出回路Ｑ９からのイントラ処理期間信号１２
２とマイクロプロセッサＬからの選択信号１１６に応じ
てセレクタＰ２１のフレームメモリ出力選択切替を行う
選択信号１２５を出力するものである。

【００９７】上記構成において、以下、図６を参照して
その動作について説明する。図６は図５の動作を説明す
るためのタイミングチャートである。ここでは受信機の
使用者が現在視聴しているチャンネル「あ」を「い」に
変更する場合の動作を説明する。

【００９８】図１を用いた説明と同様にして、リモート
コントローラＫでチャンネル変更の指示がマイクロプロ
セッサＬに送られると、マイクロプロセッサＬはチャン
ネル選択信号をチューナーＦに送る。この信号を受けた
チューナーＦは、受信チャンネルを変更してＩＦ信号を
出力すると共に、この選局に要する期間すなわちチャン
ネル選択信号を受けてから選局が完了するまでの期間、
選局期間信号１０５をＨレベルにする。

【００９９】チューナーＦが出力するＩＦ信号を受け
て、ＱＡＭ復調器Ｇにおいて復調が行なわれる。ＱＡＭ
−ＰＬＬ回路Ｈではこの復調位相を確定すると共に、チ
ューナーＦから新たな局のＩＦ信号を受けたことにより
位相誤差が所定値を越えてから位相を確定するまでの期
間、ＱＡＭ−ＰＬＬ引き込み期間信号１０６をＨレベル
にする。

【０１００】その後、ＦＥＣデコーダＩにおいて、伝送
時に生じた誤りを訂正し、同期／データ選択器Ｊへと入
力する。同期／データ選択器Ｊでは誤り訂正されたビッ
トストリームデータを復号して、映像、音声、データテ
キスト、コントロールデータに分離する。

【０１０１】２つのＤＡＴＡ−ＰＬＬ回路Ｎ１，Ｎ２は
共に同様に動作する。すなわち、同期／データ選択器Ｊ
での分離処理及び後段の各デコーダでの処理クロックを
再生すると共に、ＦＥＣデコーダＩから新たな局のデー
タを受けたことにより位相誤差が所定値を越えてから位
相を確定するまでの期間、ＤＡＴＡ−ＰＬＬ引き込み期
間信号１０７ａ，１０７ｂをそれぞれＨレベルにする。

【０１０２】さらにこの２つのＤＡＴＡ−ＰＬＬ回路Ｎ
１，Ｎ２は、チャンネル選択毎に交互に新規チャンネル
側で動作するよう、マイクロプロセッサＬから出力され
る選択信号１１６に基づき選択される。

【０１０３】すなわち、チャンネル「あ」の視聴時に、
セレクタＱ５，Ｑ６がそれぞれ選択信号１１６に基づき
１１７，１０７ｂを選択して出力していた状態であると
すると、この時の同期／データ選択器Ｊでの分離処理及
び後段の各デコーダでの処理クロック再生は、ＤＡＴＡ
−ＰＬＬ回路Ｎ１が受け持っている。

【０１０４】その後、チャンネル「い」が選択される
と、セレクタＱ５，Ｑ６がそれぞれ他方の入力１１８，
１０７ａを選択するよう選択信号１１６が出力され、Ｄ
ＡＴＡ−ＰＬＬ回路Ｎ２がクロック再生を受け持つよう
制御される。このように２つのＤＡＴＡ−ＰＬＬ回路Ｎ
１，Ｎ２がチャンネル選択毎に交互に選択され、それに
合わせてＤＡＴＡ−ＰＬＬ引き込み期間信号１０７も１
０７ａ，１０７ｂより選択され、論理和回路１０２に供
給される。

【０１０５】さらにＤＡＴＡ−ＰＬＬ引き込み期間信号
１０７は可変長復号化回路Ｐ１１より出力されるインタ
ー／イントラ切替信号と共にイントラ処理期間検出回路
１２１に入力される。イントラ処理期間検出回路１２１
では、ＤＡＴＡ−ＰＬＬ引き込み期間信号１０７がＨレ
ベルに変化してから次にイントラ処理が行われるまで期
間Ｈレベルとなるイントラ期間検出信号１２２を出力す
る。この時の動作タイミングを図８に示す。

【０１０６】上記の４つの信号１０５，１０５，１０
７，１２２は論理和回路１０２に入力されて論理和がと
られ、チャンネル変更を指示してから正しい画像が再生
されるまでの期間、すなわちチューナー選局及びＱＡＭ
復調の期間、映像処理クロック再生の期間、イントラ処
理間隔期間だけＨレベルを示す信号１０４となる。

【０１０７】一方、同期／データ選択器Ｊの出力のう
ち、映像信号は入力バッファＯに入力される。この入力
バッファＯは入力した可変長符号化信号を後段の可変長
復号化回路Ｐ１１で復号化するレートに合わせて出力す
る。この可変長復号化回路Ｐ１１では、送信側とマッチ
した映像復号化が行われる。

【０１０８】可変長復号化回路Ｐ１１出力は、逆量子化
回路Ｐ１２では逆量子化がなされ、逆ＤＣＴ回路Ｐ１３
では逆ＤＣＴが行われる。加算回路Ｐ１４では、インタ
ーモードの場合には、逆ＤＣＴ回路Ｐ１３より得られる
信号と、フレーム遅延された信号を動き補償回路Ｐ１６
で動き補正した信号とが、スイッチＰ１７を介して加算
される。また、イントラモードの場合には、スイッチＰ
１７がオープンになり、１フレーム遅延された信号は加
算されない。このスイッチＰ１７は、可変長復号化回路
Ｐ１１から得られるインター／イントラ切替信号によっ
て切り替えられる。

【０１０９】この実施例においては、第１、２の実施例
と異なり、２つのフレームメモリＰ１５ａ，Ｐ１５ｂを
備える。２つのフレームメモリＰ１５ａ，Ｐ１５ｂへの
書き込みはＷＥ制御回路Ｑ１から発生されるＷＥ信号に
よって制御される。

【０１１０】ＷＥ信号１０３ａは信号１０４がＨレベル
かつセレクタＱ５，Ｑ６がそれぞれ選択信号１１６に基
づき１１７，１０７ｂを選択して出力していた状態には
書き込みが禁止、ＷＥ信号１０３ｂは信号１０４がＨレ
ベルかつセレクタＱ５，Ｑ６がそれぞれ選択信号１１６
に基づき１１８，１０７ａを選択して出力していた状態
には書き込みが禁止、どちらのＷＥ信号もそれ以外の状
態では書き込み可能となるよう出力される。

【０１１１】フレームメモリＰ１５ａ，Ｐ１５ｂの読み
出しクロックは、それぞれＤＡＴＡ−ＰＬＬ回路Ｎ１，
Ｎ２より供給される。さらにこれらのフレームメモリ出
力は選択信号１１６により制御されるセレクタＰ２０に
よって、チャンネル「あ」を選択している間はＰ１５
ｂ、チャンネル「い」に変更後はＰ１５ａを選択し出力
する。

【０１１２】すなわち、チャンネル「あ」に関しては、
ＤＡＴＡ−ＰＬＬ回路Ｎ１に基づいたクロックそれぞれ
書き込み・読み出しがなされるフレームメモリＰ１５ｂ
を使用した１フレーム遅延により映像デコードが行わ
れ、チャンネル「い」に関しては、ＤＡＴＡ−ＰＬＬ回
路Ｎ２に基づいたクロックそれぞれ書き込み・読み出し
がなされるフレームメモリＰ１５ａを使用した１フレー
ム遅延により映像デコードが行われるよう、フレームメ
モリＰ１５ａ，Ｐ１５ｂとセレクタＰ２０が制御され
る。

【０１１３】一方、２つのフレームメモリＰ１５ａ，Ｐ
１５ｂの出力はセレクタＰ２１にも供給される。セレク
タＰ２１は、図６に示すタイミングの選択信号１２５に
より制御され、選択信号１２５がＬレベル時はフレーム
メモリＰ１５ｂの出力を、Ｈレベル時にはフレームメモ
リＰ１５ａの出力を選択出力し、セレクタＰ１９へと入
力する。選択信号１２５は、選択信号１１６とイントラ
期間検出信号１２２を基に選択信号発生回路１２６によ
り発生する。

【０１１４】セレクタＰ１９からの出力信号を図６を用
いて説明する。セレクタＰ１９からは５種類の信号５０
１〜５０３が出力される。

【０１１５】５０１は変更を指示する前のチャンネル
「あ」の映像信号が正常にデコードされたものであり、
セレクタＰ１９は加算回路Ｐ１４側を選択している。５
０２は変更を指示直後のチャンネル「あ」の映像信号が
正常にデコードされたフレームを連続して出力している
状態であり、セレクタＰ１９はセレクタＰ２１側を選択
している。

【０１１６】５０３はチャンネルを「い」に変更してＤ
ＡＴＡ−ＰＬＬ回路Ｎ２でのクロック再生が確定した後
に映像信号をデコードしていて、かつイントラ処理が少
なくとも一度行われた状態であり、セレクタＰ１９は加
算回路Ｐ１４側を選択している。

【０１１７】出力５０１，５０３の中間の期間はチャン
ネル変更過渡期の出力である。第２の実施例において
は、このタイミングで出力するのは、チャンネル「あ」
に同期したクロックでフレームメモリを読み出した信号
４０２と、チャンネルを「い」に変更してＤＡＴＡ−Ｐ
ＬＬ回路Ｎ２でのクロック再生が確定した後に映像信号
をデコードしていて、かつイントラモード処理がまだ一
度も行われていない信号４０３とを出力している。

【０１１８】これに対して本実施例では、フレームメモ
リを２つ備え、デコードに必要となる遅延処理に交互に
使用するよう制御することで、チャンネル「あ」に同期
したクロックでフレームメモリから読み出した信号５０
２を続けて出力することが可能となり、さらなる改善が
図られている。

【０１１９】すなわち、５０１と５０３はチャンネル変
更前後の正常な画像、５０２は文献（１）（２）による
と最大１．１３ｓｅｃであり、従来例ではチャンネル変
更時に生じる正常でない画像が出力されたが、この発明
によりチャンネル変更指示直後のチャンネル「あ」の正
常な映像信号の１フレームを連続して出力している状態
である。

【０１２０】したがって、上記構成によるデジタル方式
ＴＶ放送受信機は、チャンネル変更の指示が出された時
点で、デジタル映像デコーダＭ１におけるフレームメモ
リＰ１５の書き込みを禁止して内容を保持するが、第２
の実施例ではチャンネル変更を指示してから正しい画像
が再生されるまでの期間のうちイントラ処理間隔期間を
除いた期間だけ、書き込みを禁止したフレームメモリの
内容を表示したのに対して、この実施例では、フレーム
メモリを２つ持ち相互に切り替えることで、イントラ処
理間隔期間も含めて書き込みを禁止したフレームメモリ
の内容を表示することが可能となる。

【０１２１】よって、チャンネル変更を指示してから正
しい画像が再生されるまでの期間のうち、イントラ処理
間隔期間を除いた期間、すなわちチューナー選局及びＱ
ＡＭ復調の期間、映像処理クロック再生の期間に、フレ
ームメモリＰ１５に貯えられているチャンネル変更指示
直後のフレームを表示し続けることができ、無意味な画
像が表示された使用者に不快感を与えるという問題を解
決することができる。

【０１２２】尚、この発明は上記実施例に限定されるも
のではなく、その他、この発明の要旨を逸脱しない範囲
で種々変形しても同様に実施可能である。

【０１２３】

【発明の効果】以上説明したようにこの発明によれば、
チャンネル変更を指示してから正しい画像が再生される
までの無意味な画像が表示される期間が短く、使用者に
不快感を与えないデジタル方式テレビジョン放送受信機
を提供することができる。

【図面の簡単な説明】

【図１】 この発明に係るデジタル方式テレビジョン放
送受信機の第１の実施例の構成を示すブロック回路図で
ある。

【図２】 第１の同実施例の動作を説明するためのタイ
ミングチャートである。

【図３】 この発明に係る第２の実施例の構成を示すブ
ロック回路図である。

【図４】 第２の実施例の動作を説明するためのタイミ
ングチャートである。

【図５】 この発明に係る第３の実施例の構成を示すブ
ロック回路図である。

【図６】 第３の実施例の動作を説明するためのタイミ
ングチャートである。

【図７】 一般的なディジタル伝送ＴＶシステムのエン
コーダの映像エンコーダ部の構成を示すブロック回路図
である。

【図８】 一般的なディジタル伝送ＴＶシステムのエン
コーダの構成を説明する図である。

【図９】 一般的なディジタル伝送ＴＶシステムのデコ
ーダの映像デコード部の構成を説明する図である。

【図１０】 一般的なディジタル伝送ＴＶシステムのデ
コーダの構成を説明する図である。

【符号の説明】

Ａ…高能率符号化器、Ａ１１…ラスタブロック変換回
路、Ａ１２…差分回路、Ａ１３…ＤＣＴ回路、Ａ１４…
量子化回路、Ａ１５…逆量子化回路、Ａ１６…逆ＤＣＴ
回路、Ａ１７…加算回路、Ａ１８…フレームメモリ、Ａ
１９…動きベクトル検出回路、Ａ２０…動き補償回路、
Ａ２１…スイッチ、Ａ２２…可変長符号化回路、Ａ２３
…量子化テーブル選択回路、Ｂ…出力バッファ、Ａ１…
デジタル映像エンコーダ、Ａ２…デジタル音声エンコー
ダ、Ａ３…データ／テキストプロセッサ、Ａ４…コント
ロールチャンネルプロセッサ、Ｃ…マルチプレクサ、Ｄ
…ＦＥＣエンコーダ、Ｅ…ＱＡＭ変調器、Ｆ…チューナ
ー、Ｇ…ＱＡＭ復調器、Ｈ…ＱＡＭ−ＰＬＬ回路、Ｉ…
ＦＥＣデコーダ、Ｊ…同期／データ選択器、Ｋ…リモー
トコントローラ、Ｌ…マイクロプロセッサ、Ｍ１…デジ
タル映像デコーダ、Ｍ２…デジタル音声デコーダ、Ｍ３
…データ／テキストデコーダ、Ｎ，Ｎ１，Ｎ２…ＤＡＴ
Ａ−ＰＬＬ回路、Ｏ…入力バッファ、Ｐ…高能率復号化
器、Ｐ１１…可変長復号化回路、Ｐ１２…逆量子化回
路、Ｐ１３…逆ＤＣＴ回路、Ｐ１４…加算回路、Ｐ１
５，Ｐ１５ａ，Ｐ１５ｂ…フレームメモリ、Ｐ１６…動
き補償回路、Ｐ１７…スイッチ、Ｐ１８…ブロックラス
タ変換回路、Ｐ１９，Ｐ２０，Ｐ２１…セレクタ、Ｑ１
…ＷＥ選択回路、Ｑ２…論理和回路、Ｑ３…セレクタ、
Ｑ４…クロック発生回路、Ｑ５，Ｑ６，Ｑ７…セレク
タ、Ｑ８…読み出しクロック切替制御回路、Ｑ９…イン
トラ処理期間検出回路、Ｑ１０…選択信号発生回路、１
０３…ＷＥ信号、１０４…論理和演算出力、１０５…選
局期間信号、１０６…ＱＡＭ−ＰＬＬ引き込み期間信
号、１０７，１０７ａ，１０７ｂ…ＤＡＴＡ−ＰＬＬ引
き込み期間信号、１１０，１１１，１１１ａ，１１１ｂ
…読み出しクロック、１１２…フリーランクロック、１
１６…チャンネル変更時選択信号、１１７，１１８…再
生クロック、１２２…イントラ処理期間信号、１２５…
フレームメモリ出力選択信号。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 デジタル圧縮された映像信号がチャンネ
   ル毎に伝送されるディジタル方式のテレビジョン放送を
   受信し、チャンネル変更に応じて選局するチューナー
   と、 このチューナーの選局出力を復調処理する復調部と、 この復調部の復調出力からデータ同期クロックを含む同
   期信号を再生する同期信号再生部と、 前記復調部の復調信号を前記データ同期クロックに基づ
   いてフレームメモリに書き込み読み出すことでフレーム
   遅延処理を行い現信号に選択的に加算するフレーム相関
   処理を施して復号化することにより映像信号を得る復号
   化部と、 前記チャンネル変更を行なう際に、前記チューナーが選
   局に要する期間を検出する第１の検出手段、前記復調部
   が復調に要する期間を検出する第２の検出手段、前記同
   期信号再生部が同期信号再生に要する期間を検出する第
   ３の検出手段を備えるチャンネル変更期間検出手段と、 前記チューナーの受信チャンネル周波数にかかわらずフ
   リーランで同期クロックを発生する同期クロック発生部
   と、 前記第３の検出手段が検出している期間、前記フレーム
   メモリの読み出しクロックを前記同期クロック発生部が
   発生する同期クロックに切り替える読み出しクロック切
   替手段と、 前記第１、第２、第３の検出手段が検出している期間、
   前記フレームメモリへの書き込みを禁止するフレームメ
   モリ書き込み制御手段と、 前記第１、第２、第３の検出手段が検出している期間、
   復号出力を前記フレームメモリの出力信号に切り替える
   映像信号切替手段とを具備することを特徴とするデジタ
   ル方式テレビジョン放送受信機。
2. 【請求項２】 デジタル圧縮された映像信号がチャンネ
   ル毎に伝送されるディジタル方式のテレビジョン放送を
   受信し、チャンネル変更に応じて選局するチューナー
   と、 このチューナーの選局出力を復調処理する復調部と、 この復調部の復調出力からデータ同期クロックを含む同
   期信号を再生する第１、第２の同期信号再生部と、 前記復調部の復調信号を前記第１、第２の同期信号再生
   部のいずれか一方で再生されるデータ同期クロックに基
   づいてフレームメモリに書き込み読み出すことでフレー
   ム遅延処理を行い現信号に選択的に加算するフレーム相
   関処理を施して復号化することにより映像信号を得る復
   号化部と、 前記チャンネル変更を行なう際に、前記チューナーが選
   局に要する期間を検出する第１の検出手段、前記復調部
   が復調に要する期間を検出する第２の検出手段、前記第
   １、第２の同期信号再生部が同期信号再生に要する期間
   を検出する第３の検出手段を備えるチャンネル変更期間
   検出手段と、 前記チャンネル変更を行なう毎に前記第１、第２の同期
   信号再生部を切り替え、一方がチャンネル変更前、他方
   がチャンネル変更後の同期信号再生を交互に行なうよう
   制御する同期信号再生切替制御手段と、 前記第３の検出手段が検出した期間、前記フレームメモ
   リの読み出しクロックを前記第１、第２の同期信号再生
   部のうちチャンネル変更前の同期信号再生部が発生する
   クロックに切り替える読み出しクロック切替手段と、 前記第１、第２、第３の検出手段が検出している期間、
   前記フレームメモリへの書き込みを禁止するフレームメ
   モリ書き込み制御手段と、 前記第１、第２、第３の検出手段が検出している期間、
   復号出力を前記フレームメモリの出力信号に切り替える
   映像信号切替手段とを具備することを特徴とするデジタ
   ル方式テレビジョン放送受信機。
3. 【請求項３】 デジタル圧縮された映像信号がチャンネ
   ル毎に伝送されるディジタル方式のテレビジョン放送を
   受信し、チャンネル変更に応じて選局するチューナー
   と、 このチューナーの選局出力を復調処理する復調部と、 この復調部の復調出力からデータ同期クロックを含む同
   期信号を再生する第１、第２の同期信号再生部と、 前記復調部の復調信号を前記第１の同期信号再生部で再
   生されるデータ同期クロックに基づいて第１のフレーム
   メモリに選択的に書き込み読み出すことでフレーム遅延
   処理を行い、前記第２の同期信号再生部で再生されるデ
   ータ同期クロックに基づいて第２のフレームメモリに選
   択的に書き込み読み出すことでフレーム遅延処理を行
   い、前記第１、第２のフレームメモリのいずれか一方を
   選択して前記デジタル圧縮処理におけるイントラモード
   ／インターモードに応じて現信号に選択的に加算するフ
   レーム相関処理を施して復号化することにより映像信号
   を得る復号化部と、 前記チャンネル変更を行なう際に、前記チューナーが選
   局に要する期間を検出する第１の検出手段、前記復調部
   が復調に要する期間を検出する第２の検出手段、前記第
   １、第２の同期信号再生部が同期信号再生に要する期間
   を検出する第３の検出手段、前記イントラモードの処理
   が完了するまでの期間を検出する第４の検出手段を備え
   るチャンネル変更期間検出手段と、 前記チャンネル変更を行なう毎に前記第１、第２の同期
   信号再生部を切り替え、一方がチャンネル変更前、他方
   がチャンネル変更後の同期信号再生を交互に行なうよう
   制御する同期信号再生切替制御手段と、 チャンネル変更を行なう毎に前記第１、第２のフレーム
   メモリの出力を切り替え、チャンネル変更前と変更後の
   フレーム遅延処理を交互に分担するよう制御する第１の
   フレームメモリ切替制御手段と、 第１、第２、第３、第４の検出手段が検出した期間、前
   記第１、第２のフレームメモリ出力のうち、チャンネル
   変更前のフレーム遅延処理を受け持つフレームメモリ出
   力を選択するよう切り替える第２のフレームメモリ切替
   制御手段と、 第１、第２、第３、第４の検出手段が検出した期間、前
   記第１、第２のフレームメモリ出力のうち、チャンネル
   変更前のフレーム遅延処理を受け持つフレームメモリへ
   の前記フレームメモリへの書き込みを禁止するフレーム
   メモリ書き込み制御手段と、 前記第１、第２、第３、第４の検出手段が検出した期
   間、復号出力を前記第２のフレームメモリ切替制御手段
   で選択されるフレームメモリ出力信号に切り替える映像
   信号切替手段とを具備することを特徴とするデジタル方
   式テレビジョン放送受信機。