JP2000040724A - 欠陥検出機能を有する半導体装置 - Google Patents
欠陥検出機能を有する半導体装置Info
- Publication number
- JP2000040724A JP2000040724A JP10207737A JP20773798A JP2000040724A JP 2000040724 A JP2000040724 A JP 2000040724A JP 10207737 A JP10207737 A JP 10207737A JP 20773798 A JP20773798 A JP 20773798A JP 2000040724 A JP2000040724 A JP 2000040724A
- Authority
- JP
- Japan
- Prior art keywords
- conductor wiring
- semiconductor device
- wiring
- conductor
- defect detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】樹脂封止工程後や組立工程後の熱ストレスによ
る応力の大きさが集積回路チップに対して不具合になる
か否かを検出することを可能にする。 【解決手段】多層配線構造の最上層３ａに欠陥検出用導
体配線１を形成し、それに隣接してパターニング可能な
最小設計間隔で多層配線構造の最上層３ａ又は２層目３
ｂに導体配線を１０、１１、１２を形成する。応力を受
けて欠陥検出用導体配線１が変位すると、何れかの導体
配線を１０、１１、１２と短絡するため、それを検出す
ることにより、応力の大きさを知ることができる。
る応力の大きさが集積回路チップに対して不具合になる
か否かを検出することを可能にする。 【解決手段】多層配線構造の最上層３ａに欠陥検出用導
体配線１を形成し、それに隣接してパターニング可能な
最小設計間隔で多層配線構造の最上層３ａ又は２層目３
ｂに導体配線を１０、１１、１２を形成する。応力を受
けて欠陥検出用導体配線１が変位すると、何れかの導体
配線を１０、１１、１２と短絡するため、それを検出す
ることにより、応力の大きさを知ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、組立工程及び組立後の熱ストレスに起因して
発生する応力又は欠陥の検出を行うことができる半導体
装置に関する。
し、特に、組立工程及び組立後の熱ストレスに起因して
発生する応力又は欠陥の検出を行うことができる半導体
装置に関する。
【０００２】
【従来の技術】欠陥検出機能を有する従来の半導体装置
の一例として、特開昭６３−７６３４０号公報に開示さ
れている半導体装置を図４に示す。
の一例として、特開昭６３−７６３４０号公報に開示さ
れている半導体装置を図４に示す。
【０００３】この半導体装置は、集積回路チップ２０
と、集積回路チップ２０の外縁に沿って形成された拡散
層配線又は多結晶シリコンからなる欠陥検出用導体配線
２１と、欠陥検出用導体配線２１に接続されている検出
用アルミパッド２２、２３と、からなっている。
と、集積回路チップ２０の外縁に沿って形成された拡散
層配線又は多結晶シリコンからなる欠陥検出用導体配線
２１と、欠陥検出用導体配線２１に接続されている検出
用アルミパッド２２、２３と、からなっている。
【０００４】集積回路チップ２０の外周部に、除去され
るべきレベルのクラックや欠け等の欠陥２４がある場合
には、その欠陥２４が存在する位置にも欠陥検出用導体
配線２１が配設されているため、欠陥検出用導体配線２
１のオープン／ショートにより、欠陥２４の検出が可能
となっていた。
るべきレベルのクラックや欠け等の欠陥２４がある場合
には、その欠陥２４が存在する位置にも欠陥検出用導体
配線２１が配設されているため、欠陥検出用導体配線２
１のオープン／ショートにより、欠陥２４の検出が可能
となっていた。
【０００５】
【発明が解決しようとする課題】しかしながら、図４に
示した半導体装置は、樹脂封止工程後や組立工程後の熱
ストレスによる応力に起因する欠陥の検出が不可能であ
る、という問題点を有していた。
示した半導体装置は、樹脂封止工程後や組立工程後の熱
ストレスによる応力に起因する欠陥の検出が不可能であ
る、という問題点を有していた。
【０００６】その理由は以下の通りである。図４に示し
た半導体装置においては、欠陥検出用導体配線２１が脆
弱硬質材料である多結晶シリコンや拡散層からなってい
る。このため、クラックが発生すれば、欠陥検出用導体
配線２１が断線するため、欠陥検出用導体配線２１の断
線を欠陥として検出することが可能である。しかしなが
ら、応力に起因して欠陥検出用導体配線２１がずれたと
しても、欠陥検出用導体配線２１は断線にまでは至らな
いため、欠陥検出用導体配線２１のずれを欠陥として検
出することができない。
た半導体装置においては、欠陥検出用導体配線２１が脆
弱硬質材料である多結晶シリコンや拡散層からなってい
る。このため、クラックが発生すれば、欠陥検出用導体
配線２１が断線するため、欠陥検出用導体配線２１の断
線を欠陥として検出することが可能である。しかしなが
ら、応力に起因して欠陥検出用導体配線２１がずれたと
しても、欠陥検出用導体配線２１は断線にまでは至らな
いため、欠陥検出用導体配線２１のずれを欠陥として検
出することができない。
【０００７】このように、従来の半導体装置において
は、熱応力に起因する欠陥の存在を検出することは不可
能であった。
は、熱応力に起因する欠陥の存在を検出することは不可
能であった。
【０００８】本発明は、従来の半導体装置が有するこの
ような問題点に鑑みてなされたものであり、樹脂封止工
程後や組立工程後の熱ストレスに起因して生じる、集積
回路チップにとっては除去すべき応力を検出すること可
能にする半導体装置を提供することをを目的とする。
ような問題点に鑑みてなされたものであり、樹脂封止工
程後や組立工程後の熱ストレスに起因して生じる、集積
回路チップにとっては除去すべき応力を検出すること可
能にする半導体装置を提供することをを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するた
め、本発明のうち、請求項１は、半導体チップに発生し
た欠陥を検出する機能を有する半導体装置であって、多
層配線構造の最上層に形成された少なくとも一個の欠陥
検出用導体配線と、多層配線構造の最上層又はその直下
の層において、欠陥検出用導体配線からパターニング可
能な最小設計間隔をあけて配置された少なくとも一個の
導体配線と、欠陥検出用導体配線に接続されたパッド
と、導体配線に接続されたパッドと、を備える半導体装
置を提供する。
め、本発明のうち、請求項１は、半導体チップに発生し
た欠陥を検出する機能を有する半導体装置であって、多
層配線構造の最上層に形成された少なくとも一個の欠陥
検出用導体配線と、多層配線構造の最上層又はその直下
の層において、欠陥検出用導体配線からパターニング可
能な最小設計間隔をあけて配置された少なくとも一個の
導体配線と、欠陥検出用導体配線に接続されたパッド
と、導体配線に接続されたパッドと、を備える半導体装
置を提供する。
【００１０】欠陥検出用導体配線と導体配線とはパター
ニング可能な最小設計間隔をあけて配置されている。こ
のため、樹脂封止工程後や組立工程後の熱ストレスに起
因して生じた応力によって、半導体装置が変形を起こし
たような場合には、それと同時に、欠陥検出用導体配線
が歪み、あるいは、ずれるため、欠陥検出用導体配線が
隣接する導体配線に接触する。欠陥検出用導体配線と導
体配線との間の接触は各々に接続して形成されているパ
ッドを介して容易に検出することが可能である。このよ
うに、本半導体装置によれば、熱ストレスに起因して生
じた応力によって半導体装置に欠陥が生じていることを
極めて容易に発見することができる。請求項２に記載さ
れているように、欠陥検出用導体配線と導体配線は平行
に配置されていることが好ましい。
ニング可能な最小設計間隔をあけて配置されている。こ
のため、樹脂封止工程後や組立工程後の熱ストレスに起
因して生じた応力によって、半導体装置が変形を起こし
たような場合には、それと同時に、欠陥検出用導体配線
が歪み、あるいは、ずれるため、欠陥検出用導体配線が
隣接する導体配線に接触する。欠陥検出用導体配線と導
体配線との間の接触は各々に接続して形成されているパ
ッドを介して容易に検出することが可能である。このよ
うに、本半導体装置によれば、熱ストレスに起因して生
じた応力によって半導体装置に欠陥が生じていることを
極めて容易に発見することができる。請求項２に記載さ
れているように、欠陥検出用導体配線と導体配線は平行
に配置されていることが好ましい。
【００１１】欠陥検出用導体配線と導体配線とは、相互
に接触しない限りは、任意の間隔をおいて配置すること
ができ、この場合の間隔は必ずしも一定である必要はな
い。しかしながら、相互の間隔を一定にして配置した方
が、すなわち、欠陥検出用導体配線と導体配線とを平行
に配置した方が、欠陥検出用導体配線が半導体装置の変
形によって受ける影響を一定にすることができるので好
ましい。
に接触しない限りは、任意の間隔をおいて配置すること
ができ、この場合の間隔は必ずしも一定である必要はな
い。しかしながら、相互の間隔を一定にして配置した方
が、すなわち、欠陥検出用導体配線と導体配線とを平行
に配置した方が、欠陥検出用導体配線が半導体装置の変
形によって受ける影響を一定にすることができるので好
ましい。
【００１２】例えば、請求項３に記載されているよう
に、導体配線は、多層配線構造の最上層において、欠陥
検出用導体配線の左右両側のうちの少なくとも一方の側
に形成され、かつ、多層配線構造の最上層の直下の層に
おいて、欠陥検出用導体配線のほぼ下方に形成されてい
るようにすることができる。
に、導体配線は、多層配線構造の最上層において、欠陥
検出用導体配線の左右両側のうちの少なくとも一方の側
に形成され、かつ、多層配線構造の最上層の直下の層に
おいて、欠陥検出用導体配線のほぼ下方に形成されてい
るようにすることができる。
【００１３】欠陥検出用導体配線に対する導体配線の配
置の仕方は任意であるが、導体配線を欠陥検出用導体配
線の左右両側と下側に配置することが最も好ましい。こ
のように配置すれば、欠陥検出用導体配線を導体配線が
三方から囲む形になるので、欠陥検出用導体配線がどの
方向に変形しても、何れかの導体配線と接触することに
なり、応力検出の精度を高めることができる。
置の仕方は任意であるが、導体配線を欠陥検出用導体配
線の左右両側と下側に配置することが最も好ましい。こ
のように配置すれば、欠陥検出用導体配線を導体配線が
三方から囲む形になるので、欠陥検出用導体配線がどの
方向に変形しても、何れかの導体配線と接触することに
なり、応力検出の精度を高めることができる。
【００１４】なお、導体配線は欠陥検出用導体配線の左
右両側に配置することは必ずしも必要ではなく、左側又
は右側の何れか一方だけに配置してもよい。
右両側に配置することは必ずしも必要ではなく、左側又
は右側の何れか一方だけに配置してもよい。
【００１５】請求項４に記載されているように、多層配
線構造の最上層の直下の層に形成されている導体配線の
幅は、多層配線構造の最上層に形成されている導体配線
の幅と欠陥検出用導体配線の幅との総和以上であること
が好ましい。
線構造の最上層の直下の層に形成されている導体配線の
幅は、多層配線構造の最上層に形成されている導体配線
の幅と欠陥検出用導体配線の幅との総和以上であること
が好ましい。
【００１６】また、請求項５に記載されているように、
多層配線構造の最上層の直下の層に形成されている導体
配線の幅は、多層配線構造の最上層に形成されている導
体配線と欠陥検出用導体配線のうち両側に配置されてい
るものの間の全長以上であることが好ましい。
多層配線構造の最上層の直下の層に形成されている導体
配線の幅は、多層配線構造の最上層に形成されている導
体配線と欠陥検出用導体配線のうち両側に配置されてい
るものの間の全長以上であることが好ましい。
【００１７】請求項４又は請求項５のように、多層配線
構造の最上層の直下の層に形成されている導体配線の幅
を設定することにより、欠陥検出用導体配線が下方に変
形したときに、多層配線構造の最上層の直下の層に形成
されている導体配線と欠陥検出用導体配線とを確実に接
触させ、応力の発生を検出することができる。
構造の最上層の直下の層に形成されている導体配線の幅
を設定することにより、欠陥検出用導体配線が下方に変
形したときに、多層配線構造の最上層の直下の層に形成
されている導体配線と欠陥検出用導体配線とを確実に接
触させ、応力の発生を検出することができる。
【００１８】請求項６に記載されているように、多層配
線構造の最上層に形成されている導体配線と多層配線構
造の最上層の直下の層に形成されている導体配線とはス
ルーホールを介して導通されていることが好ましい。
線構造の最上層に形成されている導体配線と多層配線構
造の最上層の直下の層に形成されている導体配線とはス
ルーホールを介して導通されていることが好ましい。
【００１９】請求項７に記載されているように、例え
ば、欠陥検出用導体配線及び導体配線は半導体装置の外
縁に沿って形成することができる。
ば、欠陥検出用導体配線及び導体配線は半導体装置の外
縁に沿って形成することができる。
【００２０】欠陥検出用導体配線及び導体配線をこのよ
うに配置することによって、半導体装置の外縁付近にお
ける応力の発生を検出することができる。
うに配置することによって、半導体装置の外縁付近にお
ける応力の発生を検出することができる。
【００２１】また、請求項８に記載されているように、
欠陥検出用導体配線及び導体配線は半導体装置の中央か
ら半導体装置の外縁に向かって延びる形状をなすように
形成することもできる。
欠陥検出用導体配線及び導体配線は半導体装置の中央か
ら半導体装置の外縁に向かって延びる形状をなすように
形成することもできる。
【００２２】例えば、請求項９に記載されているよう
に、欠陥検出用導体配線及び導体配線は半導体装置の中
央から半導体装置の外縁に向かって四方に延びるように
形成することができる。
に、欠陥検出用導体配線及び導体配線は半導体装置の中
央から半導体装置の外縁に向かって四方に延びるように
形成することができる。
【００２３】欠陥検出用導体配線及び導体配線を請求項
８又は請求項９のように配置することによって、半導体
装置の中央部における応力の発生を検出することができ
る。
８又は請求項９のように配置することによって、半導体
装置の中央部における応力の発生を検出することができ
る。
【００２４】請求項１０半導体チップに発生した欠陥を
検出する機能を有する半導体装置であって、多層配線構
造の最上層及びその直下の層において、それぞれ少なく
とも一個の欠陥検出用導体配線と導体配線とが形成され
ており、これらの欠陥検出用導体配線と導体配線とは協
動してコンデンサーを形成しており、このコンデンサー
の容量の変動に基づいて各配線層間の応力の変動を検出
することができることを特徴とする半導体装置を提供す
る。
検出する機能を有する半導体装置であって、多層配線構
造の最上層及びその直下の層において、それぞれ少なく
とも一個の欠陥検出用導体配線と導体配線とが形成され
ており、これらの欠陥検出用導体配線と導体配線とは協
動してコンデンサーを形成しており、このコンデンサー
の容量の変動に基づいて各配線層間の応力の変動を検出
することができることを特徴とする半導体装置を提供す
る。
【００２５】請求項１１に記載されているように、欠陥
検出用導体配線及び導体配線は金属からなるものである
ことが好ましい。特に、請求項１２に記載されているよ
うに、合金、銅、アルミニウム又は金が好ましい。
検出用導体配線及び導体配線は金属からなるものである
ことが好ましい。特に、請求項１２に記載されているよ
うに、合金、銅、アルミニウム又は金が好ましい。
【００２６】
【発明の実施の形態】図１及び図２は本発明に係る半導
体装置の第一の実施形態の断面図及び平面図である。
体装置の第一の実施形態の断面図及び平面図である。
【００２７】図１に示すように、本実施形態に係る半導
体チップ１は、シリコン基板２と、シリコン基板２上に
形成された層間絶縁膜としての複数のシリコン酸化膜３
ａ、３ｂ、３ｃ、３ｄと、最上層のシリコン酸化膜３の
表面上に形成されたパッシベーション膜としてのポリイ
ミド膜４と、半導体装置１の表面を覆う封止用樹脂５
と、を備えている。
体チップ１は、シリコン基板２と、シリコン基板２上に
形成された層間絶縁膜としての複数のシリコン酸化膜３
ａ、３ｂ、３ｃ、３ｄと、最上層のシリコン酸化膜３の
表面上に形成されたパッシベーション膜としてのポリイ
ミド膜４と、半導体装置１の表面を覆う封止用樹脂５
と、を備えている。
【００２８】図２に示すように、半導体チップ１の内部
の領域はＩＣ領域６を形成しており、ＩＣ領域６と半導
体チップ１の切り出し面７との間に半導体装置領域８
（図１参照）が形成されている。
の領域はＩＣ領域６を形成しており、ＩＣ領域６と半導
体チップ１の切り出し面７との間に半導体装置領域８
（図１参照）が形成されている。
【００２９】図１に示すように、半導体装置領域８にお
いては、最上層のシリコン酸化膜３ａには、欠陥検出用
導体配線としての応力検出用アルミ配線９と、導体配線
としての第一アルミ配線１０と、導体配線としての第二
アルミ配線１１とが形成されている。さらに、最上層の
シリコン酸化膜３ａの直下のシリコン酸化膜３ｂには、
導体配線としての第三アルミ配線１２が形成されてい
る。これらの応力検出用アルミ配線９、第一アルミ配線
１０、第二アルミ配線１１及び第三アルミ配線１２は相
互に平行に配置されている。
いては、最上層のシリコン酸化膜３ａには、欠陥検出用
導体配線としての応力検出用アルミ配線９と、導体配線
としての第一アルミ配線１０と、導体配線としての第二
アルミ配線１１とが形成されている。さらに、最上層の
シリコン酸化膜３ａの直下のシリコン酸化膜３ｂには、
導体配線としての第三アルミ配線１２が形成されてい
る。これらの応力検出用アルミ配線９、第一アルミ配線
１０、第二アルミ配線１１及び第三アルミ配線１２は相
互に平行に配置されている。
【００３０】応力検出用アルミ配線９とその左右両側の
第一アルミ配線１０及び第二アルミ配線１１とは、パタ
ーンニング可能な最小設計寸法の間隔をあけて配置され
ている。第三アルミ配線１２は、第一アルミ配線１０の
外周と第二アルミ配線１１の外周との間の距離Ｓよりも
大きい幅Ｌを有している（Ｌ＞Ｓ）。
第一アルミ配線１０及び第二アルミ配線１１とは、パタ
ーンニング可能な最小設計寸法の間隔をあけて配置され
ている。第三アルミ配線１２は、第一アルミ配線１０の
外周と第二アルミ配線１１の外周との間の距離Ｓよりも
大きい幅Ｌを有している（Ｌ＞Ｓ）。
【００３１】なお、本実施形態においては、第三アルミ
配線１２の幅Ｌは距離Ｓよりも大きくなるように設定し
たが、等しくなるように設定してもよい（Ｌ＝Ｓ）。
配線１２の幅Ｌは距離Ｓよりも大きくなるように設定し
たが、等しくなるように設定してもよい（Ｌ＝Ｓ）。
【００３２】図２に示すように、応力検出用アルミ配線
９及び第一乃至第三アルミ配線１０、１１、１２は半導
体チップ１の外縁に沿って矩形状に配置されており、応
力検出用アルミ配線９はその一端において半導体チップ
１の内側に向かって屈曲し、応力検出用パッド１３と接
続されている。同様に、第三アルミ配線１０も、応力検
出用アルミ配線９の屈曲点の付近において屈曲し、応力
検出用パッド１４に接続されている。二つの応力検出用
パッド１３、１４は、図２に示すように、近接して配置
されている。
９及び第一乃至第三アルミ配線１０、１１、１２は半導
体チップ１の外縁に沿って矩形状に配置されており、応
力検出用アルミ配線９はその一端において半導体チップ
１の内側に向かって屈曲し、応力検出用パッド１３と接
続されている。同様に、第三アルミ配線１０も、応力検
出用アルミ配線９の屈曲点の付近において屈曲し、応力
検出用パッド１４に接続されている。二つの応力検出用
パッド１３、１４は、図２に示すように、近接して配置
されている。
【００３３】図１及び図２には明確には示されていない
が、第一アルミ配線１０、第二アルミ配線１１及び第三
アルミ配線１２はスルーホール１５（図２参照）を介し
て相互に接続されている。従って、第一アルミ配線１
０、第二アルミ配線１１及び第三アルミ配線１２も応力
検出用アルミ配線９を介して応力検出用パッド１４に接
続されていることになる。
が、第一アルミ配線１０、第二アルミ配線１１及び第三
アルミ配線１２はスルーホール１５（図２参照）を介し
て相互に接続されている。従って、第一アルミ配線１
０、第二アルミ配線１１及び第三アルミ配線１２も応力
検出用アルミ配線９を介して応力検出用パッド１４に接
続されていることになる。
【００３４】以上のような構成を有する本実施形態に係
る半導体装置の作用及び機能を以下に説明する。
る半導体装置の作用及び機能を以下に説明する。
【００３５】樹脂封止後の状態を考えると、封止樹脂５
とポリイミド膜４とは材質の違いのため熱膨張率が異な
る。同様に、ポリイミド膜４とシリコン酸化膜３ａとも
材質の違いのため熱膨張率が異なる。このため、熱スト
レスが加わると、それらの界面に熱応力が発生する。
とポリイミド膜４とは材質の違いのため熱膨張率が異な
る。同様に、ポリイミド膜４とシリコン酸化膜３ａとも
材質の違いのため熱膨張率が異なる。このため、熱スト
レスが加わると、それらの界面に熱応力が発生する。
【００３６】この熱応力が大きいと、ポリイミド膜４や
シリコン酸化膜３ａにクラックが発生し、その結果、応
力検出用アルミ配線９が左右又は下方の何れかに移動
し、第一乃至第三アルミ配線１０、１１、１２の何れか
と短絡する。このように、応力検出用アルミ配線９が第
一乃至第三アルミ配線１０、１１、１２の何れかと短絡
すれば、二つの応力検出用パッド１３、１４の電気的特
性が変化するので、応力検出用パッド１３、１４の電気
的特性を常時モニターしておくことにより、応力検出用
アルミ配線９と第一乃至第三アルミ配線１０、１１、１
２との間の短絡を検出することができる。
シリコン酸化膜３ａにクラックが発生し、その結果、応
力検出用アルミ配線９が左右又は下方の何れかに移動
し、第一乃至第三アルミ配線１０、１１、１２の何れか
と短絡する。このように、応力検出用アルミ配線９が第
一乃至第三アルミ配線１０、１１、１２の何れかと短絡
すれば、二つの応力検出用パッド１３、１４の電気的特
性が変化するので、応力検出用パッド１３、１４の電気
的特性を常時モニターしておくことにより、応力検出用
アルミ配線９と第一乃至第三アルミ配線１０、１１、１
２との間の短絡を検出することができる。
【００３７】さらに、応力検出用パッド１３、１４の電
気的特性の変化の度合いに応じて、発生した熱応力の大
きさが半導体チップ１にとって不具合なレベルであるか
否かの判断を行うことができる。
気的特性の変化の度合いに応じて、発生した熱応力の大
きさが半導体チップ１にとって不具合なレベルであるか
否かの判断を行うことができる。
【００３８】以上のように、本実施形態によれば、樹脂
封止工程後や組立工程後の熱ストレスに起因して生じ
る、半導体チップにとっては除去すべき応力を容易に検
出することができる。
封止工程後や組立工程後の熱ストレスに起因して生じ
る、半導体チップにとっては除去すべき応力を容易に検
出することができる。
【００３９】また、応力の検出は層間絶縁膜の最上層及
び上から２層目だけを用いて行われるので、通常の素子
動作領域のレイアウト上の制約にはならない。
び上から２層目だけを用いて行われるので、通常の素子
動作領域のレイアウト上の制約にはならない。
【００４０】図１に示すように、応力検出用アルミ配線
９は第一乃至第三アルミ配線１０、１１、１２とは絶縁
されているため、本実施形態に係る半導体チップ１を応
力検出用アルミ配線９と第一乃至第三アルミ配線１０、
１１、１２を極板とするコンデンサーと考えることがで
きる。 樹脂封止工程後や組立工程後においては、前述
したように、各層の界面の応力は熱ストレスによって変
動し、応力検出用アルミ配線９の移動量は応力の大きさ
に応じて変動するので、このコンデンサーの容量は応力
の大きさによって変動する。従って、コンデンサーの容
量の変動を検出することにより、応力の変動を知ること
ができる。
９は第一乃至第三アルミ配線１０、１１、１２とは絶縁
されているため、本実施形態に係る半導体チップ１を応
力検出用アルミ配線９と第一乃至第三アルミ配線１０、
１１、１２を極板とするコンデンサーと考えることがで
きる。 樹脂封止工程後や組立工程後においては、前述
したように、各層の界面の応力は熱ストレスによって変
動し、応力検出用アルミ配線９の移動量は応力の大きさ
に応じて変動するので、このコンデンサーの容量は応力
の大きさによって変動する。従って、コンデンサーの容
量の変動を検出することにより、応力の変動を知ること
ができる。
【００４１】特に、容量が０となるときは、応力によっ
て応力検出用アルミ配線９と第一乃至第三アルミ配線１
０、１１、１２とが短絡している場合であるので、応力
の大きさが半導体チップ１にとって不具合になるか否か
の判断を行うこともできる。
て応力検出用アルミ配線９と第一乃至第三アルミ配線１
０、１１、１２とが短絡している場合であるので、応力
の大きさが半導体チップ１にとって不具合になるか否か
の判断を行うこともできる。
【００４２】本発明に係る半導体装置の第二の実施形態
を図３に示す。
を図３に示す。
【００４３】本実施形態においては、応力検出用アルミ
配線９と第一乃至第三アルミ配線１０、１１、１２と
は、半導体チップ１の中央から外縁に向かって十字状に
四方に延びるように形成されている。
配線９と第一乃至第三アルミ配線１０、１１、１２と
は、半導体チップ１の中央から外縁に向かって十字状に
四方に延びるように形成されている。
【００４４】応力検出用アルミ配線９と第一乃至第三ア
ルミ配線１０、１１、１２をこのように形成することに
より、樹脂封止時に発生する半導体チップ１の中央部の
応力を検出することができる。応力の検出方法は上述の
第一の実施形態の場合と同様である。
ルミ配線１０、１１、１２をこのように形成することに
より、樹脂封止時に発生する半導体チップ１の中央部の
応力を検出することができる。応力の検出方法は上述の
第一の実施形態の場合と同様である。
【００４５】なお、本実施形態においては、応力検出用
アルミ配線９と第一乃至第三アルミ配線１０、１１、１
２を十字状に形成したが、形状はそれには限定されな
い。どのような形状であっても、応力検出用アルミ配線
９と第一乃至第三アルミ配線１０、１１、１２が半導体
チップ１の中央部を通るように形成されていれば、樹脂
封止時に発生する半導体チップ１の中央部の応力を検出
することが可能である。
アルミ配線９と第一乃至第三アルミ配線１０、１１、１
２を十字状に形成したが、形状はそれには限定されな
い。どのような形状であっても、応力検出用アルミ配線
９と第一乃至第三アルミ配線１０、１１、１２が半導体
チップ１の中央部を通るように形成されていれば、樹脂
封止時に発生する半導体チップ１の中央部の応力を検出
することが可能である。
【００４６】また、上記の第一及び第二の実施形態にお
いては、欠陥検出用導体配線及び導体配線は全てアルミ
ニウムで形成したが、欠陥検出用導体配線及び導体配線
の材質はアルミニウムには限定されない。アルミニウム
以外の他の金属を用いることも可能である。その際、特
に、銅又は金が好ましい。あるいは、種々の金属の合金
を用いることも可能である。
いては、欠陥検出用導体配線及び導体配線は全てアルミ
ニウムで形成したが、欠陥検出用導体配線及び導体配線
の材質はアルミニウムには限定されない。アルミニウム
以外の他の金属を用いることも可能である。その際、特
に、銅又は金が好ましい。あるいは、種々の金属の合金
を用いることも可能である。
【００４７】
【発明の効果】本発明に係る半導体装置によれば、樹脂
封止工程後や組立工程後の熱ストレスによる応力の大き
さが半導体チップにとって不具合になるか否かの判断を
容易に行うことができる。
封止工程後や組立工程後の熱ストレスによる応力の大き
さが半導体チップにとって不具合になるか否かの判断を
容易に行うことができる。
【００４８】その理由は、本半導体装置の欠陥検出用導
体配線が、半導体装置の最上層近傍にあるため、樹脂封
止工程後や組立工程後の熱ストレスによる応力の影響を
受け易いためである。
体配線が、半導体装置の最上層近傍にあるため、樹脂封
止工程後や組立工程後の熱ストレスによる応力の影響を
受け易いためである。
【００４９】また、欠陥検出用導体配線と導体配線はそ
れぞれパッドに接続されているので、これらのパッドを
介して、欠陥検出用導体配線と導体配線との電気的特性
を容易に検出することができる。
れぞれパッドに接続されているので、これらのパッドを
介して、欠陥検出用導体配線と導体配線との電気的特性
を容易に検出することができる。
【図１】本発明の第一の実施形態に係る半導体装置の断
面図である。
面図である。
【図２】図１に示した半導体装置の平面図である。
【図３】本発明の第二の実施形態に係る半導体装置の平
面図である。
面図である。
【図４】従来の半導体装置の平面図である。
１ 半導体チップ ２ シリコン基板 ３ａ、３ｂ、３ｃ、３ｄ シリコン酸化膜 ４ ポリイミド膜 ５ 樹脂 ６ ＩＣ領域 ７ 切り出し面 ８ 半導体装置領域 ９ 応力検出用アルミ配線 １０ 第一アルミ配線 １１ 第二アルミ配線 １２ 第三アルミ配線 １３ 応力検出用パッド １４ 応力検出用パッド １５ スルーホール ２０ 集積回路チップ ２１ 欠陥検出用導体配線 ２２、２３ 検出用アルミパッド ２４ 欠陥
Claims (12)
- 【請求項１】 半導体チップに発生した欠陥を検出する
機能を有する半導体装置であって、 多層配線構造の最上層に形成された少なくとも一個の欠
陥検出用導体配線と、 前記多層配線構造の最上層又はその直下の層において、
前記欠陥検出用導体配線からパターニング可能な最小設
計間隔をあけて配置された少なくとも一個の導体配線
と、 前記欠陥検出用導体配線に接続されたパッドと、 前記導体配線に接続されたパッドと、 を備える半導体装置。 - 【請求項２】 前記欠陥検出用導体配線と前記導体配線
は平行に配置されていることを特徴とする請求項１に記
載の半導体装置。 - 【請求項３】 前記導体配線は、前記多層配線構造の最
上層において、前記欠陥検出用導体配線の左右両側のう
ちの少なくとも一方の側に形成され、かつ、前記多層配
線構造の最上層の直下の層において、前記欠陥検出用導
体配線のほぼ下方に形成されていることを特徴とする請
求項１又は２に記載の半導体装置。 - 【請求項４】 前記多層配線構造の最上層の直下の層に
形成されている導体配線の幅は、前記多層配線構造の最
上層に形成されている導体配線の幅と前記欠陥検出用導
体配線の幅との総和以上であることを特徴とする請求項
３に記載の半導体装置。 - 【請求項５】 前記多層配線構造の最上層の直下の層に
形成されている導体配線の幅は、前記多層配線構造の最
上層に形成されている導体配線と前記欠陥検出用導体配
線のうち両側に配置されているものの間の全長以上であ
ることを特徴とする請求項３に記載の半導体装置。 - 【請求項６】 前記多層配線構造の最上層に形成されて
いる導体配線と前記多層配線構造の最上層の直下の層に
形成されている導体配線とはスルーホールを介して導通
されていることを特徴とする請求項１乃至５の何れか一
項に記載の半導体装置。 - 【請求項７】 前記欠陥検出用導体配線及び前記導体配
線は前記半導体装置の外縁に沿って形成されていること
を特徴とする請求項１乃至６の何れか一項に記載の半導
体装置。 - 【請求項８】 前記欠陥検出用導体配線及び前記導体配
線は前記半導体装置の中央から前記半導体装置の外縁に
向かって延びる形状をなすように形成されていることを
特徴とする請求項１乃至６の何れか一項に記載の半導体
装置。 - 【請求項９】 前記欠陥検出用導体配線及び前記導体配
線は前記半導体装置の中央から前記半導体装置の外縁に
向かって四方に延びていることを特徴とする請求項８に
記載の半導体装置。 - 【請求項１０】 半導体チップに発生した欠陥を検出す
る機能を有する半導体装置であって、 多層配線構造の最上層及びその直下の層において、それ
ぞれ少なくとも一個の欠陥検出用導体配線と導体配線と
が形成されており、 これらの欠陥検出用導体配線と導体配線とは協動してコ
ンデンサーを形成しており、このコンデンサーの容量の
変動に基づいて各配線層間の応力の変動を検出すること
ができることを特徴とする半導体装置。 - 【請求項１１】 前記欠陥検出用導体配線及び前記導体
配線が金属からなることを特徴とする請求項１乃至１０
の何れか一項に記載の半導体装置。 - 【請求項１２】 前記欠陥検出用導体配線及び前記導体
配線が合金、銅、アルミニウム又は金からなることを特
徴とする請求項１１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20773798A JP3246547B2 (ja) | 1998-07-23 | 1998-07-23 | 欠陥検出機能を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20773798A JP3246547B2 (ja) | 1998-07-23 | 1998-07-23 | 欠陥検出機能を有する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040724A true JP2000040724A (ja) | 2000-02-08 |
| JP3246547B2 JP3246547B2 (ja) | 2002-01-15 |
Family
ID=16544712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20773798A Expired - Fee Related JP3246547B2 (ja) | 1998-07-23 | 1998-07-23 | 欠陥検出機能を有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246547B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148001A (ja) * | 2004-11-24 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007199082A (ja) * | 2000-06-27 | 2007-08-09 | Agere Systems Guardian Corp | 集積回路の試験方法 |
| JP2009049269A (ja) * | 2007-08-22 | 2009-03-05 | Seiko Epson Corp | 半導体装置 |
| JP2010056428A (ja) * | 2008-08-29 | 2010-03-11 | Fukuoka Univ | チェックパターン及び実装評価装置 |
| US8497695B2 (en) | 2006-07-07 | 2013-07-30 | Sharp Kabushiki Kaisha | Semiconductor device with fault detection function |
-
1998
- 1998-07-23 JP JP20773798A patent/JP3246547B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007199082A (ja) * | 2000-06-27 | 2007-08-09 | Agere Systems Guardian Corp | 集積回路の試験方法 |
| KR100983457B1 (ko) * | 2000-06-27 | 2010-09-27 | 에이저 시스템즈 가디언 코포레이션 | 집적 회로 검사 방법 |
| JP2006148001A (ja) * | 2004-11-24 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4728628B2 (ja) * | 2004-11-24 | 2011-07-20 | パナソニック株式会社 | 半導体装置 |
| US8497695B2 (en) | 2006-07-07 | 2013-07-30 | Sharp Kabushiki Kaisha | Semiconductor device with fault detection function |
| JP2009049269A (ja) * | 2007-08-22 | 2009-03-05 | Seiko Epson Corp | 半導体装置 |
| JP2010056428A (ja) * | 2008-08-29 | 2010-03-11 | Fukuoka Univ | チェックパターン及び実装評価装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3246547B2 (ja) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8941229B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3987847B2 (ja) | Ｍｉｍ構造抵抗体を搭載した半導体装置 | |
| US8072076B2 (en) | Bond pad structures and integrated circuit chip having the same | |
| JP5280024B2 (ja) | 半導体装置 | |
| KR100876881B1 (ko) | 반도체 소자의 패드부 | |
| CN100589244C (zh) | 半导体器件 | |
| KR100476938B1 (ko) | 듀얼 다마신 공정의 퓨즈 형성방법 | |
| US6429521B1 (en) | Semiconductor integrated circuit device and its manufacturing method | |
| KR100514019B1 (ko) | 반도체 장치 | |
| JP3246547B2 (ja) | 欠陥検出機能を有する半導体装置 | |
| US8247289B2 (en) | Capacitor and manufacturing method thereof | |
| JP2009218264A (ja) | 半導体装置 | |
| CN101350342A (zh) | 测试用集成电路结构 | |
| JP2004207353A (ja) | 半導体装置及びその検査方法 | |
| JP2008016573A (ja) | 半導体素子およびその製造方法 | |
| WO2004093191A1 (ja) | 半導体装置 | |
| US8330190B2 (en) | Semiconductor device | |
| US11984261B2 (en) | Integration scheme for breakdown voltage enhancement of a piezoelectric metal-insulator-metal device | |
| EP3376533B1 (en) | Pad structure and integrated circuit die using the same | |
| KR19980018055A (ko) | 반도체 장치 | |
| US7126230B2 (en) | Semiconductor electronic device and method of manufacturing thereof | |
| JP2000260842A (ja) | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 | |
| JP2005064218A (ja) | 半導体装置 | |
| JP2743389B2 (ja) | メモリ装置 | |
| US7306958B2 (en) | Composite pattern for monitoring various defects of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |