JP2000039459A - 電位センサ - Google Patents

電位センサ

Info

Publication number
JP2000039459A
JP2000039459A JP10206689A JP20668998A JP2000039459A JP 2000039459 A JP2000039459 A JP 2000039459A JP 10206689 A JP10206689 A JP 10206689A JP 20668998 A JP20668998 A JP 20668998A JP 2000039459 A JP2000039459 A JP 2000039459A
Authority
JP
Japan
Prior art keywords
potential
node
voltage dividing
resistance
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10206689A
Other languages
English (en)
Other versions
JP3336965B2 (ja
Inventor
Kazutaka Ochiai
千貴 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP20668998A priority Critical patent/JP3336965B2/ja
Priority to US09/357,492 priority patent/US6188226B1/en
Publication of JP2000039459A publication Critical patent/JP2000039459A/ja
Application granted granted Critical
Publication of JP3336965B2 publication Critical patent/JP3336965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

(57)【要約】 【課題】 簡単な構成で正電位および負電位の両方を測
定できる電位センサを提供する。 【解決手段】 電源HVと、第1の出力端子Aと接地ノ
ードGNDとの間に接続される抵抗RHと,接地ノード
と第2の出力端子Bとの間に接続される抵抗RLと,接
地ノードGNDと出力ノードOUTとの間に接続される
抵抗R1と、出力ノードOUTと検出ノードDETとの
間に接続される抵抗R2と、検出ノードDETと出力端
子Bとの間に接続されるR3と、出力端子Aと検出ノー
ドDETとの間に接続されるトランジスタTrと、検出
ノードDETの電位が測定対象物OBJの電位Vtに等
しくなるようにトランジスタTrに供給するベース電流
IBを制御するピックアップ装置PUとを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は電位センサに関
し、さらに詳しくは、測定対象物の電位とセンサの電位
とを同電位にすることにより測定対象物の電位を測定す
るフィードバック型の電位センサに関する。
【0002】
【従来の技術】近年、PPC複写機やレーザプリンタ、
静電気除塵装置などのように静電気を利用した装置類が
数多く利用されている。このような装置には、帯電部位
の電位をより安定に保つために電位を測定するセンサが
不可欠である。
【0003】図4は、このような電位センサの一例を示
すブロック図である。図4を参照して、この電位センサ
では、ピックアップ装置PUによって、測定対象物OB
Jの電位Vtが非接触で検出され、測定対象物OBJの
電位Vtと検出ノードDETの電位との差分が算出され
る。そして、この差分が0になるようにトランジスタT
rのベース電流が制御され、これに応じて検出ノードD
ETの電位が変化し、この差分が0になるとトランジス
タTrは安定になる。この結果、検出ノードDETの電
位が測定対象物OBJの電位Vtに等しくなる。この検
出ノードDETの電位Vtが検出ノードDETと接地ノ
ードGNDとの間に設けられた抵抗RaおよびRbによ
って分圧されて出力ノードOUTより出力される。この
ようにして、測定対象物OBJの電位が測定される。
【0004】
【発明が解決しようとする課題】上記の電位センサにお
いては、電源HVの片側が接地されるため、正電位のみ
または負電位のみしか測定することができない。
【0005】また、トランジスタTrの漏れ電流の影響
などによって、センサの測定レンジの限界値である0V
電位を正確に測定することが困難である。例えば、正電
位測定用のセンサにおいては、0V電位の確証が得られ
ない、0V電位と負電位を区別できないなどの問題があ
る。
【0006】そこで、図5に示されるように、正電位お
よび負電位の両方を測定できる電位センサも存在する。
このセンサでは、2つの電源HV1およびHV2、2つ
のトランジスタTr1およびTr2を設け、電源HV1
とHV2の相互接続ノードを接地し、この接地点と検出
ノードDETとの間に抵抗RcおよびRdを設けてい
る。これにより、正電位および負電位の両方を測定する
ことができ、さらに、0V電位を正確に測定することも
できる。しかし、このセンサは構造が複雑であり、コス
トも大幅に増加する。
【0007】この発明は、以上のような問題を解決する
ためになされたもので、その目的は、簡単な構成で正電
位および負電位の両方を測定できる電位センサを提供す
ることである。
【0008】この発明のもう1つの目的は、0V電位を
確実に測定できる電位センサを提供することである。
【0009】
【課題を解決するための手段】この発明に従った電位セ
ンサは、電源と、第1および第2の分圧手段と、接地ノ
ードと、第1の抵抗手段と、第2の抵抗手段と、トラン
ジスタと、ピックアップ装置と、第3の抵抗手段とを備
える。電源は、第1の電位を有する第1の出力端子と、
第1の電位と異なる第2の電位を有する第2の出力端子
とを有する。第1および第2の分圧手段は、第1の出力
端子と第2の出力端子との間に直列に接続される。接地
ノードは、第1の分圧手段と第2の分圧手段との相互接
続ノードに接続される。第1の抵抗手段は、接地ノード
と出力ノードとの間に接続される。第2の抵抗手段は、
出力ノードと検出ノードとの間に接続される。トランジ
スタは、第1の出力端子と検出ノードとの間に接続され
る。ピックアップ装置は、検出ノードの電位が測定対象
物の電位に等しくなるようにトランジスタのベース電流
を制御する。第3の抵抗手段は、検出ノードと第2の出
力端子との間に接続される。
【0010】上記電位センサにおいては、ピックアップ
装置によってトランジスタのベース電流が制御されて検
出ノードの電位が変化する。検出ノードの電位が測定対
象物の電位と等しくなるとトランジスタは安定になる。
通常、このときの検出ノードの電位は高電位になる場合
があるため、第1および第2の抵抗手段によって所望の
電圧レベルに分圧されて出力ノードより出力される。す
なわち、出力ノードからの出力は、測定対象物の電位を
第1および第2の抵抗手段によって分圧した値となる。
この相関関係より、測定対象物の電位を測定することが
できる。また、接地ノードが第1の分圧手段と第2の分
圧手段との相互接続ノードに接続されるため、検出ノー
ドのとりうる電位の範囲は、(第1の電位−第2の電
位)×第1の分圧手段の抵抗値/(第1の分圧手段の抵
抗値+第2の分圧手段の抵抗値)から−(第1の電位−
第2の電位)×第2の分圧手段の抵抗値/(第1の分圧
手段の抵抗値+第2の分圧手段の抵抗値)の間となる。
すなわち、この範囲が電位センサの測定可能な範囲とな
る。ここで、(第1の電位−第2の電位)×第1の分圧
手段の抵抗値/(第1の分圧手段の抵抗値+第2の分圧
手段の抵抗値)と−(第1の電位−第2の電位)×第2
の分圧手段の抵抗値/(第1の分圧手段の抵抗値+第2
の分圧手段の抵抗値)のいずれか一方は正の値で、他方
は負の値となる。したがって、測定対象物の電位が正電
位であっても負電位であっても測定することができる。
さらに、測定対象物の電位が0V電位であっても、0V
電位はセンサの測定範囲内にあるため確実に測定でき
る。
【0011】好ましくは、上記第1および第2の抵抗手
段は、抵抗器である。好ましくは、上記第1の分圧手段
または上記第2の分圧手段のいずれか一方は、ツェナー
ダイオードである。
【0012】
【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して詳しく説明する。なお、図中同一または相
当部分には同一符号を付してその説明を繰返さない。
【0013】[実施の形態1]図1は、この発明の実施
の形態1による電位センサの全体構成を示すブロック図
である。図1を参照して、この電位センサは、電源HV
と、抵抗RH,RL,R1−R3と、トランジスタTr
と、ピックアップ装置PUとを備える。電源HVは、第
1の出力端子Aと第2の出力端子Bとの間に電位差HV
の電圧を発生する。第1の分圧手段としての抵抗RH
は、電源HVの第1の出力端子Aと接地ノードGNDと
の間に接続される。第2の分圧手段としての抵抗RL
は、接地ノードと電源HVの第2の出力端子Bとの間に
接続される。トランジスタTrは、第1の出力端子Aと
検出ノードDETとの間に接続される。第3の抵抗手段
としての抵抗R3は、検出ノードDETと出力端子Bと
の間に接続される。第1の抵抗手段としての抵抗R1
は、接地ノードGNDと出力ノードOUTとの間に接続
される。第2の抵抗手段としての抵抗R2は、出力ノー
ドOUTと検出ノードDETとの間に接続される。ピッ
クアップ装置PUは、検出ノードDETに接続され、電
源Eにより駆動して、検出ノードDETの電位が測定対
象物OBJの電位Vtに等しくなるように、トランジス
タTrに供給するベース電流IBを制御する。
【0014】次に、以上のように構成された電位センサ
の動作について説明する。ピックアップ装置PUにおい
て、測定対象物OBJの電位Vtが非接触で検出され
る。なお、この電位を検出する方法としては、回転セク
タ型、振動容量型、チョッパ型と呼ばれるものがあり、
これらはいずれも、スタティックな電界を何らかの手段
を用いてダイナミックな電気信号に変換するという原理
を用いている。さらに、この検出された電位Vtと検出
ノードDETの電位との差分が算出され、この差分に応
じたベース電流IBがトランジスタTrに供給される。
この結果、検出ノードDETの電位が変化する。
【0015】さらにピックアップ装置PUによって、検
出ノードDETと測定対象物OBJの電位Vtとが比較
され、検出ノードDETの電位と測定対象物OBJの電
位Vtとの差分が0になるようにベース電流IBが制御
される。この差分が0になるとトランジスタTrは安定
になる。
【0016】この結果、検出ノードDETの電位が測定
対象物OBJの電位Vtに等しくなる。
【0017】このときの検出ノードDETの電位Vt
は、通常、高電位であるため、そのまま出力するのは望
ましくない。そのため、この検出ノードDETの電位V
tを抵抗R1とR2によって所望の値に分圧したものが
出力電圧Voutとして出力ノードOUTから出力され
る。
【0018】この出力電圧Voutと測定対象物OBJ
の電位Vtとの間には、図2に示されるように、Vou
t=Vt×R1/(R1+R2)の関係がある。これか
ら、測定対象物OBJの電位Vtを算出する。ここで、
抵抗R1の抵抗値および抵抗R2の抵抗値を適当に調整
することにより、出力電圧Voutを所望のレベルにす
ることができる。
【0019】このようにして、測定対象物OBJの電位
が測定される。抵抗RHと抵抗RLとの相互接続ノード
が接地ノードGNDに接続されているため、検出ノード
DETの取り得る電位の範囲は、−HV×RL/(RL
+RH)〜(0V)〜HV×RH/(RL+RH)とな
り、この範囲が電位センサの測定レンジとなる。したが
って、この範囲内であれば、測定対象物OBJの電位V
tが正であっても負であってもその電位Vtを測定する
ことができる。
【0020】さらに、測定対象物OBJの電位Vtが0
Vのときでも、0Vは検出ノードDETの取り得る電位
の範囲内にあるため、確実に測定することができる。
【0021】また、抵抗RHの抵抗値および抵抗RLの
抵抗値を適切な比率とすることで、電位センサの測定レ
ンジを調整することができる。これにより、例えば、抵
抗RLの抵抗値を0Ωとしたときには、このセンサは正
電位用となり、抵抗RHの抵抗値を0Ωとしたときに
は、このセンサは負電位用となる。このようにして、こ
の電位センサは正電位用、負電位用、両電位用全てに対
応できる。
【0022】また、図4に示されたような、従来の両電
位測定可能な電位センサでは、高耐圧トランジスタTr
が2個必要であったが、この実施の形態によれば、トラ
ンジスタTrが1個と抵抗R3が1個というように構成
が簡素化される。
【0023】以上のように、この実施の形態1によれ
ば、抵抗RHおよびRLを設け、それらの相互接続ノー
ドを接地ノードGNDに接続したため、正電位、負電位
の両方を測定することができる。さらに、抵抗RHおよ
びRLの抵抗値を調整することにより、正電位用、負電
位用、両電位用の全てに対応できる。
【0024】また、従来の両電位測定可能な電位センサ
と比較して、トランジスタTrが1個と抵抗R3が1個
というように構成が簡素化される。
【0025】また、0V電位は測定レンジの範囲内にあ
るため、0V電位を確実に測定することができる。
【0026】[実施の形態2]図3は、この発明の実施
の形態2による電位センサの構成の一部を示すブロック
図である。図3を参照して、この発明の実施の形態2に
よる電位センサは、図1に示された抵抗RLに代えて、
ツェナーダイオードZを備える。
【0027】これにより、ツェナーダイオードZのツェ
ナー電圧VZが一定であることから、電源HV=VH+
VZ(VH:第1の分圧手段の電圧)を広いレンジで保
つことができるようになる。
【0028】詳細に説明すると、実施の形態1において
示したような、分圧手段として2つの抵抗RH,RLを
用いる構造では、トランジスタTrの動作状態によって
は分圧比RH:RL=VH:VL(VH:第1の分圧手
段の電圧、VL:第2の分圧手段の電圧)が保てなくな
る可能性がある。また、トランジスタTrの動作状態に
よって受ける影響を低減するためには、2つの抵抗R
H,RLに流す電流を多くする必要があり、この場合、
システム全体の効率が悪くなる。
【0029】そこで、2つの分圧手段のいずれか一方
(ここでは第2の分圧手段)をツェナーダイオードZに
することにより、電源HVが変動した場合でも、第2の
分圧手段の電圧VLを一定に保つことができるようにな
る。
【0030】なお、ここでは、第2の分圧手段にツェナ
ーダイオードを用いたが、第1の分圧手段をツェナーダ
イオードで構成してもよいことはいうまでもない。
【0031】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【0032】
【発明の効果】この発明に従った電位センサは、第1お
よび第2の分圧手段と、第1の分圧手段と第2の分圧手
段との相互接続ノードに接続される接地ノードと、トラ
ンジスタと、第3の抵抗手段とを設けたため、簡単な構
成で正電位および負電位の両方を測定できる。
【0033】また、0V電位はセンサの測定範囲内にあ
るため、0V電位を確実に測定できる。
【図面の簡単な説明】
【図1】この発明の実施の形態1による電位センサの全
体構成を示すブロック図である。
【図2】測定対象物の電位と電位センサの出力電圧との
関係を示す図である。
【図3】この発明の実施の形態2による電位センサの構
成の一部を示すブロック図である。
【図4】従来の電位センサの構成の一例を示すブロック
図である。
【図5】従来の電位センサの構成のもう1つの例を示す
ブロック図である。
【符号の説明】
HV 電源 RH,RL,R1,R2,R3 抵抗 Tr トランジスタ PU ピックアップ装置 OBJ 測定対象物 A 第1の出力端子 B 第2の出力端子 DET 検出ノード OUT 出力ノード IB ベース電流

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第1の電位を有する第1の出力端子と、
    前記第1の電位と異なる第2の電位を有する第2の出力
    端子とを有する電源と、 前記第1の出力端子と前記第2の出力端子との間に直列
    に接続された第1および第2の分圧手段と、 前記第1の分圧手段と前記第2の分圧手段との相互接続
    ノードに接続された接地ノードと、 前記接地ノードと出力ノードとの間に接続された第1の
    抵抗手段と、 前記出力ノードと検出ノードとの間に接続された第2の
    抵抗手段と、 前記第1の出力端子と前記検出ノードとの間に接続され
    たトランジスタと、 前記検出ノードの電位が測定対象物の電位に等しくなる
    ように前記トランジスタのベース電流を制御するピック
    アップ装置と、 前記検出ノードと前記第2の出力端子との間に接続され
    た第3の抵抗手段とを備える、電位センサ。
  2. 【請求項2】 前記第1および第2の分圧手段は、抵抗
    器である、請求項1に記載の電位センサ。
  3. 【請求項3】 前記第1の分圧手段または前記第2の分
    圧手段のいずれか一方はツェナーダイオードである、請
    求項1に記載の電位センサ。
JP20668998A 1998-07-22 1998-07-22 電位センサ Expired - Fee Related JP3336965B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20668998A JP3336965B2 (ja) 1998-07-22 1998-07-22 電位センサ
US09/357,492 US6188226B1 (en) 1998-07-22 1999-07-20 Electric potential sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20668998A JP3336965B2 (ja) 1998-07-22 1998-07-22 電位センサ

Publications (2)

Publication Number Publication Date
JP2000039459A true JP2000039459A (ja) 2000-02-08
JP3336965B2 JP3336965B2 (ja) 2002-10-21

Family

ID=16527493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20668998A Expired - Fee Related JP3336965B2 (ja) 1998-07-22 1998-07-22 電位センサ

Country Status (2)

Country Link
US (1) US6188226B1 (ja)
JP (1) JP3336965B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721345B2 (en) * 2000-07-14 2004-04-13 Lambda Physik Ag Electrostatic precipitator corona discharge ignition voltage probe for gas status detection and control system for gas discharge lasers
KR100630005B1 (ko) * 2004-05-18 2006-09-27 엘지전자 주식회사 비파괴 검사 장치 및 검사 방법
JP2006329859A (ja) * 2005-05-27 2006-12-07 Hugle Electronics Inc イオンコントロールセンサ
CN106443561B (zh) * 2016-09-23 2023-06-16 国网江西省电力公司电力科学研究院 一种35kV及以下电能计量装置整体检验方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205267A (en) 1977-11-03 1980-05-27 Williams Bruce T High speed electrostatic voltmeter
US4518924A (en) 1982-12-21 1985-05-21 Vosteen Robert E High voltage amplifier

Also Published As

Publication number Publication date
JP3336965B2 (ja) 2002-10-21
US6188226B1 (en) 2001-02-13

Similar Documents

Publication Publication Date Title
US6326795B1 (en) Capacitance detection system and method
JP3456041B2 (ja) センサ信号処理装置
JP3564228B2 (ja) 電源バランス回路
JPH01224669A (ja) ホイール速度センサ
US20010033177A1 (en) Circuit configuration for measuring the capacitance of structures in an integrated circuit
JP3336965B2 (ja) 電位センサ
US7084802B1 (en) Signal processing circuit
US6628147B2 (en) Comparator having reduced sensitivity to offset voltage and timing errors
US6104199A (en) Magnetic-head short-circuit detector
JP3153729B2 (ja) 非接触型センサ装置
US7368920B2 (en) Potential fixing device and potential fixing method
JPWO2006057054A1 (ja) 湿度計測装置
JP3587714B2 (ja) 変位検出器
KR100389095B1 (ko) 자이로스코프의 커패시턴스 변화량 측정장치
CN112055294B (zh) 电容式mems芯片驱动电路、电容式mems传感器及智能电子设备
TW201945742A (zh) 零交叉檢測電路以及感測裝置
JP3109565B2 (ja) 圧電アクチュエータの駆動装置
US7046016B2 (en) Potential fixing device, potential fixing method, and capacitance measuring instrument
JP4097940B2 (ja) Agc回路
JP3141968B2 (ja) 電圧検出回路
JP3310864B2 (ja) 直流安定化電源の出力電流測定回路
JP2752661B2 (ja) 信号検出回路
KR100289602B1 (ko) 인덱스 펄스 생성 방법 및 그 장치
JPH07321288A (ja) 半導体集積回路、並びにそれを用いたレギュレータ及び温度計
JPH06273454A (ja) バッファ回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees