JP2000031502A - 半導体力学量センサの製造方法及び半導体力学量センサ - Google Patents

Abstract

(57)【要約】 【課題】 製造途中の段階で可動電極及び固定電極が互
いに張り付く現象が発生する事態を防止して歩留まりの
向上を実現すること、特性の向上を実現すること。 【解決手段】 （ａ）単結晶シリコンウェハ１４ａ上に
単結晶シリコン薄膜１４ｂをシリコン酸化膜１４ｃを介
して設けたＳＯＩ基板１４を用意し、（ｂ）電極パッド
４ｃ、５ｃを形成する電極パッド形成工程、（ｃ）単結
晶シリコン薄膜１４ｂを研削・研磨する寸法調整工程、
（ｄ）マスク１５を形成するマスク形成工程、（ｅ）単
結晶シリコン薄膜１４ｂにシリコン酸化膜１４ｃに達す
るトレンチ１６を形成するトレンチ形成工程、（ｆ）単
結晶シリコンウェハ１４ａを所定膜厚を残してウエット
エッチングする第１のエッチング工程、（ｇ）上記残存
単結晶シリコンウェハ１４ａをドライエッチングにより
除去する第２のエッチング工程、（ｈ）シリコン酸化膜
１４ｃをドライエッチングにより除去する第３のエッチ
ング工程を実行し、半導体加速度センサ１の基本構造を
完成させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、力学量の作用に応
じた可動部の変位をセンサ出力として取り出すようにし
た半導体力学量センサの製造方法及び静電容量型の半導
体力学量センサに関する。

【０００２】

【従来の技術】例えば、静電容量型の半導体加速度セン
サにあっては、加速度の作用に応じて変位する可動部と
して梁構造体を設け、その梁構造体の変位を、当該梁構
造体と一体に設けられた可動電極と基板上に設けられた
固定電極との間に形成されるコンデンサの静電容量の変
化として取り出す構成となっている。このような半導体
加速度センサを製造する場合、従来より、特開平６−３
４９８０６号公報などに見られるように、第１半導体層
（支持基板）上に絶縁層を介して第２半導体層を積層し
たＳＯＩ構造の半導体基板を用意し、その第１半導体層
を上記梁構造体や固定電極などの形状に応じた所定形状
にパターニングすると共に、上記絶縁層を犠牲層エッチ
ングするなどの工程を実行して、最終的に半導体基板上
に可動電極を備えた梁構造体及び固定電極を形成すると
いう方法が用いられている。

【０００３】

【発明が解決しようとする課題】上記のような製造方法
では、エッチング液を使用する犠牲層エッチング工程が
不可欠であるため、その犠牲層エッチング工程時におい
て、エッチング液の表面張力により、梁構造体（特には
可動電極）が他の部分（特には固定電極）に張り付くと
いう所謂スティッキング現象が発生することが多々あ
る。このような現象が発生した場合には、可動電極及び
固定電極間での静電容量変化の検出が不可能になるとい
う致命的な不良となるものであり、従って、従来構成の
製造方法では歩留まりの悪化が避けられないという問題
点があった。

【０００４】また、従来の静電容量型の半導体力学量セ
ンサにおいて、可動電極及び固定電極が形成される第２
半導体層及びこれを支持する第１半導体層（支持基板）
の比抵抗が比較的高い状態となっていた場合には、以下
に述べるような問題点が発生することが判明した。

【０００５】即ち、静電容量型の半導体力学量センサに
おいては、その静電容量の変化を取り出すのに比較的高
い周波数の搬送波信号を利用することが一般的となって
いる。この場合、コンデンサを形成する可動電極及び固
定電極間に上記搬送波信号に応じた電圧が印加された状
態では、可動電極の側面に、上記コンデンサの容量値
と、対応する固定電極との間の電位差との積により示さ
れる電荷が発生することになり、この電荷の動きを利用
して当該コンデンサの静電容量の変化を取り出すように
なっている。このように発生する電荷の動きには、上記
可動電極及び固定電極間に電圧を印加するための経路、
並びにその電荷を取り出すための経路での抵抗値及び容
量値に応じた時定数が存在することになる。ところが、
上記のような経路中には、第２半導体層により形成され
た抵抗要素（可動電極、固定電極そのものも含む）の他
に、第１半導体層側で絶縁層を介して形成される寄生抵
抗要素が含まれることになるため、第１及び第２半導体
層の比抵抗が比較的高い状態となっていた場合には、上
記時定数が増大することになる。この時定数が増大した
状態では、前記電荷の動きが遅くなったり、搬送波信号
の立ち上がりが遅れるなどの現象が発生するので、コン
デンサの静電容量を利用した物理量の検出結果が本来得
られるべき値から異なる状態となり、結果的に力学量の
検出特性が悪化することになる。

【０００６】本発明は上記事情に鑑みてなされたもので
あり、第１の目的は、製造途中の段階で可動部が他の部
分に張り付くという現象を確実に防止できて、歩留まり
の向上を実現可能になるなどの効果を奏する半導体力学
量センサの製造方法を提供することにあり、また、第２
の目的は、簡単な構成にて力学量の検出特性の向上を実
現できるようになる静電容量型の半導体力学量センサを
提供することにある。

【０００７】

【課題を解決するための手段】上記第１の目的を達成す
るために請求項１に記載したような製造方法を採用でき
る。この製造方法によれば、力学量検出のための可動部
は、絶縁層で分離された複数の半導体層を有する半導体
基板にエッチング加工を施すことにより形成されるもの
であるが、その可動部を最終的に画定するための可動部
画定工程が気相雰囲気で行われる構成となっているか
ら、最終工程でウエットエッチングを行う従来構成の場
合のように、エッチング液による表面張力に起因して可
動部が他の部分に張り付くというスティッキング現象が
発生することがなくなり、結果的に、製造時における歩
留まりの向上を実現できるようになる。

【０００８】前記第１の目的を達成するために請求項３
に記載した製造方法を採用することもできる。この製造
方法においても、絶縁層で分離された複数の半導体層を
有する半導体基板にエッチング加工を施すことにより力
学量検出のための可動部を形成するものである。この場
合、半導体基板の一方面の半導体層にトレンチを形成す
るトレンチ形成工程、並びに他方面の半導体層のうち少
なくとも上記トレンチに対応した部分を適宜除去する半
導体層除去工程を実行した後に、このように半導体層を
除去することにより露出する絶縁層を気相雰囲気で適宜
除去して前記可動部を画定する可動部画定工程が行われ
るものである。従って、この製造方法においても、可動
部を最終的に画定するための工程が気相雰囲気で行われ
る構成となっているから、最終工程でウエットエッチン
グを行う従来構成の場合のように、エッチング液による
表面張力に起因して可動部が他の部分に張り付くという
スティッキング現象が発生することがなくなり、結果的
に、製造時における歩留まりの向上を実現できるように
なる。

【０００９】請求項４記載の製造方法においては、上記
トレンチが形成された半導体層を覆った状態の表面保護
膜を形成しておき、前記可動部画定工程では、最終的に
上記表面保護膜を気相雰囲気で除去することにより可動
部を画定するようにしている。従って、この場合にもス
ティッキング現象が発生しなくなって製造時における歩
留まりの向上を実現できるようになる。また、表面保護
膜が最終段階で除去されることになるから、製造途中に
おいてトレンチが形成された半導体層へダメージが及ぶ
事態を当該表面保護膜により防止可能になる利点があ
る。

【００１０】前記第１の目的を達成するために請求項５
に記載した製造方法を採用することもできる。この製造
方法においても、絶縁層で分離された複数の半導体層を
有する半導体基板にエッチング加工を施すことにより力
学量検出のための可動部を形成するものである。この場
合、半導体基板の一方面の半導体層に第１のトレンチ及
びこの第１のトレンチより浅い形状の第２のトレンチを
形成するトレンチ形成工程、並びに他方面の半導体層の
うち少なくとも上記第２のトレンチに対応した部分を適
宜除去する半導体層除去工程を実行した後に、このよう
に半導体層を除去することにより露出する絶縁層を適宜
除去すると共に、第２のトレンチの底部に相当した半導
体層を気相雰囲気で除去して前記可動部を画定する可動
部画定工程が行われるものである。従って、この製造方
法においても、可動部を最終的に画定するための工程が
気相雰囲気で行われる構成となっているから、最終工程
でウエットエッチングを行う従来構成の場合のように、
エッチング液による表面張力に起因して可動部が他の部
分に張り付くというスティッキング現象が発生すること
がなくなり、結果的に、製造時における歩留まりの向上
を実現できるようになる。

【００１１】また、上記半導体層除去工程において、他
方面の半導体層を適宜に除去して絶縁層を露出させた状
態とした場合でも、その絶縁層上の半導体層（トレンチ
が形成された半導体層）は、前記第２のトレンチの底部
部分を介して一体に連結された状態にあるから、その連
結状態にある半導体層及び絶縁層によって比較的大きな
圧力を受け止め得るようになる。このため、半導体層除
去工程の実行時において、それら半導体層及び絶縁層が
破壊される可能性が低くなり、製造時における歩留まり
の悪化を防止できるようになる。

【００１２】請求項６記載の製造方法においては、上記
第１及び第２のトレンチが形成された半導体層を覆った
状態の表面保護膜を形成しておき、前記可動部画定工程
では、最終的に上記表面保護膜を気相雰囲気で除去する
ことにより可動部を画定するようにしている。従って、
この場合にもスティッキング現象が発生しなくなって製
造時における歩留まりの向上を実現できるようになる。
また、表面保護膜が最終段階で除去されることになるか
ら、製造途中において第１及び第２のトレンチが形成さ
れた半導体層へダメージが及ぶ事態を当該表面保護膜に
より防止可能になる利点がある。

【００１３】請求項７記載の製造方法のように、可動部
を最終的に画定するための可動部画定工程に先立って、
半導体基板を所定のセンサチップ形状に切断するダイシ
ング工程を実行する構成とした場合には、そのダイシン
グ工程での振動によって可動部が破損する事態を未然に
防止できるようになる。

【００１４】前記第１の目的を達成するために請求項９
に記載した製造方法を採用することもできる。この製造
方法によれば、第１半導体層上に絶縁層を介して積層さ
れた第２半導体層に対し、トレンチ形成工程において、
可動電極及び固定電極を画定するためのトレンチが上記
絶縁層に達するように形成される。次いで、第１のエッ
チング工程において、前記第１半導体層における前記可
動電極及び固定電極の形成領域に対応した部分が、前記
絶縁層と反対側の面からウエットエッチングされる共
に、そのエッチング領域の第１半導体層の膜厚が予め設
定した膜厚となった時点でエッチング停止される。そし
て、その後に行われる第２のエッチング工程において、
上記のように残存された前記設定膜厚の第１半導体層
が、気相雰囲気でのエッチングにより除去されて上記絶
縁層の裏面が露出されるようになる。このように、第１
のエッチング工程では、絶縁層との間に第１半導体層が
所定膜厚で残存されるようになるから、当該第１のエッ
チング工程におけるエッチング液の圧力が、絶縁層及び
上記残存された第１半導体層の双方により受け止めらる
ようになって、当該絶縁層ひいては第２半導体層が破壊
される可能性が低くなる。しかも、絶縁層を露出させる
ための第２のエッチング工程は気相雰囲気で行われる構
成であるから、その工程の実行時においても、絶縁層ひ
いては第２半導体層が破壊される可能性が低くなる。こ
のため、総じて製造時における歩留まりの悪化を防止で
きるようになる。

【００１５】また、上記第２のエッチング工程の実行後
には、第３のエッチング工程において前記絶縁層が気相
雰囲気でのエッチングにより除去されることにより、前
記トレンチと連続した状態の開口部が形成されて前記可
動電極及び固定電極が形成されるようになる。この場
合、可動電極を形成するための最終工程である第３のエ
ッチング工程は、気相雰囲気でのエッチングにより行わ
れるものであるから、最終工程でウエットエッチングを
行う従来構成の場合のように、エッチング液による表面
張力に起因して可動電極が固定電極に張り付くというス
ティッキング現象が発生することがなくなり、結果的
に、製造時における歩留まりの向上を実現できるように
なる。

【００１６】請求項１０記載の製造方法によれば、第１
のエッチング工程でのエッチング時において、そのエッ
チングを、第１半導体層に所定深さで形成された不純物
高濃度層が露出した時点で確実に停止させることができ
るため、第１半導体層の残存膜厚を正確に制御できるよ
うになる。このため、第１のエッチング工程の実行時に
おいて、絶縁層の裏面側に、第１半導体層を上記不純物
高濃度層の深さに応じた膜厚で確実に残存させることが
でき、これにより、第１のエッチング工程におけるエッ
チング液の圧力によって絶縁層ひいては第２半導体層が
破壊される事態を確実に防止できるようになる。

【００１７】請求項１１記載の製造方法によれば、第１
のエッチング工程でのエッチング時において、そのエッ
チングを、第１半導体層に印加したバイアス電圧に応じ
て形成される空乏層が露出した時点で確実に停止させる
ことができるため、第１半導体層の残存膜厚を正確に制
御できるようになる。従って、この場合においても、第
１のエッチング工程の実行時において、絶縁層の裏面側
に、上記空乏層の位置に応じた膜厚の第１半導体層を確
実に残存させることができ、これにより、第１のエッチ
ング工程におけるエッチング液の圧力によって絶縁層ひ
いては第２半導体層が破壊される事態を確実に防止でき
るようになる。

【００１８】請求項１２記載の製造方法のように、第２
のエッチング工程でのエッチングレートと第３のエッチ
ング工程でのエッチングレートとの差を小さく設定する
構成とした場合には、それら第２及び第３のエッチング
工程を、エッチング条件の変更を必要とすることなく連
続的に行い得るようになって、製造工程を簡略化できる
ことになる。

【００１９】請求項１３記載の製造方法のように、可動
電極及び固定電極を形成する第３のエッチング工程に先
立って、半導体基板を所定のセンサチップ形状に切断す
るダイシング工程を実行する構成とした場合には、その
ダイシング工程での振動によって可動電極や固定電極が
破損する事態を未然に防止できるようになる。

【００２０】前記第１の目的を達成するために請求項１
５に記載した製造方法を採用することもできる。この製
造方法によれば、第１半導体層上に絶縁層を介して積層
された第２半導体層に対し、トレンチ形成工程におい
て、可動電極及び固定電極を画定するためのトレンチが
上記絶縁層に達するように形成される。次いで、第１の
エッチング工程において、前記第１半導体層における前
記可動電極及び固定電極の形成領域に対応した部分が、
前記絶縁層と反対側の面から気相雰囲気でエッチングさ
れて、その絶縁層の裏面側が露出されるようになる。

【００２１】このように、絶縁層を露出させるための第
１のエッチング工程が気相雰囲気で行われる構成である
から、ウエットエッチングを行う場合のように、絶縁層
ひいては第２半導体層がエッチング液の圧力によって破
壊される可能性がなくなり、製造時における歩留まりの
悪化を防止できるようになる。

【００２２】また、上記第１のエッチング工程の実行後
には、第２のエッチング工程において前記絶縁層が気相
雰囲気でのエッチングにより除去されることにより、前
記トレンチと連続した状態の開口部が形成されて前記可
動電極及び固定電極が形成されるようになる。この場
合、可動電極を形成するための最終工程である第２のエ
ッチング工程は、気相雰囲気でのエッチングにより行わ
れるものであるから、最終工程でウエットエッチングを
行う従来構成の場合のように、エッチング液による表面
張力に起因して可動電極が固定電極に張り付くというス
ティッキング現象が発生することがなくなり、結果的
に、製造時における歩留まりの向上を実現できるように
なる。

【００２３】請求項１７記載の製造方法のように、上記
第１のエッチング工程でのエッチングレートと第２のエ
ッチング工程でのエッチングレートとの差を小さく設定
する構成とした場合には、それら第１及び第２のエッチ
ング工程をエッチング条件を変更することなく連続的に
行うことができるようになって、製造工程を簡略化でき
ることになる。

【００２４】請求項１８記載の製造方法のように、可動
電極及び固定電極を形成する上記第２のエッチング工程
に先立って、半導体基板を所定のセンサチップ形状に切
断するダイシング工程を実行する構成とした場合には、
そのダイシング工程での振動によって可動電極や固定電
極が破損する事態を未然に防止できるようになる。

【００２５】前記第１の目的を達成するために請求項１
９に記載した製造方法を採用することもできる。この製
造方法によれば、まず、可動電極及び固定電極を画定す
るためのトレンチパターンを、トレンチ幅が大きい部分
とこれに比してトレンチ幅が十分に小さい部分を備えた
状態に設定される。そして、マスク形成工程において、
第１半導体層上に絶縁層を介して積層された第２半導体
層上に前記トレンチパターンに対応した形状の異なる幅
の溝パターンを有する状態のマスクが形成される。

【００２６】この後、トレンチ形成工程において、第２
半導体層に前記マスクを利用したエッチング加工が施さ
れて、前記溝パターンの幅が大きい部分に、前記絶縁層
に達する第１のトレンチが形成されると共に、当該溝パ
ターンの幅が小さい部分に、上記第２半導体層を底部に
残存させた状態の第２のトレンチが形成される。尚、こ
のように第２のトレンチの底部に第２半導体層が残存す
るのは、トレンチ幅が大きい第１のトレンチ部分にはエ
ッチング媒体が十分に供給されるのに対して、トレンチ
幅が小さい第２のトレンチ部分ではエッチング媒体の供
給量が不足気味になって実質的なエッチングレートが小
さくなるためである。

【００２７】次いで、第１のエッチング工程において、
前記第１半導体層における前記可動電極及び固定電極の
形成領域に対応した部分が、前記絶縁層と反対側の面か
らエッチングされて、その絶縁層の裏面が露出されるよ
うになる。このように絶縁層が露出された状態において
も、その絶縁層上の第２半導体層は、前記第２のトレン
チの底部部分を介して一体に連結された状態にあるか
ら、その連結状態にある第２半導体層及び絶縁層によっ
て比較的大きな圧力を受け止め得るようになる。このた
め、第１のエッチング工程の実行時において、それら第
２半導体層及び絶縁層が破壊される可能性が低くなり、
製造時における歩留まりの悪化を防止できるようにな
る。

【００２８】この後、第２のエッチング工程において、
前記絶縁層が気相雰囲気でのエッチングにより除去さ
れ、さらに、第３のエッチング工程において、前記第２
のトレンチの底部に残存した第２半導体層が気相雰囲気
でのエッチングにより除去されることにより、前記トレ
ンチと連続した状態の開口部が形成されて前記可動電極
及び固定電極が形成されるようになる。この場合、上記
第２のエッチング工程は気相雰囲気で行われる構成であ
るから、第２半導体層が破損する可能性を低くできて製
造時における歩留まりの悪化を防止できるようになる。
また、可動電極を形成するための最終工程である第３の
エッチング工程も、気相雰囲気でのエッチングにより行
われるものであるから、最終工程でウエットエッチング
を行う従来構成の場合のように、エッチング液による表
面張力に起因して可動電極が固定電極に張り付くという
スティッキング現象が発生することがなくなり、結果的
に、製造時における歩留まりの向上を実現できるように
なる。

【００２９】請求項２１記載の製造方法のように、上記
第２のエッチング工程でのエッチングレートと第３のエ
ッチング工程でのエッチングレートとの差を小さく設定
する構成とした場合には、それら第２及び第３のエッチ
ング工程をエッチング条件を変更することなく連続的に
行うことができるようになって、製造工程を簡略化でき
ることになる。

【００３０】請求項２２記載の製造方法のように、可動
電極及び固定電極を形成する上記第３のエッチング工程
に先立って、半導体基板を所定のセンサチップ形状に切
断するダイシング工程を実行する構成とした場合には、
そのダイシング工程での振動によって可動電極や固定電
極が破損する事態を未然に防止できるようになる。

【００３１】請求項２４記載の製造方法においては、前
記トレンチ形成工程の実行後に、第２半導体層の表面側
を容易に剥離可能な表面保護膜で覆うようにしているか
ら、製造途中において第２半導体層へダメージが及ぶ事
態を当該表面保護膜により防止可能になる利点がある。

【００３２】請求項２５記載の製造方法においては、上
記表面保護膜を、半導体基板を所定のセンサチップ形状
に切断するダイシング工程の実行後に除去するようにし
ているから、ダイシング工程での振動を表面保護膜で吸
収できるようになって、可動電極が破損する事態を未然
に防止できるようになる。

【００３３】請求項２６記載の製造方法によれば、その
製造途中において可動電極や固定電極に生ずる余分な突
起（つまり静電容量誤差の原因となる部分）が、ドライ
エッチングによる補助エッチング工程により除去される
ことになるから、その突起の存在に起因して物理量の検
出精度が悪化する事態を未然に防止できる。

【００３４】前記第２の目的を達成するために請求項２
９に記載した手段を採用できる。この手段によれば、可
動電極、固定電極及びこれらに繋がる各配線部の構成要
素である半導体層の比抵抗、並びに支持基板の比抵抗が
双方とも３Ω・cm以下の比較的低い値に設定されている
から、それら可動電極、固定電極及び配線部において形
成される抵抗要素の抵抗値が小さくなることは勿論のこ
と、支持基板側で絶縁膜を介して形成される寄生抵抗要
素の抵抗値も小さくなる。この結果、可動電極及び固定
電極間に交流電圧信号を印加するための経路などでの抵
抗値及び容量値に応じた時定数が比較的小さくなるか
ら、当該可動電極及び固定電極間に形成されるコンデン
サの静電容量を利用した物理量の検出結果の変動幅を小
さくできる。従って、支持基板及び半導体層の比抵抗を
低い値に設定するだけの簡単な構成によって物理量の検
出特性が向上するようになる。

【００３５】請求項２９記載の手段によれば、可動電極
の変位に応じて静電容量が差動的に変化する第１及び第
２コンデンサを利用して物理量の検出を行うことになる
から、被検出物理量の大きさに対する静電容量の変化幅
が見掛け上において大きくなり、Ｓ／Ｎ比が向上するこ
とになる。

【００３６】

【発明の実施の形態】（第１の実施の形態）以下、本発
明を半導体加速度センサの製造方法に適用した第１実施
例について図１ないし図３を参照しながら説明する。図
２には、半導体力学量センサとしての半導体加速度セン
サ１の平面構造が示され（但し、図２中の斜線帯は断面
を示すものではなく、各構造要素の区別を容易に認識可
能にするためのものである）、図３には図２中のＡ−Ａ
線に沿った模式的な断面構造が示されている。

【００３７】これら図２及び図３において、例えば単結
晶シリコンにより構成された支持基板２は、開口部２ａ
を備えた矩形枠状に形成されており、その上面には、単
結晶シリコンより成る力学量検出用の梁構造体３（本発
明でいう可動部に相当）並びに一対の固定電極構造体
４、５がシリコン酸化膜より成る絶縁膜６（図３参照）
を介して配置されている。

【００３８】上記梁構造体３は、矩形状のマス部７の両
端を、矩形枠状の梁部８ａ及び８ｂを介してアンカー部
９ａ及び９ｂに一体に連結した構成となっており、これ
らアンカー部９ａ及び９ｂが支持基板２における対向辺
部上に絶縁膜６を介して支持されている。これにより、
上記マス部７及び梁部８ａ、８ｂは、支持基板２の開口
部２ａに臨んだ状態となっている。尚、上記梁部８ａ及
び８ｂは、図２中矢印Ｘ方向の成分を含む加速度を受け
たときにマス部７を当該方向へ変位させると共に、加速
度の消失に応じて元の状態に復元させるというバネ機能
を備えたものである。さらに、梁構造体３は、マス部７
の両側面から当該マス部７と直交した方向へ一体的に突
出された例えば３個ずつの可動電極１０ａ及び１０ｂを
備えており、これら可動電極１０ａ及び１０ｂも支持基
板２の開口部２ａに臨んだ状態となっている。尚、これ
ら可動電極１０ａ及び１０ｂは、断面矩形の棒状に形成
されている。

【００３９】支持基板２上には、梁構造体３における一
方のアンカー部９ｂと一体に連結された状態の可動電極
用配線部１１が前記絶縁膜６を介して形成されており、
この配線部１１上の所定位置には、ワイヤボンディング
用の電極パッド１１ａが例えばアルミニウムにより形成
されている。

【００４０】前記固定電極構造体４は、支持基板２上に
絶縁膜６を介して形成された固定電極用配線部４ａと、
前記可動電極１０ａの一方の側面と所定の検出空隙を存
して平行した状態で配置された例えば３個の固定電極４
ｂとを一体に有した構成となっており、各固定電極４ｂ
は、上記固定電極用配線部４ａに片持ち状に支持された
状態となっている。これにより、上記固定電極４ｂは、
支持基板２の開口部２ａに臨んだ状態となっている。

【００４１】また、前記固定電極構造体５は、支持基板
２上に絶縁膜６を介して形成された固定電極用配線部５
ａと、前記可動電極１０ｂの一方の側面（前記可動電極
１０ａにおける前記検出空隙側と反対側の面）と所定の
検出空隙を存して平行した状態で配置された例えば３個
の固定電極５ｂとを一体に有した構成となっており、各
固定電極５ｂは、上記配線部５ａに片持ち状に支持され
た状態となっている。これにより、上記固定電極５ｂ
は、支持基板２の開口部２ａに臨んだ状態となってい
る。

【００４２】尚、上記固定電極４ｂ及び５ｂは、断面矩
形の棒状に形成されている。また、上記固定電極用配線
部４ａ及び５ａ上の所定位置には、ワイヤボンディング
用の電極パッド４ｃ及び５ｃがアルミニウムにより形成
されている。さらに、支持基板２の周縁部には、梁構造
体３及び固定電極構造体４、５の基材となる単結晶シリ
コンより成るシールド用薄膜１２が、絶縁分離トレンチ
１３により分離された状態で配置されている。

【００４３】上記のように構成された半導体加速度セン
サ１にあっては、可動電極１０ａと固定電極４ｂとの間
に第１のコンデンサが形成され、また、可動電極１０ｂ
と固定電極５ｂとの間に第２のコンデンサが形成される
ことになる。これら第１及び第２のコンデンサの各静電
容量は、マス部７に図２中矢印Ｘ方向の成分を含む加速
度が作用したときの可動電極１０ａ及び１０ｂの変位に
応じて差動的に変化するものであり、斯様な静電容量の
変化を、電極パッド４ｃ、５ｃ、１１ａを通じて取り出
すことにより加速度を検出できることになる。

【００４４】図１には上記のような半導体加速度センサ
１の製造工程例が模式的な断面図により示されており、
以下これについて説明する。尚、図１において、（ｈ）
は半導体加速度センサ１の部分的な断面構造モデル（説
明の便宜上、図２中に二点鎖線Ｑ１、Ｑ２、Ｑ３で示す
各部分での断面構造を合成した状態で表現したモデル）
を摸式的に示したものであり、（ａ）〜（ｇ）は斯様な
断面構造モデルに対応した部分の製造途中での模式的断
面図である。

【００４５】まず、図１（ａ）に示すようなＳＯＩ基板
１４（本発明でいう半導体基板に相当）を用意する。こ
のＳＯＩ基板１４にあっては、ベースとなる単結晶シリ
コンウェハ１４ａ（本発明でいう半導体層及び第１半導
体層に相当）が最終的に前記支持基板２となるものであ
り、この単結晶シリコンウェハ１４ａ上に、単結晶シリ
コン薄膜１４ｂ（本発明でいう半導体層及び第２半導体
層に相当）をシリコン酸化膜１４ｃ（本発明でいう絶縁
層に相当：最終的に前記絶縁膜６となる）を介して設け
た構造となっている。尚、上記単結晶シリコンウェハ１
４ａは、表面の面方位が（１００）に設定されたもの
で、少なくとも３００μｍ程度以上の厚さ寸法を備えた
ものが使用される。また、上記単結晶シリコン薄膜１４
ｂも、表面の面方位が（１００）のもので、例えば１μ
ｍ前後の膜厚に設定されている。尚、この単結晶シリコ
ン薄膜１４ｂには、その抵抗率を下げ、且つ前記電極パ
ッド４ｃ、５ｃ、１１ａとの間でオーミックコンタクト
を取るために、例えばリンを高濃度（１×１０^１９／cm
^３程度以上）に拡散した状態としている。

【００４６】次に、図１（ｂ）に示すような電極パッド
形成工程を実行する。この工程では、単結晶シリコン薄
膜１４ｂ上の全面にアルミニウムを例えば１μｍ程度の
膜厚となるように蒸着した後に、そのアルミニウム膜を
フォトリソグラフィ技術及びエッチング技術を利用して
パターニングすることにより、電極パッド４ｃ、５ｃ、
１１ａ（１１ａについては図１中に示されていない）を
形成する。尚、この電極パッド形成工程では、電極パッ
ド４ｃ、５ｃ、１１ａのオーミックコンタクトを得るた
めの周知の熱処理（シンタ）を必要に応じて行う。

【００４７】この状態から、図１（ｃ）に示すような寸
法調整工程を実行する。この工程では、単結晶シリコン
ウェハ１４ａの表面（絶縁膜と６と反対側の面）側に切
削・研磨加工を施すことによって、当該ウェハ１４ａの
厚さ寸法が例えば３００μｍとなるように調整し、その
加工面に鏡面仕上げを施す。このように、単結晶シリコ
ンウェハ１４ａの厚さ寸法を３００μｍまで減らすの
は、後でも述べるように、異方性エッチングにより前記
開口部２ａを形成する際にそのエッチング深さを低減
し、以て異方性エッチングに起因するチップ設計寸法の
拡大を防止するためである。

【００４８】次いで、図１（ｄ）に示すようなマスク形
成工程を実行する。この工程では、単結晶シリコンウェ
ハ１４ａの表面（鏡面加工面）の全面に、シリコン窒化
膜を例えばプラズマＣＶＤ法によって０．５μｍ程度の
膜厚となるように堆積した後に、そのシリコン窒化膜を
フォトリソグラフィ技術及びエッチング技術を利用して
パターニングすることにより、前記開口部２ａをエッチ
ングによって形成する際のマスク１５を形成する。

【００４９】この後には、図１（ｅ）に示すトレンチ形
成工程を実行する。この工程では、単結晶シリコン薄膜
１４ｂ及び電極パッド４ｃ、５ｃ、１１ａ上にドライエ
ッチ耐性があるレジスト（図示せず）を所定パターン
（梁構造体３、固定電極構造体４及び５、シールド用薄
膜１２に対応した形状）で形成した状態で、ドライエッ
チング装置により異方性ドライエッチングを実行するこ
とにより、単結晶シリコン薄膜１４ｂ中に、シリコン酸
化膜１４ｃに達するトレンチ１６を形成する。

【００５０】この状態から、図１（ｆ）に示すような第
１のエッチング工程を実行する。この第１のエッチング
工程では、単結晶シリコンウェハ１４ａを、前記マスク
１５を使用し且つ例えばＫＯＨ水溶液を利用して表面
（シリコン酸化膜１４ｃと反対側の面）側から選択エッ
チングする。この場合、斯様なエッチングをシリコン酸
化膜１４ｃまで進行させると、エッチング液の圧力によ
り当該シリコン酸化膜１４ｃが破れて単結晶シリコン薄
膜１４ｂが破壊される可能性が非常に高くなるため、エ
ッチングがシリコン酸化膜１４ｃまで進行しないように
エッチング時間を管理する。尚、このようなエッチング
時間の管理は、例えば、単結晶シリコンウェハ１４ａの
厚さ寸法並びにエッチング液のエッチングレートに基づ
いた計算により行うものであるが、本実施例では、単結
晶シリコンウェハ１４ａの膜厚が１０μｍ程度残存する
ことを目標にした時間管理を行う。また、具体的には図
示しなかったが、この第１のエッチング工程の実行前に
は、ＳＯＩ基板１４の表面側をレジストにより覆ってお
くものであり、このレジストは、例えば第１のエッチン
グ工程終了後に除去するようにしている。

【００５１】次いで、図１（ｇ）に示すような第２のエ
ッチング工程を実行する。この第２のエッチング工程で
は、単結晶シリコンウェハ１４ａの表面側から、例えば
プラズマエッチング装置を利用したドライエッチングを
施すことにより、前記第１のエッチング工程においてシ
リコン酸化膜１４ｃとの間に残した膜厚１０μｍ程度の
単結晶シリコンウェハ１４ａを除去し、以てシリコン酸
化膜１４ｃの裏面（下面）を露出させる。尚、斯様なド
ライエッチングに伴い、マスク１５も同時に除去される
ことになる。

【００５２】そして、図１（ｈ）に示すような第３のエ
ッチング工程を実行する。この第３のエッチング工程で
は、前記第２のエッチング工程で使用したドライエッチ
ング装置のエッチングレートを変更した状態で、シリコ
ン酸化膜１４ｃの裏面（単結晶シリコンウェハ１４ａ側
の面）からドライエッチングを施すことにより、当該シ
リコン酸化膜１４ｃを除去する。このような第３のエッ
チング工程の実行に応じて、前記開口部２ａが形成され
ると共に、梁構造体３のマス部７、梁部８ａ、８ｂ、可
動電極１０ａ、１０ｂ（マス部７、梁部８ａ、８ｂ、可
動電極１０ｂについては図１中に示されていない）がリ
リースされることになる。また、このときには、固定電
極構造体４、５の固定電極４ｂ及び５ｂ（固定電極５ｂ
については図１中に示されていない）もリリースされ
て、固定電極用配線部４ａ及び５ａに片持ち支持された
状態となる。このようにして、第３のエッチング工程の
実行に応じて梁構造体３及び固定電極構造体４、５が形
成（画定）されるものである。

【００５３】そして、このような第３のエッチング工程
の実行後に、ＳＯＩ基板１４を所定のセンサチップ形状
に切断するというダイシング工程を行うことにより半導
体加速度センサ１の基本構造を完成させる。

【００５４】上記のような製造方法によれば、可動部で
あるマス部７、梁部８ａ、８ｂ及び可動電極１０ａ、１
０ｂを備えた梁構造体３をリリースするための最終工程
である第３のエッチング工程をドライエッチングにより
行う構成としたから、最終工程でウエットエッチングを
行う従来構成の場合のように、エッチング液による表面
張力に起因して、梁構造体３が固定電極構造体４及び５
のような固定部分に張り付くというスティッキング現象
が発生することがなくなり、結果的に、製造時における
歩留まりの向上を実現できるるようになる。

【００５５】また、エッチング液としてＫＯＨ水溶液を
使用した第１のエッチング工程では、シリコン酸化膜１
４ｃとの間に所定膜厚の単結晶シリコンウェハ１４ａが
残存されるように構成し、その後に第２エッチング工程
でのドライエッチングにより上記残存された状態の単結
晶シリコンウェハ１４ａを除去する構成としたから、当
該第１のエッチング工程において、そのエッチング液の
圧力がシリコン酸化膜１４ｃ及び単結晶シリコンウェハ
１４ａの双方により受け止めらるようになって、シリコ
ン酸化膜１４ｃひいては単結晶シリコン薄膜１４ｂが破
壊される可能性が低くなる。しかも、シリコン酸化膜１
４ｃを露出させる第２のエッチング工程もドライエッチ
ングにより行われる構成であるから、その工程の実行時
において、シリコン酸化膜１４ｃひいては単結晶シリコ
ン薄膜１４ｂが破壊される可能性が低くなるものであ
り、総じて、製造時における歩留まりの悪化を防止でき
るようになる。

【００５６】さらに、完成状態においては、梁構造体３
の可動部分（マス部７、梁部８ａ、８ｂ、可動電極１０
ａ、１０ｂ）並びに固定電極構造体４、５の固定電極４
ｂ、５ｂが、開口部２ａに臨んだ状態となるから、それ
らの目視検査をその表裏両面から容易に行い得るように
なるという利点もある。

【００５７】ここで、図１（ｃ）に示すような切削・研
磨加工を行う理由について、図１（ｆ）を用いてさらに
詳細にしておく。つまり、図１（ｆ）中に示すように、
開口部２ａの開口設計寸法をａとすると、その寸法ａを
正確にするためには、第１のエッチング工程において、
横方向へのエッチングの進行を抑制できる異方性エッチ
ングを行うことが望ましく、本実施例では、このような
異方性エッチングを単結晶シリコンウェハ１４ａに対し
て行うためにＫＯＨ水溶液を利用している。このような
異方性エッチングは、本実施例のように面方位（１０
０）の単結晶シリコンウェハ１４ａを用いる場合には、
図１（ｆ）に示すようにエッチング面から角度θ（＝５
４．７°）の方向へ進行する。従って、図１（ｆ）中に
示した開口設計寸法ａ、マスク寸法ｂ及びエッチング深
さｄの関係は、 ｂ＝ａ＋２×（ｄ／ｔａｎ５４．７°） で得られることになる。このため、例えばエッチング深
さｄが５００μｍの場合には、マスク寸法ｂを開口設計
寸法ａより約７００μｍ程度大きくしなければならず、
半導体加速度センサ１のチップサイズが拡大してしま
う。

【００５８】そこで、エッチング深さｄを小さくして、
開口設計寸法ａとマスク寸法ｂとの差を縮小するため
に、本実施例では前述したような寸法調整工程を実行す
る構成としている。但し、単結晶シリコンウェハ１４ａ
の厚さ寸法を極端に薄くすると、その厚さばらつきが大
きくなる可能性が出てくると共にハンドリング時に破損
する虞が生じて歩留まりの低下を来たすため、その切削
・研磨の工程能力を考慮した上で、最適の厚さ寸法（本
実施例では３００μｍ）に設定することが重要になって
くる。

【００５９】尚、上記した第１実施例において、単結晶
シリコンウェハ１４ａの厚さ寸法を、当初から３００μ
ｍ程度に設定しておけば、その表面に鏡面仕上げのみを
施せば済むようになって厚さ寸法を薄くするための前記
寸法調整工程が不要になるから、全体の製造工程が簡略
化することはいうまでもない。但し、このような設定と
する場合には、単結晶シリコンウェハ１４ａのハンドリ
ングに注意を払う必要がある。

【００６０】さらに、上記した第１実施例において、単
結晶シリコンウェハ１４ａの表面に予めシリコン酸化膜
を形成したＳＯＩ基板１４を用いる構成とすれば、当該
シリコン酸化膜をエッチングマスクとして利用できるこ
とになるから、マスク形成工程（図１（ｄ）参照）にお
いてシリコン窒化膜を堆積する工程が不要となり、製造
工程をさらに簡略化できることになる。

【００６１】（第２の実施の形態）図４及び図５には本
発明の第２実施例が示されており、以下これについて前
記第１実施例と異なる部分のみ説明する。即ち、第１実
施例の構成では、開口部２ａのための第１のエッチング
工程（図１（ｆ）参照）でのエッチング量を時間管理に
より制御する構成としているが、このような構成では、
単結晶シリコンウェハ１４ａの厚さ寸法やエッチング液
のエッチングレートのばらつきなどにより、単結晶シリ
コンウェハ１４ａの残存膜厚を目標とする１０μｍ程度
に制御することが難しくなるものである。このため、場
合によっては、エッチングがシリコン酸化膜１４ｃまで
若しくはその直前まで進行することがあり、このような
状態となったときにはエッチング液の圧力により当該シ
リコン酸化膜１４ｃひいては単結晶シリコン薄膜１４ｂ
が破壊される事態を招くことがある。このような事態に
対処するためには、第１のエッチング工程を複数回に分
割して実行し、その都度、エッチングの進行状況を確認
しながらエッチング時間を補正するという方法が考えら
れるが、このような方法では、工数が増大するという新
たな問題点を招くことになる。

【００６２】この第２実施例は、上記のような事情を考
慮したものであり、開口部２ａのためのエッチング時に
おける単結晶シリコンウェハ１４ａの残存膜厚を、目標
となる値に簡便且つ確実に加工できるようにしたもので
ある。

【００６３】具体的には、まず、図４（ａ）に示すよう
なＳＯＩ基板１４′を半導体基板として用意する。この
ＳＯＩ基板１４′は、基本的には第１実施例におけるＳ
ＯＩ基板１４と同一構成のものであるが、単結晶シリコ
ンウェハ１４ａにおけるシリコン酸化膜１４ｃとの界面
部分に、１０μｍ程度の深さに達する不純物高濃度層１
４ｄを予め形成した構造となっている。上記不純物高濃
度層１４ｄは、ＳＯＩ基板１４′を貼り合わせ法などに
より形成する前の段階で、例えば、ボロンなどの不純物
をイオン注入した後に高温の不活性ガス雰囲気中で熱処
理を行うことにより形成されるものであり、その不純物
濃度は例えば１×１０^１９／cm^３程度に設定される。

【００６４】次に、図４（ｂ）に示す電極パッド形成工
程、図４（ｃ）に示す寸法調整工程、図４（ｄ）に示す
マスク形成工程、図４（ｅ）に示すトレンチ形成工程
を、それぞれ前記第１実施例と同様に実行した後に、図
５（ｆ）に示すように、単結晶シリコン薄膜１４ｂ側を
レジスト１７によって覆った状態にする被覆工程を実行
する。

【００６５】次いで、図５（ｇ）に示すような第１のエ
ッチング工程を実行する。この第１のエッチング工程で
は、マスク１５及びレジスト１７などが設けられた状態
のＳＯＩ基板１４′を、ＫＯＨ水溶液より成るエッチン
グ液１８中に所定時間だけ浸漬することにより、単結晶
シリコンウェハ１４ａの異方性エッチングを行う。この
場合、高濃度に不純物が拡散されたシリコンにあって
は、エッチング液１８（ＫＯＨ水溶液）によるエッチン
グレートが非常に小さいという一般的性質があるため、
上記第１のエッチング工程では、不純物高濃度層１４ｄ
までエッチングが進行した状態でそのエッチングが事実
上停止した状態となる。従って、エッチング時間の管理
を厳密に行わなくても、単結晶シリコンウェハ１４ａの
残存膜厚を不純物高濃度層１４ｄの深さ寸法に応じて正
確に制御できることになる。

【００６６】この後には、レジスト１７を除去した状態
で、ドライエッチング装置を利用して不純物高濃度層１
４ｄを除去する第２のエッチング工程、並びに当該ドラ
イエッチング装置を利用してシリコン酸化膜１４ｃを除
去する第３のエッチング工程を実行し、最終的に図５
（ｈ）に示すように、開口部２ａを形成した状態とす
る。そして、ＳＯＩ基板１４を所定のセンサチップ形状
に切断するためのダイシング工程を行うことにより半導
体加速度センサ１の基本構造を完成させる。

【００６７】このように構成した第２実施例によれば、
単結晶シリコンウェハ１４ａの厚さ寸法やエッチング液
のエッチングレートがばらつくような状況下であって
も、第１のエッチング工程において単結晶シリコンウェ
ハ１４ａの残存膜厚を正確に制御できる。従って、当該
第１のエッチング工程の実行時において、エッチング液
の圧力を上記残存状態にある単結晶シリコンウェハ１４
ａ及びシリコン酸化膜１４ｃによって確実に受け止める
ことができるようになって、単結晶シリコン薄膜１４ｂ
が破損される恐れがなくなるものである。また、第１の
エッチング工程を前述したように複数回に分割して実行
する必要がないから、工数の増大を招くこともない。勿
論、最終工程である第３のエッチング工程をドライエッ
チングにより行う構成であるから、可動部分のスティッ
キング現象が発生することがなくなって、製造時におけ
る歩留まりの向上を実現できるものである。

【００６８】（第３の実施の形態）図６及び図７には、
上記した第２実施例と同様に、開口部２ａのためのエッ
チング時における単結晶シリコンウェハ１４ａの残存膜
厚を、目標となる値に簡便且つ確実に加工できるように
なるなどの効果を奏する本発明の第３実施例が示されて
おり、以下これについて第１及び第２実施例と異なる部
分のみ説明する。

【００６９】即ち、この第３実施例では、図６（ａ）に
示すように第１実施例と同様のＳＯＩ基板１４（但し、
単結晶シリコンウェハ１４ａは、後述する電気化学スト
ップエッチングのためにＰ型とする必要がある：単結晶
シリコン薄膜１４ｂは前述したようにリンが拡散された
Ｎ型である）を用意した上で、図６（ｂ）に示す電極パ
ッド形成工程、図６（ｃ）に示す寸法調整工程、図６
（ｄ）に示すマスク形成工程を、それぞれ第１実施例と
同様に実行した後に、図７（ｅ）に示すように、単結晶
シリコン薄膜１４ｂの表面側をレジスト１７によって覆
った状態にする被覆工程を実行する。

【００７０】次いで、図７（ｆ）に示すような第１のエ
ッチング工程を実行する。この第１のエッチング工程
は、周知の電気化学ストップエッチングを行うものであ
り、マスク１５及びレジスト１７などが設けられた状態
のＳＯＩ基板１４を、エッチング液１８中に浸漬した状
態で、当該ＳＯＩ基板１４の単結晶シリコン薄膜１４ｂ
に例えば電極パッド４ｃを通じて正極性の電圧を印加
し、エッチング液１８中に配置した電極板１９に負極性
の電圧を印加する。このような電圧印加状態では、単結
晶シリコンウェハ１４ａ中にシリコン酸化膜１４ｃを介
して空乏層２０（便宜上、二点鎖線で示す）が広がるよ
うになる。このため、エッチングが進行して上記空乏層
２０がエッチング液１８中に露出した状態となると、陽
極酸化反応が起こってエッチング面にエッチングレート
が非常に小さい陽極酸化膜が形成されるため、事実上エ
ッチングが停止するようになる。これにより、エッチン
グ時間の管理を厳密に行わなくても、単結晶シリコンウ
ェハ１４ａの残存膜厚を空乏層２０の深さ寸法に応じて
正確に制御できることになる。

【００７１】この後には、レジスト１７を除去した状態
で、図７（ｇ）に示すトレンチ形成工程を第１実施例と
同様に実行してトレンチ１６を形成した後に、ドライエ
ッチング装置を利用して単結晶シリコンウェハ１４ａの
前記残存部分を除去する第２のエッチング工程、並びに
当該ドライエッチング装置を利用してシリコン酸化膜１
４ｃを除去する第３のエッチング工程を実行し、最終的
に図７（ｈ）に示すように、開口部２ａを形成した状態
とする。そして、ＳＯＩ基板１４を所定のセンサチップ
形状に切断するためのダイシング工程を行うことにより
半導体加速度センサ１の基本構造を完成させる。

【００７２】（第４の実施の形態）図８には本発明の第
４実施例が示されており、以下これについて前記第１実
施例と異なる部分のみ説明する。即ち、第１実施例で
は、シリコンウェハ１４ａに開口部２ａを形成するため
に、ウエットエッチングによる第１のエッチング工程
（図１（ｆ）参照）を行った後に、ドライエッチングに
よる第２及び第３のエッチング工程（図１（ｇ）、
（ｈ）参照）を順次行うようにしたが、当初から気相雰
囲気でエッチングする構成としても良い。この場合のエ
ッチング方法としては、ドライエッチング装置を利用す
ることが一般的であり、開口部２ａの寸法を正確に制御
するためには、異方性ドライエッチングを行うことが望
ましい。

【００７３】具体的には、この第４実施例では、図８
（ａ）に示すように第１実施例と同様のＳＯＩ基板１４
を用意した上で、図８（ｂ）に示す電極パッド形成工
程、図８（ｃ）に示す寸法調整工程、図８（ｄ）に示す
マスク形成工程、図８（ｅ）に示すトレンチ形成工程
を、それぞれ第１実施例と同様に実行する。但し、本実
施例の場合、上記マスク形成工程では、ドライエッチ耐
性があるレジストをマスク１５′として設ける。

【００７４】そして、図８（ｆ）に示す第１のエッチン
グ工程では、単結晶シリコンウェハ１４ａに対しマスク
１５′側の面から異方性ドライエッチングを施すことに
より、当該ウェハ１４ａを除去してシリコン酸化膜１４
ｃの裏面（下面）を露出させた状態とする。次いで、図
８（ｇ）に示すように、マスク１５′をアッシングして
除去し、さらに、図８（ｈ）に示す第２のエッチング工
程では、シリコン酸化膜１４ｃの裏面側からドライエッ
チングを施すことにより、当該シリコン酸化膜１４ｃを
除去して開口部２ａを形成した状態とする。そして、Ｓ
ＯＩ基板１４を所定のセンサチップ形状に切断するため
のダイシング工程を行うことにより半導体加速度センサ
１の基本構造を完成させる。

【００７５】このような第４実施例の製造方法によれ
ば、ドライエッチングのみによって開口部２ａを形成で
きるようになるから、製造工程が簡単化すると共に、可
動電極１０ｂ、１０ｂのような可動部にスティッキング
現象が発生する恐れがなくなるものである。尚、このよ
うに異方性ドライエッチングを行う場合には、そのエッ
チングが単結晶シリコンウェハ１４ａの表面に対しほと
んど垂直な方向へ進行するため、ウエットエッチングを
行う場合のように、マスク寸法を大きくする必要がなく
なり、チップサイズの拡大を招く恐れがなくなる。但
し、本実施例のようなドライエッチングは、ＫＯＨ水溶
液を用いたウエットエッチングに比べてエッチングレー
トが小さいという事情があるから、スループットの向上
のためには単結晶シリコンウェハ１４ａの厚さ寸法を３
００μｍ程度に調節しておくことが望ましい。

【００７６】（第５の実施の形態）図９には本発明の第
５実施例が示されており、以下これについて前記第１実
施例と異なる部分のみ説明する。即ち、この第５実施例
は、梁構造体３及び固定電極構造体４、５の平面形状に
工夫を加えることにより、単結晶シリコン薄膜１４ｂに
形成するトレンチパターンをトレンチ幅が大きい部分と
これに比してトレンチ幅が十分に小さい部分を備えた状
態にしたことに特徴を有する。具体的には、まず、図９
（ａ）に示すように第１実施例と同様のＳＯＩ基板１４
を用意した上で、図９（ｂ）に示す電極パッド形成工
程、図９（ｃ）に示す寸法調整工程、図９（ｄ）に示す
マスク形成工程を、それぞれ第１実施例と同様に実行す
る。

【００７７】そして、図９（ｅ）に示すトレンチ形成工
程では、単結晶シリコン薄膜１４ｂ及び電極パッド４
ｃ、５ｃ、１１ａ上にドライエッチ耐性があるレジスト
（図示せず）を、上記のようなトレンチ幅の差が生ずる
ような所定パターンで形成した状態で、ドライエッチン
グ装置により異方性ドライエッチングを実行することに
より、単結晶シリコン薄膜１４ｂ中に、トレンチ幅が大
きく設定された第１のトレンチ２１ａと、これより十分
に小さいトレンチ幅に設定された第２のトレンチ２１ｂ
とを形成する。

【００７８】この場合、上記トレンチ形成工程でのドラ
イエッチング時において、第１のトレンチ２１ａ部分に
はエッチング媒体が十分に供給されるのに対して、第２
のトレンチ２１ｂ部分ではエッチング媒体の供給量が不
足気味になるため、実質的なエッチングレートが小さく
なる。この結果、第１のトレンチ２１ａがシリコン酸化
膜１４ｃに到達した段階でエッチングを終了すると、第
２のトレンチ２１ｂの底部には、単結晶シリコン薄膜１
４ｂが未エッチング状態で残ることになる。

【００７９】この後に、図９（ｆ）に示すような第１の
エッチング工程を実行する。この第１のエッチング工程
では、単結晶シリコンウェハ１４ａを、マスク１５を使
用し且つ例えばＫＯＨ水溶液を利用して選択エッチング
するものであり、この場合にはエッチングストッパとし
てエッチングレートがシリコンに比べて小さいシリコン
酸化膜１４ｃを利用する。

【００８０】次いで、図９（ｇ）に示す第２のエッチン
グ工程において、シリコン酸化膜１４ｃを裏面側からの
ドライエッチングにより除去した後に、図９（ｈ）に示
す第３のエッチング工程において、第２のトレンチ２１
ｂの底部に残存した単結晶シリコン薄膜１４ｂをドライ
エッチングにより除去して開口部２ａを形成する。

【００８１】このような本実施例の製造方法によれば、
第１のエッチング工程の実行時において、エッチング液
の圧力をシリコン酸化膜１４ｃ及び連結状態にある単結
晶シリコン薄膜１４ｂの双方によって確実に受け止める
ことができるようになって、当該単結晶シリコン薄膜１
４ｂが破損される恐れがなくなるものである。勿論、最
終工程である第３のエッチング工程をドライエッチング
により行う構成であるから、可動部分のスティッキング
現象が発生することがなくなって、製造時における歩留
まりの向上を実現できるものである。

【００８２】（第６の実施の形態）図１０及び図１１に
は本発明の第６実施例が示されており、以下これについ
て前記第１実施例と異なる部分のみ説明する。即ち、図
１０（ａ）に示すように第１実施例と同様のＳＯＩ基板
１４を用意した上で、図１０（ｂ）に示す電極パッド形
成工程、図１０（ｃ）に示す寸法調整工程、図１０
（ｄ）に示すマスク形成工程、図１０（ｅ）に示すトレ
ンチ形成工程を、それぞれ第１実施例と同様に実行す
る。

【００８３】次いで、図１１（ｆ）に示す表面保護工程
において、単結晶シリコン薄膜１４ｂの表面側を、容易
に剥離可能な材料である例えば有機系レジスト或いはポ
リイミド系材料より成る表面保護膜２２により覆った状
態とする。この後に、図１１（ｇ）に示す第１のエッチ
ング工程、図１１（ｈ）に示す第２のエッチング工程、
図１１（ｉ）に示す第３のエッチング工程を、それぞれ
第１実施例と同様に実行して開口部２ａを形成し、さら
に、最終的に図１１（ｊ）に示す保護膜除去工程を実行
して表面保護膜２２を取り除く。この場合、製造途中に
おいて単結晶シリコン薄膜１４ｂへダメージが及ぶ事態
を当該表面保護膜２２により防止可能になる利点があ
る。また、表面保護膜２２は有機系レジスト或いはポリ
イミド系材料より成るものであるから、例えば酸素プラ
ズマ中（つまり、ドライ雰囲気中）で簡単に除去できる
ことになる。そして、このような保護膜除去工程を上記
第３のエッチング工程の一部として実行した後に、ＳＯ
Ｉ基板１４を所定のセンサチップ形状に切断するための
ダイシング工程を行うことにより半導体加速度センサ１
の基本構造を完成させる。尚、上記保護膜除去工程をダ
イシング工程の実行後に行う構成としても良い。

【００８４】（第７の実施の形態）梁構造体３などの可
動部分は、半導体加速度センサの製造時のみならず、そ
の実装時、例えばワイヤボンディング時においても破壊
する可能性がある。このような実装段階での破壊を防止
するためには、図１２に示すような本発明の第７実施例
のような手法を用いることができる。

【００８５】即ち、この第７実施例は、前記第６実施例
と同様に、ＳＯＩ基板１４の表面側を表面保護膜２２に
より覆った状態とする表面保護工程（図１２（ａ）参
照）を実行した後に、図１２（ｂ）に示すような窓部形
成工程を実行する。この窓部形成工程では、表面保護膜
２２における電極パッド４ｃ、５ｃ、１１ａとの対応部
分に、当該電極パッド４ｃ、５ｃ、１１ａまで達する窓
部２３（図１２では電極パッド４ｃ、５ｃに対応したも
ののみ図示）を形成する。

【００８６】次いで、図１２（ｃ）に示す第１のエッチ
ング工程を実行する。この第１のエッチング工程では、
単結晶シリコンウェハ１４ａを、マスク１５を使用し且
つ例えばＫＯＨ水溶液を利用して選択エッチングするも
のであり、この場合にはエッチングストッパとしてエッ
チングレートがシリコンに比べて小さいシリコン酸化膜
１４ｃを利用する。このような第１のエッチング工程を
行った後に、ＳＯＩ基板１４を所定のセンサチップ形状
に切断するダイシング工程を実行し、この状態で図１２
（ｄ）に示すワイヤボンディング工程を実行して、電極
パッド４ｃ、５ｃ、１１ａと図示しない外部ボンディン
グパッドとの間をボンディングワイヤ２４により接続す
る。この後に、図１２（ｅ）に示すように、表面保護膜
２２を酸素プラズマなどを使用して除去する。この状態
から、ドライエッチング装置を利用してシリコン酸化膜
１４ｃを除去する第２のエッチング工程を実行する。

【００８７】このような第７実施例によれば、半導体加
速度センサ１のパッケージ直前まで梁構造体３などの可
動部分を破損から保護できるため、歩留まりの向上を実
現できる。また、本実施例の構成によれば、表面保護膜
２２が設けられる関係上、第１のエッチング工程におい
て、前記第１実施例のように単結晶シリコン薄膜１４ｂ
を所定膜厚だけ残存させなくとも十分な強度が得られ
る。従って、その第１のエッチング工程においてシリコ
ン酸化膜１４ｃが露出する状態までエッチングすれば良
くなって、製造工程を簡略化できるようになる。

【００８８】尚、上記した第６実施例及び第７実施例で
は、表面保護膜２２の除去を酸素プラズマを使用して行
う構成としたが、別の方法として、オゾン雰囲気中にて
紫外線を照射する方法もある。これによれば、酸素プラ
ズマを使用する場合のようにチャージアップする必要が
ないため、可動電極１０ａ、１０ｂの固定電極４ｂ、５
ｂに対する張り付き現象をより一層抑制することができ
る。

【００８９】（第８の実施の形態）上記した各実施例で
は、トレンチ形成工程において、ＳＯＩ基板１４にドラ
イエッチングを施すことにより、シリコン酸化膜１４ｃ
に達するトレンチ１６或いは２１ａを形成する構成とし
たが、このような場合には、トレンチ底部におけるシリ
コン酸化膜１４ｃと接した部分が異常な形状になり易い
ことが知られている。即ち、第１ないし第４実施例、第
６及び第７実施例のように、トレンチ１６をドライエッ
チングにより形成した場合、例えば当該トレンチ１６に
より画定された固定電極４ｂ、５ｂ或いは可動電極１０
ａ、１０ｂの最下部に図１３（ａ）に示すような突起２
５が生成されることがある。このような突起２５が生成
された場合には、固定電極４ａ、４ｂ及び可動電極１０
ａ、１０ｂ間の静電容量誤差が大きくなるため、除去し
ておくことが望ましい。

【００９０】そこで、本発明の第８実施例においては、
シリコン酸化膜１４ｃを除去するためのドライエッチン
グ工程を実行した後に、単結晶シリコン薄膜１４ｂに対
し、下方から等方性ドライエッチングを施すという補助
エッチング工程を実行することにより、図１３（ｂ）に
示すように上記のような異常形状を除去するようにして
いる。これにより、半導体加速度センサ１の検出精度
が、固定電極４ａ、４ｂ及び可動電極１０ａ、１０ｂ間
の静電容量誤差の拡大に起因して悪化する事態を未然に
防止できることになる。尚、上記補助エッチング工程の
エッチングレートと、シリコン酸化膜１４ｃを除去する
ためのドライエッチング工程のエッチングレートの差を
小さく設定すれば、ドライエッチング装置のエッチング
条件を変更することなく上記各ドライエッチング工程を
連続的に行うことができるようになり、工程の簡略化を
図り得るようになる。

【００９１】（第９の実施の形態）以下、本発明を半導
体加速度センサに適用した第９実施例について図１４な
いし図２０を参照しながら説明する。図１４には、半導
体力学量センサとしての半導体加速度センサ１０１の平
面構造が示され（但し、図１４中の斜線帯は断面を示す
ものではなく、各構造要素の区別を容易に認識可能にす
るためのものである）、図１５には図２中のＢ−Ｂ線に
沿った模式的な断面構造が示されている。

【００９２】これら図１４及び図１５において、例えば
単結晶シリコンにより構成された支持基板１０２は、開
口部１０２ａを備えた矩形枠状に形成されており、その
上面には、単結晶シリコン層１０３（本発明でいう半導
体層に相当）に形成された梁構造体１０４並びに一対の
固定電極構造体１０５、１０６がシリコン酸化膜より成
る絶縁膜１０７（図２参照）を介して配置されている。

【００９３】上記梁構造体１０４は、矩形棒状のマス部
１０８の両端を、矩形枠状の梁部１０９ａ及び１０９ｂ
を介してアンカー部１１０ａ及び１１０ｂに一体に連結
した構成となっており、これらアンカー部１１０ａ及び
１１０ｂが支持基板１０２における対向辺部上に前記絶
縁膜１０７を介して支持されている。これにより、上記
マス部１０８及び梁部１０９ａ、１０９ｂは、支持基板
１０２の開口部１０２ａに臨んだ状態となっている。
尚、上記梁部１０９ａ及び１０９ｂは、図２中矢印Ｘ方
向の成分を含む加速度を受けたときにマス部１０８を当
該方向へ変位させると共に、加速度の消失に応じて元の
状態に復元させるというバネ機能を備えたものである。

【００９４】さらに、梁構造体１０４は、マス部１０８
の両側面から当該マス部１０８と直交した方向へ一体的
に突出された複数個ずつの可動電極１１１ａ及び１１１
ｂを備えており、これら可動電極１１１ａ及び１１１ｂ
も支持基板１０２の開口部１０２ａに臨んだ状態となっ
ている。尚、これら可動電極１１１ａ及び１１１ｂは、
実際には多数個ずつ設けられるものであるが、図１４で
は簡略化のため２個ずつのみ示している。また、可動電
極１１１ａ及び１１１ｂは、断面矩形の棒状に形成され
ていると共に、矩形状の貫通孔１１２が複数個形成され
ており、この貫通孔１１２により複数の矩形枠状体を直
線状に連結した形態の所謂ラーメン構造を備えた形状と
されている。

【００９５】支持基板１０２上には、梁構造体１０４に
おける一方のアンカー部１１０ｂと一体に連結された状
態の可動電極用配線部１１３が前記絶縁膜１０７を介し
て形成されており、この配線部１１３上の所定位置に
は、ワイヤボンディング用の電極パッド１１３ａが例え
ばアルミニウムにより形成されている。

【００９６】前記固定電極構造体１０５は、支持基板１
０２上に絶縁膜１０７を介して形成された固定電極用配
線部１０５ａと、前記可動電極１１１ａの一方の側面と
所定の検出空隙を存して平行した状態で配置された複数
個の第１の固定電極１０５ｂとを一体に有した構成とな
っており、各固定電極１０５ｂは、上記固定電極用配線
部１０５ａに片持ち状に支持された状態となっている。
これにより、上記第１の固定電極１０５ｂは、支持基板
１０２の開口部１０２ａに臨んだ状態となっている。

【００９７】また、前記固定電極構造体１０６は、支持
基板１０２上に絶縁膜１０７を介して形成された固定電
極用配線部１０６ａと、前記可動電極１１１ｂの一方の
側面（前記可動電極１１１ａにおける前記検出空隙側と
反対側の面）と所定の検出空隙を存して平行した状態で
配置された複数個の第２の固定電極１０６ｂとを一体に
有した構成となっており、各固定電極１０６ｂは、上記
配線部１０６ａに片持ち状に支持された状態となってい
る。これにより、上記第２の固定電極１０６ｂは、支持
基板１０２の開口部１０２ａに臨んだ状態となってい
る。

【００９８】尚、上記第１及び第２の固定電極１０５ｂ
及び１０６ｂは、実際には多数個ずつ設けられるもので
あるが、図１４では簡略化のため２個ずつのみ示してい
る。また、第１及び第２の固定電極１０５ｂ及び１０６
ｂは、断面矩形の棒状に形成されていると共に、矩形状
の貫通孔１１４が複数個形成されており、この貫通孔１
１４により複数の矩形枠状体を直線錠に連結した形態の
所謂ラーメン構造を備えた形状とされている。さらに、
上記固定電極用配線部１０５ａ及び１０６ａ上の所定位
置には、ワイヤボンディング用の電極パッド１０５ｃ及
び１０６ｃがアルミニウムにより形成されている。

【００９９】支持基板１０２の周縁部に残存した単結晶
シリコン層１０３は、シールド用薄膜１０３ａとして機
能するものであり、そのシールド用薄膜１０３ａと梁構
造体１０４及び可動電極用配線部１１３との隣接部位に
は絶縁分離トレンチ１１５が形成され、シールド用薄膜
１０３ａと固定電極用配線部１０５ａ及び１０６ａとの
各隣接部位には絶縁分離トレンチ１１６及び１１７がそ
れぞれ形成されている。また、シールド用薄膜１０３ａ
上には、ワイヤボンディング用の例えば２個の電極パッ
ド１０３ｂがアルミニウムにより形成されている。

【０１００】しかして、本実施例においては、半導体加
速度センサ１０１の製造途中の工程において、前記支持
基板１０２及び単結晶シリコン層１０３に不純物を拡散
することによって、それらの比抵抗を３Ω・cm以下、望
ましくは１Ω・cm以下の比較的低い値に設定している。
この結果、上記のように設定された比抵抗に応じて、固
定電極用配線部１０５ａ及び１０６ａ、第１及び第２の
固定電極１０５ｂ及び１０６ｂ、可動電極１１１ａ及び
１１１ｂ、可動電極用配線部１１３などの抵抗値が決ま
ることになる。

【０１０１】上記のように構成された半導体加速度セン
サ１０１にあっては、図１４中の矢印Ｘ方向の成分を含
む加速度が印加されると、マス部１０８が当該矢印Ｘ方
向へ変位するようになり、その加速度に応じた変位量
は、マス部１０８の質量と梁部１０９ａ、１０９ｂの復
元力、並びに電圧印加状態において可動電極１１１ａ及
び１１１ｂと第１及び第２の固定電極１０５ｂ及び１０
６ｂとの各間に作用する静電気力によって決定される。
この場合、可動電極１１１ａと第１の固定電極１０５ｂ
との間に第１のコンデンサが形成され、また、可動電極
１１１ｂと第２の固定電極１０６ｂとの間に第２のコン
デンサが形成されるものであり、これら第１及び第２の
コンデンサの各静電容量は、上記のようにマス部１０８
に加速度が作用したときの可動電極１１１ａ及び１１１
ｂの変位に応じて差動的に変化するものである。従っ
て、斯様な静電容量の変化を、電極パッド１０５ｃ、１
０６ｃ、１１３ａを通じて電荷量の変化として取り出す
ことにより加速度を検出できることになる。尚、上記第
１及び第２のコンデンサの静電容量は、本実施例の場
合、加速度が印加されていない状態で互いに等しくなる
ように設定されている。

【０１０２】図１６には、上記のような静電容量の変化
を検出するための容量変化検出回路の回路構成が示され
ている。但し、この図１６では、半導体加速度センサ１
０１を等価回路で表現している。即ち、図６に示した半
導体加速度センサ１０１において、 ＣＳ１：可動電極１１１ａ・第１の固定電極１０５ｂ間
の第１のコンデンサ、 ＣＳ２：可動電極１１１ｂ・第２の固定電極１０６ｂ間
の第２のコンデンサ、 ＲＭ１：可動電極１１１ａ部分の単結晶シリコン層１０
３の抵抗、 ＲＭ２：可動電極１１１ｂ部分の単結晶シリコン層１０
３の抵抗、 ＲＲ１：第１の固定電極１０５ｂ部分の単結晶シリコン
層１０３の抵抗、 ＲＲ２：第２の固定電極１０６ｂ部分の単結晶シリコン
層１０３の抵抗、

【０１０３】ＲＨ１：可動電極１１１ａ、１１１ｂの基
部から電極パッド１１３ａに至る部分（マス部１０８及
び可動電極用配線部１１３）の単結晶シリコン層１０３
の抵抗、 ＲＨ２：第１の固定電極１０５ｂの基部から電極パッド
１０５ｃに至る部分（固定電極用配線部１０５ａ）の単
結晶シリコン層１０３の抵抗、 ＲＨ３：第２の固定電極１０６ｂの基部から電極パッド
１０６ｃに至る部分（固定電極用配線部１０６ａ）の単
結晶シリコン層１０３の抵抗、

【０１０４】ＲＰ１：電極パッド１１３ａから絶縁分離
トレンチ１１５に至る部分（可動電極用配線部１１３）
の単結晶シリコン層１０３による寄生抵抗、 ＣＰ１：可動電極配線部１１３の絶縁分離トレンチ１１
５による寄生コンデンサ、 ＲＰ２：絶縁トレンチ１１５及び１１６間に位置した単
結晶シリコン層１０３による寄生抵抗、 ＣＰ２：固定電極配線部１０５ａの絶縁分離トレンチ１
１６による寄生コンデンサ、 ＲＰ３：電極パッド１０５ｃから絶縁分離トレンチ１１
６に至る部分（固定電極用配線部１０５ａ）の単結晶シ
リコン層１０３による寄生抵抗、 ＲＰ４：絶縁トレンチ１１５及び１１７間に位置した単
結晶シリコン層１０３による寄生抵抗、 ＣＰ３：固定電極配線部１０６ａの絶縁分離トレンチ１
１７による寄生コンデンサ、

【０１０５】ＲＰ５：電極パッド１０６ｃから絶縁分離
トレンチ１１７に至る部分（固定電極用配線部１０６
ａ）の単結晶シリコン層１０３による寄生抵抗、 ＲＰ６：電極パッド１１３ａから絶縁膜１０７に至る縦
方向部分（可動電極用配線部１１３）の単結晶シリコン
層１０３による寄生抵抗、 ＣＰ４：電極パッド１１３ａと支持基板１０２との間の
寄生コンデンサ、 ＲＰ７：電極パッド１０５ｃから電極パッド１１３ａ部
分までの支持基板１０２による寄生抵抗、 ＲＰ８：電極パッド１０５ｃまたは１０６ｃから絶縁膜
１０７に至る縦方向部分（固定電極用配線部１０５ａま
たは１０６ａ）の単結晶シリコン層１０３による寄生抵
抗、 ＲＰ９：電極パッド１０６ｃ電極パッド１１３ａ部分ま
での支持基板１０２による寄生抵抗、 である。

【０１０６】一方、電極パッド１０５ｃ（つまり第１の
固定電極１０５ｂ）には、図１７に示すような矩形波よ
り成る第１搬送波信号（周波数は例えば１００ＫＨｚ、
電圧レベルは例えば５Ｖ）が印加され、電極パッド１０
６ｃ（つまり第２の固定電極１０６ｂ）には、上記第１
搬送波信号と位相が１８０°異なる矩形波より成る第２
搬送波信号（図１７参照：周波数は例えば１００ＫＨ
ｚ、電圧レベルは例えば５Ｖ）が印加されるようになっ
ている。尚、具体的に図示しないが、上記第１及び第２
搬送波信号は、同一の発振回路からのクロック信号に同
期して形成されるものである。

【０１０７】上記のような各搬送波信号が印加された状
態では、電極パッド１１３ａ（つまり可動電極１１１
ａ、１１１ｂ）の電位レベルは、第１及び第２のコンデ
ンサＣＳ１及びＣＳ２の静電容量に応じたレベルになる
ものであり、その電位レベルをスイッチドキャパシタ回
路１１８により検出するようにしている。

【０１０８】スイッチドキャパシタ回路１１８は、オペ
アンプ１１８ａ、帰還コンデンサ１１８ｂ及びスイッチ
要素１１８ｃを図示のように組み合わせて接続されてい
る。上記オペアンプ１１８ａは、反転入力端子に電極パ
ッド１１３ａからの信号（可動電極１１１ａ、１１１ｂ
の電位レベルを示す信号）が入力され、非反転入力端子
に２．５Ｖ（つまり、第１及び第２のコンデンサＣＳ１
及びＣＳ２の静電容量が等しい状態時に電極パッド１１
３ａに現れる電位レベルに相当）の電圧信号が与えられ
る構成となっている。また、上記スイッチ要素１１８ｃ
は、前記図示しない発振回路からのクロック信号に同期
して生成されるトリガ信号によりオンオフされるもので
あり、図１７に示すように、第１搬送波信号の立ち下が
りタイミング（第２搬送波信号の立ち上りタイミング）
で一定時間τ（第１搬送波信号の１／２周期より短い時
間）だけオンするように設定される。

【０１０９】図１６に示した容量検出回路は、以下のよ
うに動作することが想定されたものである。

【０１１０】即ち、第１及び第２のコンデンサＣＳ１及
びＣＳ２の容量値が等しい場合、図１７のタイミングチ
ャート中のタイミングＴ１においては、第１の固定電極
１０５ｂに０Ｖ、第２の固定電極１０６ｂに５Ｖ、可動
電極１１１ａ及び１１１ｂに２．５Ｖの電圧がそれぞれ
印加されることになる。これに応じて、第１及び第２の
コンデンサＣＳ１及びＣＳ２などでの電荷分布は図１８
（ａ）に示す状態となる。このときには、スイッチ要素
１１８ｃがオンされるため、スイッチドキャパシタ回路
１１８からの出力電圧Ｖｏは２．５Ｖになる。

【０１１１】上記タイミングＴ１から時間τが経過した
タイミングＴ２において、スイッチ要素１１８ｃがオフ
されたときには、各固定電極１０５ｂ及び１０６ｂに対
する印加電圧は変化しないので、第１及び第２のコンデ
ンサＣＳ１及びＣＳ２での電荷分布は図１８（ａ）に示
す状態のままであり、出力電圧Ｖｏも２．５Ｖのままで
ある。

【０１１２】その後のタイミングＴ３に至ると、第１の
固定電極１０５ｂに５Ｖ、第２の固定電極１０６ｂに０
Ｖの電圧が印加された状態に反転するのに応じて、第１
及び第２のコンデンサＣＳ１及びＣＳ２などでの電荷分
布は図１８（ｂ）に示す状態となる。このときには、図
５（ｂ）中に破線Ｑで囲った部分の総電荷量が零になる
のに伴い、出力電圧Ｖｏが帰還コンデンサ１１８ｂを通
じた放電により応じて徐々に低下するようになる。

【０１１３】この場合、出力電圧Ｖｏのレベルは、第１
及び第２のコンデンサＣＳ１及びＣＳ２の各静電容量の
差動的な変化量、つまり、マス部１０８に作用する加速
度の大きさに応じて変化することになるから、その出力
電圧Ｖｏを利用して加速度の大きさを検出できるように
なる。

【０１１４】ここで、可動電極１１１ａ及び１１１ｂと
第１及び第２の固定電極１０５ｂ及び１０６ｂとの間に
電圧が印加された状態では、その可動電極１１１ａ、１
１１ｂの側面に、前記第１及び第２のコンデンサＣＳ１
及びＣＳ２の容量値と、対応する固定電極１０５ｂ、１
０６ｂとの間の電位差との積により示される電荷が発生
することになる。このように発生する電荷は、電極パッ
ド１１３ａから可動電極１１１ａ及び１１１ｂの側面ま
での経路での抵抗値及び容量値、並びに電極パッド１０
５ｃ及び１０６ｃから第１及び第２の固定電極１０５ｂ
及び１０６ｂの側面までの各経路での抵抗値及び容量値
に応じた時定数を持つことになる。ところが、上記のよ
うな経路中には、図１６に示したような抵抗ファクタ
（ＲＭ１、ＲＭ２、ＲＲ１、ＲＲ２、ＲＨ１〜ＲＨ３、
ＲＰ１〜ＲＰ９）が存在するため、これに起因した上記
時定数の増大による悪影響が避けられない。

【０１１５】従って、上記のような抵抗ファクタの大き
さを決定する支持基板１０２及び単結晶シリコン層１０
３の比抵抗が比較的高い状態となっていた場合、つま
り、時定数が大きい状態時には、以下に（１）、
（２）、（３）に述べるような現象が複合して発生する
ことになる。

【０１１６】（１）第１及び第２のコンデンサＣＳ１及
びＣＳ２と帰還コンデンサ１１８ｂとの間での電荷の動
きが、前記時定数の影響で遅くなる。このため、図１９
（ａ）に示すように、出力電圧Ｖｏの振幅が本来得られ
るべき値とは異なった状態になる現象が発生する。

【０１１７】（２）固定電極１０５ｂ及び１０６ｂに印
加される第１及び第２搬送波信号にも上記時定数による
影響が及ぶので、当該固定電極１０５ｂ及び１０６ｂに
印加される電圧が、図１９（ｂ）に示すように本来得ら
れるべき値より小さくなり、このため、出力電圧Ｖｏの
値も本来得られるべき値から変化することになる。

【０１１８】（３）第１及び第２搬送波信号に上記のよ
うな時定数の影響が及ぶのに応じて、それら第１及び第
２搬送波信号とスイッチ要素１１８ｃのオンオフタイミ
ングに図１９（ｃ）に示すような位相ずれが生じ、これ
に起因して出力電圧Ｖｏの値が本来得られるべき値から
変化する。

【０１１９】要するに、支持基板１０２及び単結晶シリ
コン層１０３の比抵抗が比較的高い状態となっていた場
合には、上記（１）、（２）、（３）のような現象が複
合して発生したときに、その影響による出力電圧Ｖｏの
変動幅が大きくなって加速度の検出特性が悪化すること
になる。

【０１２０】これに対して、本実施例においては、支持
基板１０２及び単結晶シリコン層１０３の比抵抗を、前
述したように３Ω・cm以下、望ましくは１Ω・cm以下の
比較的低い値に設定している。つまり、本実施例におい
ては、図１６中に示した抵抗ＲＭ１、ＲＭ２、ＲＲ１、
ＲＲ２、ＲＨ１〜ＲＨ３、寄生抵抗ＲＰ１〜ＲＰ６、Ｒ
Ｐ８、ＲＰ９の抵抗値を決定する単結晶シリコン層１０
３の比抵抗は勿論のこと、図１６中に示した寄生抵抗Ｒ
Ｐ７を決定する支持基板１０２の比抵抗も比較的小さい
値に設定しているから、抵抗ＲＭ１、ＲＭ２、ＲＲ１、
ＲＲ２、ＲＨ１〜ＲＨ３及び寄生抵抗ＲＰ１〜ＲＰ９の
存在に伴う時定数による影響を極力抑制できるようにな
って、出力電圧Ｖｏの変動幅を小さくできるものであ
る。

【０１２１】因みに、支持基板１０２及び単結晶シリコ
ン層１０３の比抵抗と、コンデンサＣＳ１及びＣＳ２に
電圧を印加した状態での電圧及び電流位相差との関係を
図２０に示すが、前述した時定数に起因した電圧及び電
流の位相ずれ量を許容範囲である１°以内（位相差８９
〜９０°）に収めるためには、上記比抵抗を３Ω・cm以
下とすれば良いことが分かる。

【０１２２】以上の結果、本実施例によれば、支持基板
１０２及び単結晶シリコン層１０３の比抵抗を低い値に
設定するだけの簡単な構成によって加速度の検出特性が
向上するようになる。また、静電容量が差動的に変化す
る第１及び第２コンデンサＣＳ１、ＣＳ２を利用して加
速度の検出を行うことになるから、被検出加速度の大き
さに対する静電容量の変化幅が見掛け上において大きく
なって、Ｓ／Ｎ比が向上するようになる。

【０１２３】（その他の実施の形態）尚、本発明は上記
した実施例に限定されるものではなく、次のような変形
または拡張が可能である。第１実施例及び第３実施例で
は、第１のエッチング工程の実行後に、膜厚１０μｍ程
度で残存させた単結晶シリコンウェハ１４ａをドライエ
ッチングにより除去するための第２のエッチング工程を
行った後に、エッチングレートを変更してシリコン酸化
膜１４ｃをドライエッチングにより除去するための第３
のエッチング工程を行う構成としたが、ドライエッチン
グ条件をコントロールして上記単結晶シリコンウェハ１
４ａ及びシリコン酸化膜１４ｃのエッチングレートの差
を小さく設定すれば、ドライエッチング装置のエッチン
グ条件を変更することなく上記第２及び第３のエッチン
グ工程を連続的に行うことができることになる。従っ
て、この場合には、製造工程を簡略化できるようにな
る。

【０１２４】勿論、第２実施例においても、第２のエッ
チング工程における不純物高濃度層１４ｄのエッチング
レートと、第３のエッチング工程におけるシリコン酸化
膜１４ｃのエッチングレートとの差を小さく設定すれ
ば、ドライエッチング装置のエッチング条件を変更する
ことなく上記第２及び第３のエッチング工程を連続的に
行うことができるようになって、製造工程を簡略化でき
るものである。

【０１２５】上記した各実施例では、単結晶シリコンウ
ェハ１４或いは１４′に開口部２ａを形成した後、つま
り、微細構造部分を有した梁構造体３及び固定電極構造
体４、５を形成した後の時点でダイシング工程を行って
半導体加速度センサの基本構造を完成させる構成とした
が、このように製造工程の最終段階でダイシング工程を
行うことは、半導体加速度センサ１の微細構造部分が破
損するという危険性を孕んでいる。要するに、ダイシン
グ工程では、高速回転されるダイシングソーが使用され
るため、ＳＯＩ基板１４或いは１４′に対して常に振動
が加えられることになり、その振動に起因して上記微細
構造部分が破損する恐れがある。そこで、開口部２ａを
形成する工程を実行する前の時点で、ダイシング工程を
行ってチップ分割し、この後に開口部２ａを形成すると
いう製造方法を採用することができる。

【０１２６】具体的には、第１ないし第３の実施例の場
合について説明すると、第１のエッチング工程が終了し
た時点で、ダイシング工程を行ってチップ分割し、この
後に各センサチップをチップトレイなどにより保持した
状態で第２のエッチング工程及び第３のエッチング工程
を行う構成とすれば良い。このような構成によれば、ダ
イシング加工時には、前記微細構造部分が単結晶シリコ
ンウェハ１４ａの膜厚１０μｍ程度の残存部分及びシリ
コン酸化膜１４ｃにより支持されるようになって、耐振
動性が向上するようになるから、その破損を未然に防止
できるようになる。尚、この場合、第２のエッチング工
程及び第３のエッチング工程でのドライエッチングは真
空チャンバー内で行われるものであって、加工対象物の
形状に対する自由度が高いという事情があるから、当該
第２及び第３のエッチング工程がダイシング加工後に行
われる構成であっても、工程上の支障を来たすことはな
いものである。

【０１２７】半導体加速度センサに限らず、ヨーレート
センサや角速度センサなどのような他の半導体力学量セ
ンサにも応用できる。また、本発明による半導体力学量
センサの製造方法においては、容量式センサの例（第１
ないし第８実施例）で説明したが、可動電極及び固定電
極間の接触を検知する接点式センサとして実現すること
も可能である。

【図面の簡単な説明】

【図１】本発明の第１実施例による製造方法を示す模式
的断面図

【図２】半導体加速度センサの平面構造を示す図

【図３】図２中のＡ−Ａ線に沿った模式的断面図

【図４】本発明の第２実施例による製造方法を示す模式
的断面図その１

【図５】同製造方法を示す模式的断面図その２

【図６】本発明の第３実施例による製造方法を示す模式
的断面図その１

【図７】同製造方法を示す模式的断面図その２

【図８】本発明の第４実施例による製造方法を示す模式
的断面図

【図９】本発明の第５実施例による製造方法を示す模式
的断面図

【図１０】本発明の第６実施例による製造方法を示す模
式的断面図その１

【図１１】同製造方法を示す模式的断面図その２

【図１２】本発明の第７実施例による製造方法を示す模
式的断面図

【図１３】本発明の第８実施例による製造方法を示す要
部の模式的拡大断面図

【図１４】本発明の第９実施例による半導体加速度セン
サの平面構造を示す図

【図１５】図１４中のＢ−Ｂ線に沿った模式的断面図

【図１６】容量変化検出回路の構成を半導体加速度セン
サの等価回路と共に示す図

【図１７】容量変化検出回路の動作説明用のタイミング
チャート

【図１８】容量変化検出回路の電荷の動きを説明するた
めの図

【図１９】検出特性が悪化する現象を説明するためのタ
イミングチャート

【図２０】比抵抗と電圧及び電流位相差との関係を示す
特性図

【符号の説明】

１は半導体加速度センサ、２は支持基板、２ａは開口
部、３は梁構造体（可動部）、４、５は固定電極構造
体、４ｂ、５ｂは固定電極、４ｃ、５ｃは電極パッド、
６は絶縁膜、７はマス部、８ａ、８ｂは梁部、９ａ、９
ｂはアンカー部、１０ａ、１０ｂは可動電極、１１ａは
電極パッド、１４、１４′はＳＯＩ基板（半導体基
板）、１４ａは単結晶シリコンウェハ（半導体層、第１
半導体層）、１４ｂは単結晶シリコン薄膜（半導体層、
第２半導体層）、１４ｃはシリコン酸化膜（絶縁層）、
１４ｄは不純物高濃度層、１５、１５′はマスク、１６
はトレンチ、１８はエッチング液、２１はトレンチ、２
１ａは第１のトレンチ、２１ｂは第２のトレンチ、２２
は表面保護膜、２３は窓部、２４はボンディングワイ
ヤ、１０１は半導体加速度センサ、１０２は支持基板、
１０３は単結晶シリコン層（半導体層）、１０４は梁構
造体、１０５、１０６は固定電極構造体、１０５ａ、１
０６ａは固定電極用配線部、１０５ｂ、１０６ｂは固定
電極、１０５ｃ、１０６ｃは電極パッド、１０７は絶縁
膜、１０８はマス部、１１１ａ、１１１ｂは可動電極、
１１３は可動電極用配線部、１１３ａは電極パッド、１
１５〜１１７は絶縁分離トレンチ、１１８はスイッチド
キャパシタ回路、ＣＳ１は第１のコンデンサ、ＣＳ２は
第２のコンデンサを示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺田 雅一 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 杉戸 泰成 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 彼末 将和 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 吉原 晋二 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 尾添 祥司 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 藤野 誠二 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 酒井 峰一 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 村田 稔 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 竹内 幸裕 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 青山 正紀 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内

Claims (30)

【特許請求の範囲】
1. 【請求項１】 絶縁層で分離された複数の半導体層を有
   する半導体基板に対し、その両面から所望の層を適宜に
   エッチングして除去する加工を施すことにより、力学量
   検出のための可動部を形成するようにした半導体力学量
   センサの製造方法において、 前記可動部を形成する際には、少なくとも最終的に当該
   可動部を画定するための可動部画定工程を気相雰囲気で
   行うように構成したことを特徴とする半導体力学量セン
   サの製造方法。
2. 【請求項２】 前記可動部を画定する際にエッチングす
   る層は、前記半導体層、絶縁層及び前記半導体基板上に
   形成される保護膜の何れかであることを特徴とする請求
   項１記載の半導体力学量センサの製造方法。
3. 【請求項３】 絶縁層で分離された複数の半導体層を有
   する半導体基板に対し選択的なエッチング加工を施すこ
   とにより、力学量検出のための可動部を形成するように
   した半導体力学量センサの製造方法において、 前記半導体基板の一方面の半導体層にトレンチを形成す
   るトレンチ形成工程と、 前記半導体基板の他方面の半導体層のうち少なくとも前
   記トレンチに対応した部分を適宜除去する半導体層除去
   工程と、 前記半導体基板の他方面の半導体層を除去することによ
   り露出する絶縁層を気相雰囲気で適宜除去して前記半導
   体基板の所望部位に前記可動部を画定する可動部画定工
   程とを実行することを特徴とする半導体力学量センサの
   製造方法。
4. 【請求項４】 前記トレンチが形成された半導体層を覆
   った状態の表面保護膜を形成する表面保護工程を実行す
   ると共に、 前記可動部画定工程では、前記半導体基板の他方面の半
   導体層を除去することにより露出する絶縁層を適宜除去
   した後に、前記表面保護膜を気相雰囲気で除去すること
   により、前記半導体基板の所望部位に前記可動部を画定
   するように構成されていることを特徴とする請求項３記
   載の半導体力学量センサの製造方法。
5. 【請求項５】 絶縁層で分離された複数の半導体層を有
   する半導体基板に対し選択的なエッチング加工を施すこ
   とにより、力学量検出のための可動部を形成するように
   した半導体力学量センサの製造方法において、 前記半導体基板の一方面の半導体層に第１のトレンチ及
   びこの第１のトレンチより浅い形状の第２のトレンチを
   形成するトレンチ形成工程と、 前記半導体基板の他方面の半導体層のうち少なくとも前
   記第２のトレンチに対応した部分を適宜除去する半導体
   層除去工程と、 前記半導体基板の他方面の半導体層を除去することによ
   り露出する絶縁層を適宜除去すると共に、前記第２のト
   レンチの底部に相当した半導体層を気相雰囲気で除去し
   て前記半導体基板の所望部位に前記可動部を画定する可
   動部画定工程とを実行することを特徴とする半導体力学
   量センサの製造方法。
6. 【請求項６】 前記第１及び第２のトレンチが形成され
   た半導体層を覆った状態の表面保護膜を形成する表面保
   護工程を実行すると共に、 前記可動部画定工程では、前記半導体基板の他方面の半
   導体層を除去することにより露出する絶縁層を適宜除去
   すると共に、前記第２のトレンチの底部に相当した半導
   体層を除去した後に、前記表面保護膜を気相雰囲気で除
   去することにより、前記半導体基板の所望部位に前記可
   動部を画定するように構成されていることを特徴とする
   請求項５記載の半導体力学量センサの製造方法。
7. 【請求項７】 前記可動部画定工程に先立って、半導体
   基板を所定のセンサチップ形状に切断するダイシング工
   程を実行することを特徴とする請求項１ないし６の何れ
   かに記載の半導体力学量センサの製造方法。
8. 【請求項８】 前記半導体基板のエッチングを行うのに
   先立って、当該半導体基板における前記可動部が形成さ
   れる半導体層と反対側の半導体層を所定の厚さ寸法とな
   るまで研削・研磨する厚さ寸法調整工程を実行すること
   を特徴とする請求項１ないし７の何れかに記載の半導体
   力学量センサの製造方法。
9. 【請求項９】 支持基板上に電気的に絶縁された状態で
   支持され、力学量の作用に応じて変位する半導体材料製
   の可動電極と、 前記支持基板上に電気的に絶縁された状態で支持され、
   前記可動電極と所定空隙を存して対向配置された半導体
   材料製の固定電極とを備えた半導体力学量センサの製造
   方法において、 最終的に前記支持基板となる第１半導体層上に絶縁層を
   介して第２半導体層を積層した状態の半導体基板を用意
   し、 前記第２半導体層に前記可動電極及び固定電極を画定す
   るためのトレンチを前記絶縁層に達するように形成する
   トレンチ形成工程と、 前記第１半導体層における前記可動電極及び固定電極の
   形成領域に対応した部分を前記絶縁層と反対側の面から
   ウエットエッチングすると共に、そのエッチング領域の
   第１半導体層の膜厚が予め設定した膜厚となった時点で
   エッチング停止する第１のエッチング工程と、 この第１のエッチング工程の実行に応じて残存された前
   記設定膜厚の第１半導体層を気相雰囲気でエッチングす
   ることにより除去して前記絶縁層を露出させる第２のエ
   ッチング工程と、 前記絶縁層を気相雰囲気でのエッチングにより除去する
   ことにより、前記トレンチと連続した状態の開口部を形
   成して前記可動電極及び固定電極を形成する第３のエッ
   チング工程とを実行することを特徴とする半導体力学量
   センサの製造方法。
10. 【請求項１０】 前記半導体基板として、前記第１半導
    体層における前記絶縁層との界面部分に所定深さに達す
    る不純物高濃度層を予め形成した状態のものを使用し、 前記第１のエッチング工程では、前記不純物高濃度層に
    対するエッチングレートが相対的に小さくなるエッチン
    グ液を使用することにより、前記第１半導体層のエッチ
    ングを上記不純物高濃度層が露出した時点で停止させる
    ことを特徴とする請求項９記載の半導体力学量センサの
    製造方法。
11. 【請求項１１】 前記第１のエッチング工程では、前記
    第２半導体層中に空乏層が形成されるよう前記第１半導
    体層にバイアス電圧を印加した状態でウエットエッチン
    グを行い、上記空乏層が露出した時点でエッチング停止
    することを特徴とする請求項９記載の半導体力学量セン
    サの製造方法。
12. 【請求項１２】 前記第２のエッチング工程でのエッチ
    ングレートと、前記第３のエッチング工程でのエッチン
    グレートとの差を小さく設定することを特徴とする請求
    項９ないし１１の何れかに記載の半導体力学量センサの
    製造方法。
13. 【請求項１３】 前記第３のエッチング工程に先立っ
    て、半導体基板を所定のセンサチップ形状に切断するダ
    イシング工程を実行することを特徴とする請求項９ない
    し１２の何れかに記載の半導体力学量センサの製造方
    法。
14. 【請求項１４】 前記第１のエッチング工程は、異方性
    エッチングにより行われることを特徴とする請求項９な
    いし１３の何れかに記載の半導体力学量センサの製造方
    法。
15. 【請求項１５】 支持基板上に電気的に絶縁された状態
    で支持され、力学量の作用に応じて変位する半導体材料
    性の可動電極と、 前記支持基板上に電気的に絶縁された状態で支持され、
    前記可動電極と所定空隙を存して対向配置された半導体
    材料製の固定電極とを備えた半導体力学量センサの製造
    方法において、 最終的に前記支持基板となる第１半導体層上に絶縁層を
    介して第２半導体層を積層した状態の半導体基板を用意
    し、 前記第２半導体層に前記可動電極及び固定電極を画定す
    るためのトレンチを前記絶縁層に達するように形成する
    トレンチ形成工程と、 前記第１半導体層における前記可動電極及び固定電極の
    形成領域に対応した部分を前記絶縁層と反対側の面から
    気相雰囲気でエッチングすることにより前記絶縁層を露
    出させる第１のエッチング工程と、 前記絶縁層を気相雰囲気でのエッチングにより除去する
    ことにより、前記トレンチと連続した状態の開口部を形
    成して前記可動電極及び固定電極を形成する第２のエッ
    チング工程とを実行することを特徴とする半導体力学量
    センサの製造方法。
16. 【請求項１６】 前記第１のエッチング工程は、異方性
    ドライエッチングにより行われることを特徴とする請求
    項１５記載の半導体力学量センサの製造方法。
17. 【請求項１７】 前記第１のエッチング工程でのエッチ
    ングレートと第２のエッチング工程でのエッチングレー
    トの差を小さく設定したことを特徴とする請求項１５ま
    たは１６記載の半導体力学量センサの製造方法。
18. 【請求項１８】 前記第２のエッチング工程に先立っ
    て、半導体基板を所定のセンサチップ形状に切断するダ
    イシング工程を実行することを特徴とする請求項１５な
    いし１７の何れかに記載の半導体力学量センサの製造方
    法。
19. 【請求項１９】 支持基板上に電気的に絶縁された状態
    で支持され、力学量の作用に応じて変位する半導体材料
    性の可動電極と、 前記支持基板上に電気的に絶縁された状態で支持され、
    前記可動電極と所定空隙を存して対向配置された半導体
    材料製の固定電極とを備えた半導体力学量センサの製造
    方法において、 前記可動電極及び固定電極を画定するためのトレンチパ
    ターンを、トレンチ幅が大きい部分とこれに比してトレ
    ンチ幅が十分に小さい部分を備えた状態に設定した上
    で、 最終的に前記支持基板となる第１半導体層上に絶縁層を
    介して第２半導体層を積層した状態の半導体基板を用意
    し、 前記第２半導体層上に前記トレンチパターンに対応した
    形状の異なる幅の溝パターンを有する状態のマスクを形
    成するマスク形成工程と、 前記第２半導体層に前記マスクを利用したエッチング加
    工を施すと共に、前記溝パターンの幅が大きい部分に形
    成される第１のトレンチが前記絶縁層に達した時点で上
    記エッチング加工を停止することにより、前記溝パター
    ンの幅が小さい部分に形成される第２のトレンチの底部
    に上記第２半導体層を残存させた状態とするトレンチ形
    成工程と、 前記第１半導体層における前記可動電極及び固定電極の
    形成領域に対応した部分を前記絶縁層と反対側の面から
    エッチングして前記絶縁層を露出させる第１のエッチン
    グ工程と、 前記絶縁層を気相雰囲気でのエッチングにより除去する
    第２のエッチング工程と、 前記第２のトレンチの底部に残存した第２半導体層をド
    ライエッチングにより除去することにより、そのトレン
    チと連続した状態の開口部を形成して前記可動電極及び
    固定電極を形成する第３のエッチング工程とを実行する
    ことを特徴とする半導体力学量センサの製造方法。
20. 【請求項２０】 前記トレンチ形成工程でのエッチング
    は、異方性ドライエッチングであることを特徴とする請
    求項１９記載の半導体力学量センサの製造方法。
21. 【請求項２１】 前記第２のエッチング工程でのエッチ
    ングレートと第３のエッチング工程でのエッチングレー
    トの差を小さく設定したことを特徴とする請求項１９ま
    たは２０記載の半導体力学量センサの製造方法。
22. 【請求項２２】 前記第３のエッチング工程に先立っ
    て、半導体基板を所定のセンサチップ形状に切断するダ
    イシング工程を実行することを特徴とする請求項１９な
    いし２１の何れかに記載の半導体力学量センサの製造方
    法。
23. 【請求項２３】 前記第１のエッチング工程に先立っ
    て、前記半導体基板の第１半導体層を所定の厚さ寸法と
    なるまで研削・研磨する厚さ寸法調整工程を実行するこ
    とを特徴とする請求項９ないし２２の何れかに記載の半
    導体力学量センサの製造方法。
24. 【請求項２４】 前記トレンチ形成工程の実行後に、前
    記第２半導体層の表面側を、容易に剥離可能な材料より
    成る表面保護膜で覆った状態とする表面保護工程を実行
    することを特徴とする請求項９ないし２３の何れかに記
    載の半導体力学量センサの製造方法。
25. 【請求項２５】 前記表面保護膜は、半導体基板を所定
    のセンサチップ形状に切断するダイシング工程の実行後
    に除去されることを特徴とする請求項２４記載の半導体
    力学量センサの製造方法。
26. 【請求項２６】 前記可動電極及び固定電極を形成する
    工程を実行した後に、それら可動電極及び固定電極に対
    してそれらの裏面側からドライエッチングを施す補助エ
    ッチング工程を実行することを特徴とする請求項９ない
    し２５の何れかに記載の半導体力学量センサの製造方
    法。
27. 【請求項２７】 前記補助エッチング工程は、等方性エ
    ッチングにより行われることを特徴とする請求項２６記
    載の半導体力学量センサの製造方法。
28. 【請求項２８】 半導体製支持基板上に絶縁膜を介して
    設けられた半導体層に力学量の作用に応じて変位するよ
    うに形成された可動電極と、 前記半導体層に前記可動電極と所定空隙を存して対向す
    るように形成され、上記可動電極の変位に応じて静電容
    量が変化するコンデンサを当該可動電極との間に形成す
    る固定電極と、 前記半導体層に、当該半導体層上の電極部と前記可動電
    極及び固定電極との各間をそれそれ繋ぐように形成され
    た可動電極用配線部及び固定電極用配線部とを備え、 前記コンデンサの静電容量の変化を交流電圧信号を利用
    して取り出すことにより力学量を検出するようにした半
    導体力学量センサにおいて、 前記支持基板及び半導体層の比抵抗が双方とも３Ω・cm
    以下の比較的低い値となるように設定したことを特徴と
    する半導体力学量センサ。
29. 【請求項２９】 前記固定電極として、前記可動電極の
    変位に応じて静電容量が差動的に変化する第１及び第２
    コンデンサを当該可動電極との間に形成する第１及び第
    ２の固定電極が設けられることを特徴とする請求項２８
    記載の半導体力学量センサ。
30. 【請求項３０】前記第１の固定電極及び可動電極間と前
    記第２の固定電極及び可動電極間とに互いに位相が１８
    ０°異なる搬送波信号をそれぞれ印加した状態での可動
    電極の電位レベルの変化に基いて力学量を検出するよう
    に構成されていることを特徴とする請求項２９記載の半
    導体力学量センサ。