JP2000029433A - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JP2000029433A JP2000029433A JP10194037A JP19403798A JP2000029433A JP 2000029433 A JP2000029433 A JP 2000029433A JP 10194037 A JP10194037 A JP 10194037A JP 19403798 A JP19403798 A JP 19403798A JP 2000029433 A JP2000029433 A JP 2000029433A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- liquid crystal
- display device
- crystal display
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 本発明は、画面の１水平ライン中全ての画素
への充電時間を平均化し、左右での充電時間の差を無く
し、液晶表示装置内のＴＦＴやライン抵抗等のデバイス
の性能のバラツキによる画素への充電量のバラツキも吸
収することができ、これにより画面左右での表示ムラの
原因を無くすことができる。 【解決手段】 タイミング・制御信号発生部１０１で、
ビデオ信号メモリー部１０２への書き込み、読み出しの
タイミング信号及び、液晶表示装置１０３内部のソース
ドライバ部１０４、ゲートドライバ１０５への制御信号
を発生する。タイミング・制御信号発生部はビデオ信号
１００からその同期信号を受け取り、ビデオ信号メモリ
ー部１０２は１水平期間の映像信号の水平走査方向を正
方向と逆方向に加工した映像信号を液晶表示装置に供給
する。このビデオ信号メモリー部１０２の入力、出力の
映像信号の関係は１水平期間かつ１垂直期間毎に映像信
号の出力方向を正方向と逆方向に切り替えた場合、図２
の通りとなる。
への充電時間を平均化し、左右での充電時間の差を無く
し、液晶表示装置内のＴＦＴやライン抵抗等のデバイス
の性能のバラツキによる画素への充電量のバラツキも吸
収することができ、これにより画面左右での表示ムラの
原因を無くすことができる。 【解決手段】 タイミング・制御信号発生部１０１で、
ビデオ信号メモリー部１０２への書き込み、読み出しの
タイミング信号及び、液晶表示装置１０３内部のソース
ドライバ部１０４、ゲートドライバ１０５への制御信号
を発生する。タイミング・制御信号発生部はビデオ信号
１００からその同期信号を受け取り、ビデオ信号メモリ
ー部１０２は１水平期間の映像信号の水平走査方向を正
方向と逆方向に加工した映像信号を液晶表示装置に供給
する。このビデオ信号メモリー部１０２の入力、出力の
映像信号の関係は１水平期間かつ１垂直期間毎に映像信
号の出力方向を正方向と逆方向に切り替えた場合、図２
の通りとなる。
Description
【０００１】
【発明が属する技術分野】本発明は、アクティブマトリ
ックス液晶表示装置の駆動方法に関する。
ックス液晶表示装置の駆動方法に関する。
【０００２】
【従来の技術】従来は映像信号を一旦サンプルホールド
コンデンサでサンプルホールドし、液晶表示装置のソー
スライン全てに一度出力し、同一のゲートライン上の全
ての画素に対して、１水平ラインの走査中で画素に充電
することにより、画素の表示を左右で均一にしており、
そのような技術は、例えば特開昭５８−１８２６９７号
公報に記載されている。
コンデンサでサンプルホールドし、液晶表示装置のソー
スライン全てに一度出力し、同一のゲートライン上の全
ての画素に対して、１水平ラインの走査中で画素に充電
することにより、画素の表示を左右で均一にしており、
そのような技術は、例えば特開昭５８−１８２６９７号
公報に記載されている。
【０００３】上記のような複雑な回路構成を用いずに、
ポリシリコン等の電子及び正孔の移動度の高い物質を薄
膜トランジスタに用いた液晶表示装置において、図３に
示すように１水平期間に１本のスキャンラインへオンパ
ルスを出力し、その１水平期間に前記スキャンラインに
対応する映像信号の電圧を各データラインに順次出力す
ることにより、前記スキャンラインに対応する画素に充
電を完了し、次の１水平期間に異なるスキャンラインの
駆動を行うことにより１画面の画素に映像信号に対応す
る電圧の充電を行い表示を行うことができる。
ポリシリコン等の電子及び正孔の移動度の高い物質を薄
膜トランジスタに用いた液晶表示装置において、図３に
示すように１水平期間に１本のスキャンラインへオンパ
ルスを出力し、その１水平期間に前記スキャンラインに
対応する映像信号の電圧を各データラインに順次出力す
ることにより、前記スキャンラインに対応する画素に充
電を完了し、次の１水平期間に異なるスキャンラインの
駆動を行うことにより１画面の画素に映像信号に対応す
る電圧の充電を行い表示を行うことができる。
【０００４】
【発明が解決しようとする課題】しかし、ポリシリコン
等を薄膜トランジスタに用いた液晶表示装置では、画面
の１水平ライン中の画面位置で画素への充電時間が異な
っており、それが画面左右での表示ムラの原因となって
いた。これは、ソースドライバ部からデータラインへの
出力が終了しても、データラインＳ１上にはその電圧が
保持されている状態となるので画素１での充電時間が１
水平期間にわたることになり、画素ｎでは充電時間が短
くなるためである。
等を薄膜トランジスタに用いた液晶表示装置では、画面
の１水平ライン中の画面位置で画素への充電時間が異な
っており、それが画面左右での表示ムラの原因となって
いた。これは、ソースドライバ部からデータラインへの
出力が終了しても、データラインＳ１上にはその電圧が
保持されている状態となるので画素１での充電時間が１
水平期間にわたることになり、画素ｎでは充電時間が短
くなるためである。
【０００５】本発明は、サンプルホールドコンデンサを
用いない液晶表示装置においても、画面の１水平ライン
中全ての画素への充電時間を平均化し、左右での充電時
間の差を無くし、液晶表示装置内のＴＦＴやライン抵抗
等のデバイスの性能のバラツキによる画素への充電量の
バラツキも吸収することができ、これにより画面左右で
の表示ムラの原因を無くすことができる。
用いない液晶表示装置においても、画面の１水平ライン
中全ての画素への充電時間を平均化し、左右での充電時
間の差を無くし、液晶表示装置内のＴＦＴやライン抵抗
等のデバイスの性能のバラツキによる画素への充電量の
バラツキも吸収することができ、これにより画面左右で
の表示ムラの原因を無くすことができる。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、複数のスキャンラインと、該スキャンラインと直交
する複数のデータラインと、前記スキャンラインと前記
データラインの交点に設けられたスイッチング素子と、
該スイッチング素子に接続された画素とを有する液晶表
示装置の駆動回路において、１水平期間に毎に前記スキ
ャンラインへオンパルスを順次出力するゲートドライバ
と、前記１水平期間に前記スキャンラインに対応する映
像信号の電圧を各データラインに順次出力するソースド
ライバを有し、前記ソースドライバは、１垂直期間毎に
前記スキャンラインに対応する映像信号のデータライン
への出力を順方向と逆方向とで切り替えることを特徴と
する。
は、複数のスキャンラインと、該スキャンラインと直交
する複数のデータラインと、前記スキャンラインと前記
データラインの交点に設けられたスイッチング素子と、
該スイッチング素子に接続された画素とを有する液晶表
示装置の駆動回路において、１水平期間に毎に前記スキ
ャンラインへオンパルスを順次出力するゲートドライバ
と、前記１水平期間に前記スキャンラインに対応する映
像信号の電圧を各データラインに順次出力するソースド
ライバを有し、前記ソースドライバは、１垂直期間毎に
前記スキャンラインに対応する映像信号のデータライン
への出力を順方向と逆方向とで切り替えることを特徴と
する。
【０００７】請求項２に記載の発明は、複数のスキャン
ラインと、該スキャンラインと直交する複数のデータラ
インと、前記スキャンラインと前記データラインの交点
に設けられたスイッチング素子と、該スイッチング素子
に接続された画素とを有する液晶表示装置の駆動回路に
おいて、１水平期間に毎に前記スキャンラインへオンパ
ルスを順次出力するゲートドライバと、前記１水平期間
に前記スキャンラインに対応する映像信号の電圧を各デ
ータラインに順次出力するソースドライバを有し、前記
ソースドライバは、１水平期間毎に前記スキャンライン
に対応する映像信号のデータラインへの出力を順方向と
逆方向とで切り替えることを特徴とする。
ラインと、該スキャンラインと直交する複数のデータラ
インと、前記スキャンラインと前記データラインの交点
に設けられたスイッチング素子と、該スイッチング素子
に接続された画素とを有する液晶表示装置の駆動回路に
おいて、１水平期間に毎に前記スキャンラインへオンパ
ルスを順次出力するゲートドライバと、前記１水平期間
に前記スキャンラインに対応する映像信号の電圧を各デ
ータラインに順次出力するソースドライバを有し、前記
ソースドライバは、１水平期間毎に前記スキャンライン
に対応する映像信号のデータラインへの出力を順方向と
逆方向とで切り替えることを特徴とする。
【０００８】以下に本発明による作用について説明す
る。本発明の請求項１に記載の液晶表示装置によれば、
１垂直期間毎にスキャンラインに対応する映像信号のデ
ータラインへの出力を順方向と逆方向とで切り替えるた
め、同一のスキャンラインにおいて、画素の左右の液晶
の充電が２垂直期間で均一化され、画面の表示を左右で
均一化できる。
る。本発明の請求項１に記載の液晶表示装置によれば、
１垂直期間毎にスキャンラインに対応する映像信号のデ
ータラインへの出力を順方向と逆方向とで切り替えるた
め、同一のスキャンラインにおいて、画素の左右の液晶
の充電が２垂直期間で均一化され、画面の表示を左右で
均一化できる。
【０００９】本発明の請求項２に記載の液晶表示装置に
よれば、１水平期間毎にスキャンラインに対応する映像
信号のデータラインへの出力を順方向と逆方向とで切り
替えるため、隣接するスキャンラインにおいて画素の左
右の液晶の充電時間が異なるため、画面の表示の充電不
足が左右一方に片寄ることがないため、画面の表示を均
一化できる。
よれば、１水平期間毎にスキャンラインに対応する映像
信号のデータラインへの出力を順方向と逆方向とで切り
替えるため、隣接するスキャンラインにおいて画素の左
右の液晶の充電時間が異なるため、画面の表示の充電不
足が左右一方に片寄ることがないため、画面の表示を均
一化できる。
【００１０】
【発明の実施の形態】図１に、本発明の実施形態のブロ
ック図を示す。以下では、ポリシリコン等の電子及び正
孔の移動度の高い物質を薄膜トランジスタに用い、デー
タラインでサンプルホールドを行う液晶表示装置につい
て示す。
ック図を示す。以下では、ポリシリコン等の電子及び正
孔の移動度の高い物質を薄膜トランジスタに用い、デー
タラインでサンプルホールドを行う液晶表示装置につい
て示す。
【００１１】タイミング・制御信号発生部１０１で、ビ
デオ信号メモリー部１０２への書き込み、読み出しのタ
イミング信号及び、液晶表示装置１０３内部のソースド
ライバ部１０４、ゲートドライバ１０５への制御信号を
発生する。タイミング・制御信号発生部はビデオ信号１
００からその同期信号を受け取り、ビデオ信号メモリー
部１０２は１水平期間の映像信号の水平走査方向を正方
向と逆方向に加工した映像信号を液晶表示装置に供給す
る。このビデオ信号メモリー部１０２の入力、出力の映
像信号の関係は１水平期間かつ１垂直期間毎に映像信号
の出力方向を正方向と逆方向に切り替えた場合、図２の
通りとなる。ビデオ信号メモリー部１０２はデジタルラ
インメモリー又はアナログＳ／Ｈメモリーを用いて実現
することができる。
デオ信号メモリー部１０２への書き込み、読み出しのタ
イミング信号及び、液晶表示装置１０３内部のソースド
ライバ部１０４、ゲートドライバ１０５への制御信号を
発生する。タイミング・制御信号発生部はビデオ信号１
００からその同期信号を受け取り、ビデオ信号メモリー
部１０２は１水平期間の映像信号の水平走査方向を正方
向と逆方向に加工した映像信号を液晶表示装置に供給す
る。このビデオ信号メモリー部１０２の入力、出力の映
像信号の関係は１水平期間かつ１垂直期間毎に映像信号
の出力方向を正方向と逆方向に切り替えた場合、図２の
通りとなる。ビデオ信号メモリー部１０２はデジタルラ
インメモリー又はアナログＳ／Ｈメモリーを用いて実現
することができる。
【００１２】ビデオ信号メモリー部１０２から、正方向
の映像信号が供給されたソースドライバは、データライ
ンＳ１から映像信号の出力を開始する。この時の各信号
のタイミングは図３の様になる。又、ビデオ信号メモリ
ー部１０２から逆方向の映像信号が供給されたソースド
ライバはデータラインＳｎから映像信号の出力を開始す
る。この時の各信号のタイミングは図４の様になる。
の映像信号が供給されたソースドライバは、データライ
ンＳ１から映像信号の出力を開始する。この時の各信号
のタイミングは図３の様になる。又、ビデオ信号メモリ
ー部１０２から逆方向の映像信号が供給されたソースド
ライバはデータラインＳｎから映像信号の出力を開始す
る。この時の各信号のタイミングは図４の様になる。
【００１３】従来は、図３に示すようなデータラインＳ
１から映像信号の出力を開始する場合のみの駆動のた
め、画面の左右の画素での充電時間が異なり、画面左右
での表示ムラの原因となっていたが、本実施形態の駆動
回路例では、画素に対する充電が図３、図４の状態を繰
り返すことにより画素１から画素ｎでの充電時間は平均
化され、表示を繰り返すことにより全ての画素において
実質的に同等の充電期間となり左右での表示ムラが改善
される。
１から映像信号の出力を開始する場合のみの駆動のた
め、画面の左右の画素での充電時間が異なり、画面左右
での表示ムラの原因となっていたが、本実施形態の駆動
回路例では、画素に対する充電が図３、図４の状態を繰
り返すことにより画素１から画素ｎでの充電時間は平均
化され、表示を繰り返すことにより全ての画素において
実質的に同等の充電期間となり左右での表示ムラが改善
される。
【００１４】また、図３、図４の状態を１水平期間かつ
１垂直期間毎に切り替えることにより、図３、図４での
充電状態の差によるちらつきを画面内でちらし、画面の
上下左右において表示ムラが改善される。
１垂直期間毎に切り替えることにより、図３、図４での
充電状態の差によるちらつきを画面内でちらし、画面の
上下左右において表示ムラが改善される。
【００１５】
【発明の効果】本発明の請求項１によれば、同一のスキ
ャンラインにおいて、画素の左右の液晶の充電が２垂直
期間で均一化され、画面の表示を左右で均一化できる。
ャンラインにおいて、画素の左右の液晶の充電が２垂直
期間で均一化され、画面の表示を左右で均一化できる。
【００１６】本発明の請求項２によれば、隣接するスキ
ャンラインにおいて画素の左右の液晶の充電時間が異な
るため、画面の表示の充電不足が左右一方に片寄ること
がないため、画面の表示を均一化できる。
ャンラインにおいて画素の左右の液晶の充電時間が異な
るため、画面の表示の充電不足が左右一方に片寄ること
がないため、画面の表示を均一化できる。
【図１】本実施形態の構成例ブロック図である。
【図２】ビデオ信号メモリー部における入力、出力ビデ
オ信号の関係図である。
オ信号の関係図である。
【図３】映像信号の正方向充電時のタイミング図であ
る。
る。
【図４】映像信号の逆方向充電時のタイミング図であ
る。
る。
１００ ビデオ信号 １０１ タイミング・制御信号発生部 １０２ ビデオ信号メモリー部 １０３ 液晶表示装置 １０４ ソースドライバ部 １０５ ゲートドライバ部 １０６ データライン（Ｓ１） １０７ データライン（Ｓｎ） １０８ スキャンライン
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NA43 NA53 NC12 NC16 NC22 NC23 NC29 NC34 ND05 ND34 5C006 AC21 BB16 BC12 BF02 BF11 FA20 FA22 FA23 FA37 FA38
Claims (2)
- 【請求項１】 複数のスキャンラインと、該スキャンラ
インと直交する複数のデータラインと、前記スキャンラ
インと前記データラインの交点に設けられたスイッチン
グ素子と、該スイッチング素子に接続された画素とを有
する液晶表示装置の駆動回路において、 １水平期間に毎に前記スキャンラインへオンパルスを順
次出力するゲートドライバと、前記１水平期間に前記ス
キャンラインに対応する映像信号の電圧を各データライ
ンに順次出力するソースドライバを有し、 前記ソースドライバは、１垂直期間毎に前記スキャンラ
インに対応する映像信号のデータラインへの出力を順方
向と逆方向とで切り替えることを特徴とする液晶表示装
置の駆動回路。 - 【請求項２】 複数のスキャンラインと、該スキャンラ
インと直交する複数のデータラインと、前記スキャンラ
インと前記データラインの交点に設けられたスイッチン
グ素子と、該スイッチング素子に接続された画素とを有
する液晶表示装置の駆動回路において、 １水平期間に毎に前記スキャンラインへオンパルスを順
次出力するゲートドライバと、前記１水平期間に前記ス
キャンラインに対応する映像信号の電圧を各データライ
ンに順次出力するソースドライバを有し、 前記ソースドライバは、１水平期間毎に前記スキャンラ
インに対応する映像信号のデータラインへの出力を順方
向と逆方向とで切り替えることを特徴とする液晶表示装
置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10194037A JP2000029433A (ja) | 1998-07-09 | 1998-07-09 | 液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10194037A JP2000029433A (ja) | 1998-07-09 | 1998-07-09 | 液晶表示装置の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000029433A true JP2000029433A (ja) | 2000-01-28 |
Family
ID=16317892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10194037A Pending JP2000029433A (ja) | 1998-07-09 | 1998-07-09 | 液晶表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000029433A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557791B2 (en) | 2004-07-15 | 2009-07-07 | Seiko Epson Corporation | Driving circuit for electro-optical device, method of driving electro-optical device, electro-optical device, and electronic apparatus |
| US8154499B2 (en) | 2006-05-19 | 2012-04-10 | Seiko Epson Corporation | Electro-optical device, method for driving the same, and electronic apparatus |
| KR101308262B1 (ko) | 2006-06-30 | 2013-09-13 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
-
1998
- 1998-07-09 JP JP10194037A patent/JP2000029433A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557791B2 (en) | 2004-07-15 | 2009-07-07 | Seiko Epson Corporation | Driving circuit for electro-optical device, method of driving electro-optical device, electro-optical device, and electronic apparatus |
| US8154499B2 (en) | 2006-05-19 | 2012-04-10 | Seiko Epson Corporation | Electro-optical device, method for driving the same, and electronic apparatus |
| KR101308262B1 (ko) | 2006-06-30 | 2013-09-13 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0362974B1 (en) | Driving circuit for a matrix type display device | |
| US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
| JP2833546B2 (ja) | 液晶表示装置 | |
| KR950019869A (ko) | 화상표시장치 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JP2000029433A (ja) | 液晶表示装置の駆動回路 | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0754420B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH10221675A (ja) | 液晶表示装置及び駆動方法 | |
| JP3406445B2 (ja) | 表示装置 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JPH08146919A (ja) | 液晶駆動装置及び液晶駆動方法 | |
| JP2003228080A (ja) | 表示画素回路および平面表示装置 | |
| JP2002268611A (ja) | 対向電位発生回路、平面表示装置及び平面表示装置の駆動方法 | |
| JP2001027887A (ja) | 平面表示装置の駆動方法 | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| JP3643605B2 (ja) | 表示装置の駆動回路 | |
| JP2002328661A (ja) | 液晶表示装置の駆動方法及び液晶表示装置 | |
| JP2525344B2 (ja) | マトリクス表示パネル | |
| JPH07325317A (ja) | 液晶表示装置 | |
| JP2001005432A (ja) | 液晶表示装置 | |
| JP3343011B2 (ja) | 液晶表示装置の駆動方法 | |
| JP4230752B2 (ja) | 液晶表示装置の駆動方法 |