JP2000024281A

JP2000024281A - 弾球遊技機

Info

Publication number: JP2000024281A
Application number: JP10196183A
Authority: JP
Inventors: Makoto Hoya; 誠保谷; Hideaki Sato; 秀昭佐藤; Yoshio Yamazaki; 好男山崎
Original assignee: Sanyo Bussan Co Ltd
Current assignee: Sanyo Bussan Co Ltd
Priority date: 1998-07-10
Filing date: 1998-07-10
Publication date: 2000-01-25

Abstract

(57)【要約】【課題】大当たりを決定するための乱数カウンタの値
の読み出し契機を遅延させて、「ぶら下げ基板」等を用
いた不正行為を防止できる弾球遊技機を提供すること。【解決手段】打球が第１種始動口スイッチ１６を通過
し終わると、その出力信号はロウからハイへ立ち上が
る。すると、遅延回路１７のインバータＩＶ１の出力は
逆に、ハイからロウへ立ち下がるが、可変抵抗ＶＲ１と
抵抗Ｒ１とコンデンサＣ１とで構成される積分回路によ
り、その立ち下がり時間は約３．３〜８．３ｍｓ遅延さ
れる。この遅れの後に、インバータＩＶ２への入力がハ
イからロウへ立ち下がるので、遅延回路１７の出力とし
て入出力ポート１５へ出力される信号は、約３．３〜
８．３ｍｓ遅れてロウからハイへ立ち上がる。遅延回路
１７から入出力ポート１５へ出力された信号は、ＣＰＵ
により検出され、その信号のロウからハイへの立ち上が
りのタイミングで乱数カウンタの値が読み出され、大当
たりの判定が行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ遊技機
などに代表される弾球遊技機に関し、特に、「ぶら下げ
基板」等による不正行為を防止することができる弾球遊
技機に関するものである。

【０００２】

【従来の技術】この種のパチンコ遊技機は、複数種類
の図柄を変動表示可能な表示装置を備えており、遊技領
域に打ち込まれた打球が図柄作動ゲートを通過すること
により、変動表示を開始するように構成されている。こ
の変動表示が予め定められた図柄の組み合わせと一致し
て停止すると、大当たりとなって、遊技者に所定の遊技
価値が付与され、大量の遊技球が払出可能な状態とな
る。

【０００３】かかる大当たりの発生の有無は、打球が図
柄作動ゲートを通過するタイミングで決定される。即
ち、１カウントずつ定期的に一定の範囲で（例えば、１
カウントずつ、２ｍｓ毎に、０から２００の範囲で）更
新されるカウンタを備え、打球が図柄作動ゲートを通過
したときに、そのカウンタの値を読み出して、読み出さ
れたカウンタの値が、例えば「７」などの所定値と一致
する場合に、大当たりを発生するようにしている。大当
たりが発生すると、制御基板のコネクタに接続されたケ
ーブルを介して、大当たりコマンドが表示装置の表示用
基板へ送信される。表示装置では、受信された大当たり
コマンドに基づいて、変動表示を制御し、所定の図柄の
組み合わせで停止する大当たり表示を現出させるのであ
る。

【０００４】

【発明が解決しようとする課題】ところが、最近、
「ぶら下げ基板」と呼ばれる不正な基板を使用した不正
行為が報告されている。この不正行為は、制御基板と表
示装置の表示用基板との間に、不正な基板をぶら下げて
（不正な「ぶら下げ基板」を取り付けて）、不当に大当
たりを発生させるというものである。具体的には、前記
したパチンコ遊技機に設けられる大当たりを決定するた
めのカウンタと同様の働きをするカウンタ（１カウント
ずつ定期的に一定の範囲で更新されるカウンタ）を「ぶ
ら下げ基板」内に設け、そのカウンタの値をパチンコ遊
技機の電源投入に合わせてリセット（０クリア）するこ
とにより、「ぶら下げ基板」内で大当たりの発生タイミ
ングを把握するのである。そして、その把握した大当た
りの発生タイミングに合わせて、「ぶら下げ基板」内で
打球の図柄作動ゲート通過信号を不正に生成し、これを
パチンコ遊技機の制御基板へ出力して、不当に大当たり
を発生させるというものである。遊技場などでは、この
「ぶら下げ基板」を用いた不正行為により、多大な被害
を被っているという問題点があった。

【０００５】本発明は上述した問題点を解決するために
なされたものであり、大当たりを決定するための乱数カ
ウンタの値の読み出し契機を遅延させて、「ぶら下げ基
板」等を用いた不正行為を防止することができる弾球遊
技機を提供することを目的としている。

【０００６】

【課題を解決するための手段】この目的を達成するた
めに請求項１記載の弾球遊技機は、乱数カウンタと、そ
の乱数カウンタの値を更新する更新手段と、所定の契機
により前記乱数カウンタの値を読み出す読出手段とを備
え、その読出手段により読み出された前記乱数カウンタ
の値が予め定められた値の１つと一致する場合に、遊技
者に所定条件下で所定の遊技価値を付与するものであ
り、更に、前記読出手段による前記乱数カウンタの値の
読み出し契機を遅延させる遅延手段を備えている。

【０００７】この請求項１記載の弾球遊技機によれば、
乱数カウンタの値は、更新手段により更新されるととも
に、所定の契機の発生後、遅延手段により遅延されたタ
イミングで読出手段によって読み出される。読み出され
た乱数カウンタの値が予め定められた値の１つと一致す
ると、大当たりとなって、遊技者に所定条件下で所定の
遊技価値が付与される。このように、乱数カウンタの値
の読み出し契機は、遅延手段によって遅延される。よっ
て、「ぶら下げ基板」等が大当たりの発生タイミングに
合わせて所定の契機を生じさせる信号を出力しても、該
信号は遅延して伝達され、大当たりが発生することはな
い。

【０００８】

【発明の実施の形態】以下、本発明の好ましい実施例
について、添付図面を参照して説明する。本実施例で
は、弾球遊技機の一例としてパチンコ遊技機、特に、第
１種パチンコ遊技機を用いて説明する。なお、本発明を
第３種パチンコ遊技機や他の弾球遊技機に用いること
は、当然に可能である。

【０００９】図１は、パチンコ遊技機Ｐの遊技盤の正面
図である。遊技盤１の周囲には、打球が入賞することに
より５個から１５個の遊技球が払い出される複数の入賞
口２が設けられている。また、遊技盤１の中央には、複
数種類の識別情報としての図柄などを表示する液晶（Ｌ
ＣＤ）ディスプレイ３が設けられている。このＬＣＤデ
ィスプレイ３の表示画面は横方向に３分割されており、
３分割された各表示領域において、それぞれ図柄の変動
表示が行われる。

【００１０】ＬＣＤディスプレイ３の下方には、図柄作
動ゲート（第１種始動口）４が設けられ、この図柄作動
ゲート４を打球が通過することにより、前記したＬＣＤ
ディスプレイ３の変動表示が開始される。図柄作動ゲー
ト４の下方には、特定入賞口（大入賞口）５が設けられ
ている。この特定入賞口５は、ＬＣＤディスプレイ３の
変動後の表示結果が予め定められた図柄の組み合わせの
１つと一致する場合に、大当たりとなって、打球が入賞
しやすいように所定時間（例えば、３０秒経過するま
で、あるいは、打球が１０個入賞するまで）開放される
入賞口である。この特定入賞口５内には、Ｖゾーン５ａ
が設けられており、特定入賞口５の開放中に、打球がＶ
ゾーン５ａ内を通過すると、継続権が成立して、特定入
賞口５の閉鎖後、再度、その特定入賞口５が所定時間
（又は、特定入賞口５に打球が所定個数入賞するまで）
開放される。この特定入賞口５の開閉動作は、最高で１
６回（１６ラウンド）繰り返し可能にされており、開閉
動作の行われ得る状態が、いわゆる所定の遊技価値の付
与された状態（特別遊技状態）である。

【００１１】図２は、かかるパチンコ遊技機Ｐの電気的
構成を示したブロック図である。パチンコ遊技機Ｐの制
御部Ｃは、演算装置であるＣＰＵ１１と、そのＣＰＵ１
１により実行される各種の制御プログラムなどを記憶し
たＲＯＭ１２と、各種のデータ等を一時的に記憶するた
めのメモリであるＲＡＭ１３とを備えている。図４およ
び図５に示すフローチャートのプログラムは、制御プロ
グラムの一部としてＲＯＭ１２内に記憶されている。

【００１２】ＲＡＭ１３は、乱数カウンタ１３ａを備え
ている。乱数カウンタ１３ａは、大当たりの発生を決定
するためのカウンタであり、図５の乱数カウンタ更新処
理によって、「０〜２００」の範囲で、２ｍｓ毎に１カ
ウントずつ更新される。乱数カウンタ１３ａの値が、例
えば「７」であるときに、打球の図柄作動ゲート４の通
過を示す信号がＣＰＵ１１へ伝達されると、大当たりが
発生する。大当たりが発生すると、大当たりコマンドが
制御部Ｃから後述する表示装置Ｄへ送られる。表示装置
Ｄは、この大当たりコマンドに基づいて、ＬＣＤディス
プレイ３の変動表示を大当たりの状態に制御するのであ
る。なお、後述するように、打球の図柄作動ゲート４の
通過信号は、遅延回路１７によって遅延されてＣＰＵ１
１へ伝達される。

【００１３】これらのＣＰＵ１１、ＲＯＭ１２、ＲＡＭ
１３は、バスライン１４を介して互いに接続されてお
り、バスライン１４は、また、入出力ポート１５にも接
続されている。この入出力ポート１５には、表示装置Ｄ
や、打球の図柄作動ゲート４の通過を検出する第１種始
動口スイッチ１６に接続された遅延回路１７や、他の入
出力装置１８が接続されている。制御部Ｃは、入出力ポ
ート１５を介して、表示装置Ｄや他の入出力装置１６へ
動作コマンドを送り、それら各装置を制御するものであ
る。ＬＣＤディスプレイ３の変動表示や特定入賞口５の
開閉動作も、この動作コマンドに基づいて制御される。

【００１４】表示装置Ｄは、ＣＰＵ２１と、プログラム
ＲＯＭ２２と、ワークＲＡＭ２３と、ビデオＲＡＭ２４
と、キャラクタＲＯＭ２５と、画像コントローラ２６
と、入出力ポート２７と、ＬＣＤディスプレイ３とを備
えている。表示装置ＤのＣＰＵ２１は、制御部Ｃから出
力される動作コマンドに応じて、ＬＣＤディスプレイ３
の表示制御（変動表示）を行うものであり、プログラム
ＲＯＭ２２には、このＣＰＵ２１により実行されるプロ
グラムが記憶されている。ワークＲＡＭ２３は、ＣＰＵ
２１によるプログラムの実行時に使用されるワークデー
タが記憶されるメモリである。

【００１５】ビデオＲＡＭ２４は、ＬＣＤディスプレイ
３に表示されるデータが記憶されるメモリであり、この
ビデオＲＡＭ２４の内容を書き換えることにより、ＬＣ
Ｄディスプレイ３の表示内容が変更される。即ち、各表
示領域における図柄の変動表示は、ビデオＲＡＭ２４の
内容が書き換えられることにより行われる。キャラクタ
ＲＯＭ２５は、ＬＣＤディスプレイ３に表示される図柄
などのキャラクタデータを記憶するメモリである。画像
コントローラ２６は、ＣＰＵ２１、ビデオＲＡＭ２４、
入出力ポート２７のそれぞれのタイミングを調整して、
データの読み書きを介在するとともに、ビデオＲＡＭ２
４に記憶される表示データをキャラクタＲＯＭ２５を参
照して所定のタイミングでＬＣＤディスプレイ３に表示
させるものである。

【００１６】ここで、図３を参照して、遅延回路１７に
ついて説明する。打球が図柄作動ゲート４を通過し、第
１種始動口スイッチ１６へ到達すると、第１種始動口ス
イッチ１６から出力される信号がハイからロウに立ち下
がる。また、打球が第１種始動口スイッチ１６を通過し
終わると、該信号はロウからハイに立ち上がる。遅延回
路１７は、この第１種始動口スイッチ１６から出力され
る信号のＣＰＵ１１への伝達時間を遅延させるための回
路である。該信号のＣＰＵ１１への伝達が遅延される
と、その遅延分、大当たりの発生タイミングがズラされ
る。よって、「ぶら下げ基板」が大当たりの発生タイミ
ングに合わせて第１種始動口スイッチ１６の信号を擬似
的に生成し出力しても、遅延回路１７によって、その信
号のＣＰＵ１１への到達タイミングを遅延させて、不当
な大当たりの発生を防止することができるのである。

【００１７】この遅延回路１７は、第１種始動口スイッ
チ１６に接続されたシュミットトリガタイプのインバー
タＩＶ１を備えている。インバータＩＶ１の出力端は５
ｋΩの可変抵抗ＶＲ１の一端とダイオードＤ１のアノー
ドとに接続されている。ダイオードＤ１のカソードは可
変抵抗ＶＲ１の他端と共に、３．３ｋΩの抵抗Ｒ１の一
端に接続され、その抵抗Ｒ１の他端は、マイナス側端子
が接地された１μＦのコンデンサＣ１のプラス側端子と
１０ｋΩの抵抗Ｒ２の一端とに接続されている。抵抗Ｒ
２の他端は、更にシュミットトリガタイプのインバータ
ＩＶ２の入力端に接続され、そのインバータＩＶ２の出
力端は、遅延回路１７の出力端として、入出力ポート１
５に接続されている。

【００１８】このように構成された遅延回路１７の動作
を説明する。打球が図柄作動ゲート４を通過していない
状態では、第１種始動口スイッチ１６の出力はハイとな
っている（通常：ハイ、打球の通過中：ロウ）。この状
態から打球が図柄作動ゲート４を通過して、第１種始動
口スイッチ１６へ到達すると、第１種始動口スイッチ１
６から出力される信号はハイからロウへ立ち下がる。す
ると、遅延回路１７のインバータＩＶ１の出力は逆に、
ロウからハイへ立ち上がるが、抵抗Ｒ１とコンデンサＣ
１とで構成される積分回路によって、その立ち上がり時
間は約３．３ｍｓ（＝３．３ｋΩ（Ｒ１）×１μＦ（Ｃ
１））遅延される。このため約３．３ｍｓの遅れの後、
インバータＩＶ２への入力がロウからハイへ立ち上がる
ので、遅延回路１７の出力として、インバータＩＶ２か
ら入出力ポート１５へ出力される信号は、打球の第１種
始動口スイッチ１６への到達から約３．３ｍｓ遅れてハ
イからロウへ立ち下がる。遅延回路１７から入出力ポー
ト１５へ出力された信号は、ＣＰＵ１１へ出力（伝達）
される。

【００１９】一方、第１種始動口スイッチ１６へ到達し
た打球が、その第１種始動口スイッチ１６を通過し終わ
ると、第１種始動口スイッチ１６から出力される信号は
ロウからハイへ立ち上がる。すると、遅延回路１７のイ
ンバータＩＶ１の出力は逆に、ハイからロウへ立ち下が
るが、可変抵抗ＶＲ１と抵抗Ｒ１とコンデンサＣ１とで
構成される積分回路により、その立ち下がり時間は約
３．３〜８．３ｍｓ遅延される（ＶＲ１＝０Ωの時：
３．３ｍｓ＝（０＋３．３）ｋΩ×１μＦ。ＶＲ１＝５
ｋΩの時：８．３ｍｓ＝（５＋３．３）ｋΩ×１μ
Ｆ）。

【００２０】このため約３．３〜８．３ｍｓ遅れの後
に、インバータＩＶ２への入力がハイからロウへ立ち下
がるので、遅延回路１７の出力として、インバータＩＶ
２から入出力ポート１５へ出力される信号は、打球が第
１種始動口スイッチ１６の通過を完了してから約３．３
〜８．３ｍｓ遅れてロウからハイへ立ち上がる。遅延回
路１７から入出力ポート１５へ出力された信号は、ＣＰ
Ｕ１１へ出力（伝達）される。ＣＰＵ１１は、その信号
のロウからハイへの立ち上がりのタイミングで乱数カウ
ンタ１３ａの値を読み出し、その読み出した乱数カウン
タ１３ａの値に基づいて大当たりの判定を行うのであ
る。

【００２１】このように、大当たりの判定タイミング
（乱数カウンタ１３ａの値の読み出しタイミング）は、
遅延回路１７によって約３．３〜８．３ｍｓの間で遅延
される。この遅延時間は、可変抵抗ＶＲ１のボリューム
を調整して、その出力抵抗値を変更することによって、
容易に変更することができる。このため、かかる遅延時
間は、パチンコ遊技機Ｐに固定された時間ではなく、随
時変更することができる時間となっている。従って、
「ぶら下げ基板」が、かかる遅延時間を把握して、その
遅延時間分遅らせたタイミングで、第１種始動口スイッ
チ１６の疑似信号を出力しても、可変抵抗ＶＲ１のボリ
ュームを操作することにより、「ぶら下げ基板」の把握
しているタイミングをズラして、不当な大当たりの発生
を防止することができる。

【００２２】次に、上記のように構成されたパチンコ遊
技機Ｐで実行される各処理を、図４および図５のフロー
チャートを参照して説明する。図４は、パチンコ遊技機
Ｐの制御部Ｃにおいて、２ｍｓ毎に実行されるリセット
割込処理のフローチャートである。リセット割込処理で
は、まず、その処理が電源投入後、最初に実行された処
理であるか否かが調べられ（Ｓ１）、最初に実行された
処理であれば（Ｓ１：Ｙｅｓ）、ＲＡＭ１３の初期化が
行われる（Ｓ２）。

【００２３】ＲＡＭ１３の初期化後（Ｓ２）、又は、Ｓ
１の処理において電源投入後２回目以降に実行されたリ
セット割込処理であると判断された場合には（Ｓ１：Ｎ
ｏ）、図５の乱数カウンタ更新処理が実行される（Ｓ１
０）。

【００２４】図５は、乱数カウンタ更新処理のフローチ
ャートである。この処理により乱数カウンタ１３ａの値
は、「０〜２００」の範囲で１カウントずつ更新され
る。乱数カウンタ更新処理では、まず、乱数カウンタ１
３ａの値が「２００」以上であるか否かが調べられる
（Ｓ１１）。乱数カウンタ１３ａの値が「２００」未満
であれば（Ｓ１１：Ｎｏ）、乱数カウンタ１３ａの値を
「１」加算して更新する（Ｓ１２）。一方、乱数カウン
タ１３ａの値が「２００」以上であれば（Ｓ１１：Ｙｅ
ｓ）、乱数カウンタ１３ａの値を「０」クリアする（Ｓ
１３）。このＳ１１〜Ｓ１３の各処理により、乱数カウ
ンタ１３ａの値は「０〜２００」の範囲で２ｍｓ毎に１
カウントずつ更新される。

【００２５】乱数カウンタ１３ａの値の更新後はリセッ
ト割込処理へ戻って、各処理を実行する（Ｓ３）。この
各処理では、第１種始動口スイッチ１６の出力信号に基
づいて、遅延回路１７から出力される信号のロウからハ
イへの立ち上がりを検出し、そのタイミングで乱数カウ
ンタ１３ａの値が読み出される。読み出された乱数カウ
ンタ１３ａの値が、例えば「７」等の当たり値と一致す
ると、大当たりと判定して、この各処理内にて大当たり
処理が実行される。

【００２６】前記したように、第１種始動口スイッチ１
６の出力信号は、打球が図柄作動ゲート４を通過するこ
とにより変化する。具体的には、図柄作動ゲート４へ入
った打球が第１種始動口スイッチ１６へ到達するタイミ
ングで、第１種始動口スイッチ１６の出力信号はハイか
らロウへ立ち下がり、打球が第１種始動口スイッチ１６
を通過し終わるとロウからハイへ立ち上がる。この第１
種始動口スイッチ１６の出力信号は遅延回路１７により
遅延されてＣＰＵ１１へ伝達されるが、その遅延された
信号のロウからハイへの立ち上がりのタイミングで、乱
数カウンタ１３ａの値が読み出され、大当たりが判定さ
れる。

【００２７】「ぶら下げ基板」は、制御部Ｃが搭載され
る制御基板のコネクタに接続されるので、「ぶら下げ基
板」から出力される第１種始動口スイッチ１６の疑似信
号は遅延回路１７を介さなければＣＰＵ１１へ伝達する
ことができない。即ち、「ぶら下げ基板」から大当たり
の発生タイミングに合わせて不正に出力される信号は、
遅延回路１７により遅延されてＣＰＵ１１へ伝達され
る。よって、「ぶら下げ基板」が大当たりの発生タイミ
ングに合わせて第１種始動口スイッチ１６の疑似信号を
出力しても、遅延回路１７によって、その信号のＣＰＵ
１１への到達タイミングが遅延（ズラ）されるので、
「ぶら下げ基板」による不当な大当たりの発生を防止す
ることができるのである。

【００２８】なお、前記した通り、遅延回路１７による
遅延時間は、可変抵抗ＶＲ１のボリュームを調整し、そ
の出力抵抗値を変更することによって、容易に変更する
ことができる。よって、「ぶら下げ基板」が、かかる遅
延時間を把握して、その遅延時間分遅らせたタイミング
で、第１種始動口スイッチ１６の疑似信号を出力して
も、可変抵抗ＶＲ１のボリュームを操作することによ
り、「ぶら下げ基板」の把握しているタイミングをズラ
すことができるのである。「ぶら下げ基板」が把握する
遅延時間は「ぶら下げ基板」内に固定して記憶されるの
で、「ぶら下げ基板」がその遅延時間を変更するために
は「ぶら下げ基板」自体を取り換えなければならない。
従って、たとえ遅延回路１７による遅延時間を把握した
「ぶら下げ基板」が製造されても、遅延回路１７の可変
抵抗ＶＲ１のボリュームを操作することにより、遅延回
路１７の遅延時間を「ぶら下げ基板」が把握している遅
延時間と不一致にして（ズラして）、「ぶら下げ基板」
による不当な大当たりの発生を防止することができるの
である。

【００２９】次に、図６から図９を参照して、前記した
第１実施例における遅延回路１７の変形例について説明
する。以下、第１実施例と同一の部分には同一の符号を
付し、その説明を省略する。

【００３０】図６に示す遅延回路１７１は、前記した遅
延回路１７の可変抵抗ＶＲ１に代えて、４本の抵抗Ｒ３
〜Ｒ６を並列接続したものである。各抵抗の抵抗値は、
抵抗Ｒ３が８ｋΩ、抵抗Ｒ４が２４ｋΩ、抵抗Ｒ５が１
２ｋΩ、抵抗Ｒ６が４ｋΩとされている。各抵抗Ｒ３〜
Ｒ６間には、トランジスタ等で構成された３つのスイッ
チＳＷ１〜ＳＷ３が設けられており、各スイッチＳＷ１
〜ＳＷ３をオンオフすることにより、抵抗Ｒ３〜Ｒ６の
合成抵抗値を変更して、遅延回路１７１の遅延時間を変
化させることができるのである。

【００３１】各スイッチＳＷ１〜ＳＷ３のオンオフは、
ＣＰＵ１１によって、次のように行われる。即ち、スイ
ッチＳＷ１は、他のスイッチＳＷ２，ＳＷ３のオンオフ
状態に拘わらず、オンオフされる。スイッチＳＷ２は、
スイッチＳＷ１がオンされている場合に限り、スイッチ
ＳＷ３のオンオフ状態に拘わらず、オンすることができ
る。スイッチＳＷ３は、スイッチＳＷ１，ＳＷ２が共に
オンされている場合に限り、オンすることができる。

【００３２】ここで、各スイッチＳＷ１〜ＳＷ３のオン
オフ状態における抵抗Ｒ３〜Ｒ６の合成抵抗値と遅延時
間の変化とについて説明する。全スイッチＳＷ１〜ＳＷ
３がオフされている場合には、抵抗Ｒ３〜Ｒ６の合成抵
抗値は抵抗Ｒ３のみ８ｋΩとなり、第１種始動口スイッ
チ１６から出力される信号のロウからハイへの立ち上が
りの遅延時間は、約１１．３ｍｓ（＝（８＋３．３）ｋ
Ω×１μＦ）となる。次に、スイッチＳＷ１のみがオン
されると、抵抗Ｒ３〜Ｒ６の合成抵抗値は抵抗Ｒ３とＲ
４との合成抵抗値となるので６ｋΩとなり、遅延時間は
約９．３ｍｓ（＝（６＋３．３）ｋΩ×１μＦ）とな
る。また、スイッチＳＷ１及びＳＷ２がオンされると、
抵抗Ｒ３〜Ｒ６の合成抵抗値は抵抗Ｒ３〜Ｒ５との合成
抵抗値となるので４ｋΩとなり、遅延時間は約７．３ｍ
ｓ（＝（４＋３．３）ｋΩ×１μＦ）となる。更に、全
スイッチＳＷ１〜ＳＷ３がオンされると、抵抗Ｒ３〜Ｒ
６の合成抵抗値は抵抗Ｒ３〜Ｒ６との合成抵抗値となる
ので２ｋΩとなり、遅延時間は約５．３ｍｓ（＝（２＋
３．３）ｋΩ×１μＦ）となるのである。

【００３３】このように、各スイッチＳＷ１〜ＳＷ３を
オンオフすることにより、第１種始動口スイッチ１６か
ら出力される信号のロウからハイへの立ち上がりの遅延
時間が、２ｍｓ間隔で４段階に変更される（１１．３ｍ
ｓ、９．３ｍｓ、７．３ｍｓ、５．３ｍｓ）。乱数カウ
ンタ１３ａの値の更新は２ｍｓ毎に行われるので、各ス
イッチＳＷ１〜ＳＷ３をオンオフすることにより、大当
たりの発生タイミングを４段階に変更する（ズラす）こ
とができるのである。また、この遅延回路１７１の遅延
時間は、ＣＰＵ１１による各スイッチＳＷ１〜ＳＷ３の
オンオフによって変更することができるので、例えば、
パチンコ遊技機Ｐの電源投入毎や、遊技の状態等に応じ
て、遅延時間を変更することができるのである。

【００３４】図７に示す遅延回路１７２は、遅延回路１
７のコンデンサＣ１に、３つのコンデンサＣ２〜Ｃ４を
並列接続可能に構成したものである。即ち、ＣＰＵ１１
によってオンオフされる３つのスイッチＳＷ４〜ＳＷ６
によって、コンデンサＣ１〜Ｃ４の合成静電容量を変更
して、遅延回路１７２の遅延時間を変更するものであ
る。スイッチＳＷ４〜ＳＷ６は、トランジスタ等により
前記したスイッチＳＷ１〜ＳＷ３と同様に構成され、小
さい番号のスイッチがオンされていなければ、大きい番
号のスイッチはオンされないように構成されている。遅
延回路１７２の遅延時間は、オンされるスイッチＳＷ４
〜ＳＷ６の数を増やすほど長くなる。

【００３５】図８に示す遅延回路１７３は、遅延回路１
７の可変抵抗ＶＲ１に代えて、サーミスタＴＨを使用し
たものである。サーミスタＴＨは熱に敏感な抵抗体であ
り、温度が高いほど抵抗値が小さくなる。よって、遅延
回路１７３の遅延時間を温度変化に合わせて変更するこ
とができるのである。これに対し、「ぶら下げ基板」で
は温度変化に合わせて大当たりの発生タイミングを変更
することはできないので、「ぶら下げ基板」による不正
行為を防止することができるのである。

【００３６】図９に示す遅延回路１７４は、４ビットの
シフトレジスタＳＲＧを用いたものである。シフトレジ
スタＳＲＧは、シュミットトリガタイプの２つのインバ
ータＩＶ１，ＩＶ２の出力段に接続され、そのクロック
端子ＣＬＫに入力される２ｍｓ毎に発せられるリセット
割込信号を受けて、インバータＩＶ２の出力信号を４段
階にシフトする。４段階にシフトされたシフトレジスタ
ＳＲＧの各値は、ディップスイッチＤＳＷの各スイッチ
ＳＷ７〜ＳＷ１０へそれぞれ出力される。このディップ
スイッチＤＳＷの各スイッチＳＷ７〜ＳＷ１０は、１つ
だけオンされるように構成されているので、オンされた
スイッチの値が入出力ポート１５を介してＣＰＵ１１へ
伝達され、ＣＰＵ１１によって乱数カウンタ１３ａの値
の読み出し契機に用いられる。

【００３７】前記したようにシフトレジスタＳＲＧは、
２ｍｓ毎に発せられるリセット割込信号を受けてデータ
をシフトする。よって、遅延回路１７４の遅延時間は、
ディップスイッチＤＳＷのスイッチＳＷ７をオンした場
合は２ｍｓ、スイッチＳＷ８をオンした場合は４ｍｓ、
スイッチＳＷ９をオンした場合は６ｍｓ、スイッチＳＷ
１０をオンした場合は８ｍｓとなる。よって、ディップ
スイッチＤＳＰを操作することにより、遅延回路１７４
の遅延時間を容易に変更することができるのである。

【００３８】上記した各実施例における請求項１記載の
更新手段としては、図５の乱数カウンタ更新処理が該当
し、所定の契機としては、打球の図柄作動ゲート通過信
号の発生契機であって、特に、図柄作動ゲート４内に設
けられる第１種始動口スイッチ１６を打球が通過し終わ
った契機が該当する。また、読出手段としては、かかる
契機の発生時に行われる乱数カウンタ１３ａの値の読み
出し処理（図示せず）が該当する。なお、読出手段によ
る乱数カウンタ１３ａの値の読み出し契機は、遅延手段
である遅延回路１７，１７１〜１７４によって遅延され
るのである。

【００３９】以上、実施例に基づき本発明を説明した
が、本発明は上記実施例に何ら限定されるものではな
く、本発明の趣旨を逸脱しない範囲内で種々の改良変形
が可能であることは容易に推察できるものである。

【００４０】例えば、本実施例では、乱数カウンタ１３
ａの値の読み出し契機（タイミング）は、図柄作動ゲー
ト４内に設けられる第１種始動口スイッチ１６を打球が
通過し終わった契機にしていた。しかし、これを打球が
第１種始動口スイッチ１６へ到達する契機（タイミン
グ）、即ち、打球が第１種始動口スイッチ１６の通過を
開始する契機に変更しても良い。また、第１種始動口ス
イッチ１６の出力信号は、打球が非通過の状態である通
常時にハイとされ、打球の通過時にロウとされた。しか
し、これを逆にして、打球が非通過の状態である通常時
にロウ、打球の通過時にハイとしても良い。更に、ソフ
トスイッチで構成される遅延回路１７１，１７２のスイ
ッチＳＷ１〜ＳＷ６を、遅延回路１７４のように、ハー
ド的なディップスイッチで構成しても良い。逆に、ハー
ド的なディップスイッチＤＳＰで構成される遅延回路１
７４のスイッチＳＷ７〜ＳＷ１０を、遅延回路１７１，
１７２のように、ソフトスイッチで構成しても良い。ま
た、本実施例では、遅延回路（遅延手段）１７，１７１
〜１７４として、ＣＲ回路やシフトレジスタを用いた
が、これら以外の他の遅延回路を用いることも当然に可
能である。

【００４１】以下に本発明の変形例を示す。請求項１記
載の弾球遊技機において、前記遅延手段は可変抵抗を有
するＣＲ回路により構成されていることを特徴とする弾
球遊技機１。可変抵抗の抵抗値は弾球遊技機毎に個別に
設定することができ、その抵抗値を変更することによ
り、乱数カウンタの値の読み出し契機の遅延時間を長短
することができる。即ち、弾球遊技機毎に、個別に、乱
数カウンタの値の読み出し契機を設定することができる
のである。これに対し「ぶら下げ基板」等は、一様に、
予め定められたタイミングで、乱数カウンタの値の読み
出し契機となる信号を出力するので、弾球遊技機毎に個
別に設定される遅延時間に対応することができない。よ
って、「ぶら下げ基板」等を用いた不正行為を防止する
ことができるのである。なお、当然のことながら、可変
抵抗の抵抗値は、１台の弾球遊技機についても随時変更
することができるので、この点においても「ぶら下げ基
板」等に対する不正行為の防止効果を向上することがで
きる。

【００４２】請求項１記載の弾球遊技機において、前記
遅延手段は、複数の抵抗と、その複数の抵抗を並列接続
し或いはその並列接続から切り離すための制御を行うス
イッチ手段とを備えたＣＲ回路により構成されているこ
とを特徴とする弾球遊技機２。スイッチ手段を操作する
ことにより、並列接続されたＣＲ回路の合成抵抗値を変
更して、乱数カウンタの値の読み出し契機の遅延時間を
長短することができる。「ぶら下げ基板」等は、一様
に、予め定められたタイミングで、乱数カウンタの値の
読み出し契機となる信号を出力するので、かかる遅延時
間の長短に対応することができない。よって、「ぶら下
げ基板」等を用いた不正行為を防止することができるの
である。

【００４３】請求項１記載の弾球遊技機において、前記
遅延手段は、複数のコンデンサと、その複数のコンデン
サを並列接続し或いはその並列接続から切り離すための
制御を行うスイッチ手段とを備えたＣＲ回路により構成
されていることを特徴とする弾球遊技機３。スイッチ手
段を操作することにより、並列接続されたＣＲ回路の合
成静電容量を変更して、乱数カウンタの値の読み出し契
機の遅延時間を長短することができる。

【００４４】請求項１記載の弾球遊技機において、前記
遅延手段は、シフトレジスタと、そのシフトレジスタか
ら出力される信号の出力段を切り替えるスイッチ手段と
を備えていることを特徴とする弾球遊技機４。スイッチ
手段によってシフトレジスタから出力される信号の出力
段を切り替えることにより、乱数カウンタの値の読み出
し契機の遅延時間を長短することができる。なお、シフ
トレジスタのクロック信号として、乱数カウンタの値の
更新の契機となる信号を入力すれば、スイッチ手段によ
ってシフトレジスタの出力段を１段切り替えるだけで、
乱数カウンタの読み出し契機を確実に１回分ズラすこと
ができる。また、シフトレジスタのクロック信号を別途
設けることも不要となるのである。

【００４５】弾球遊技機２から４において、前記スイッ
チ手段はソフト制御によって制御されることを特徴とす
る弾球遊技機５。よって、弾球遊技機の立ち上げ毎に或
いは弾球遊技機の遊戯中に、遅延時間を変更することが
できるので、「ぶら下げ基板」等による不正行為を一層
確実に防止することができる。

【００４６】請求項１記載の弾球遊技機において、前記
遅延手段はサーミスタを有するＣＲ回路により構成され
ていることを特徴とする弾球遊技機６。サーミスタの抵
抗値は周囲温度により変化するので、周囲温度に応じ
て、乱数カウンタの値の読み出し契機の遅延時間を長短
することができる。

【００４７】請求項１記載の弾球遊技機または弾球遊技
機１から６において、前記遅延手段は、弾球遊技機の遊
技を制御するＣＰＵが搭載される基板に搭載されている
ことを特徴とする弾球遊技機７。「ぶら下げ基板」等
は、各基板のコネクタを介して接続される。よって、弾
球遊技機の遊技を制御するＣＰＵと同一の基板に遅延手
段を搭載することにより、その遅延手段とＣＰＵとの間
に「ぶら下げ基板」等を接続することを不可能にするこ
とができる。従って、不正に取り付けられた「ぶら下げ
基板」等に対しても、読出手段による乱数カウンタの値
の読み出し契機は、必ず遅延手段により遅延されるの
で、「ぶら下げ基板」等による不正行為を防止すること
ができるのである。

【００４８】

【発明の効果】本発明の弾球遊技機によれば、大当た
りを決定するための乱数カウンタの値の読み出し契機
は、遅延手段によって遅延される。よって、「ぶら下げ
基板」等が大当たりの発生タイミングに合わせて所定の
契機を生じさせる信号を出力しても、該信号は遅延して
伝達されるので、大当たりが発生することはない。従っ
て、「ぶら下げ基板」等を用いた不正行為を防止するこ
とができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例であるパチンコ遊技機の遊
技盤の正面図である。

【図２】パチンコ遊技機の電気的構成を示したブロッ
ク図である。

【図３】遅延回路の回路図である。

【図４】リセット割込処理を示したフローチャートで
ある。

【図５】乱数カウンタ更新処理を示したフローチャー
トである。

【図６】第２実施例における遅延回路の回路図であ
る。

【図７】第３実施例における遅延回路の回路図であ
る。

【図８】第４実施例における遅延回路の回路図であ
る。

【図９】第５実施例における遅延回路の回路図であ
る。

【符号の説明】

３液晶（ＬＣＤ）ディスプレイ４図柄作動ゲート５特定入賞口１３制御部のＲＡＭ１３ａ乱数カウンタ１７，１７１，１７２，１７３，１７４遅延回路（遅
延手段）Ｃ制御部Ｄ表示装置Ｐパチンコ遊技機（弾球遊技機）

───────────────────────────────────────────────────── フロントページの続き (72)発明者山崎好男名古屋市千種区春岡通７丁目49番地株式会社ジェイ・ティ内Ｆターム(参考） 2C088 AA17 AA33 AA35 AA36 AA42 BC47

Claims

【特許請求の範囲】

【請求項１】乱数カウンタと、その乱数カウンタの値
を更新する更新手段と、所定の契機により前記乱数カウ
ンタの値を読み出す読出手段とを備え、その読出手段に
より読み出された前記乱数カウンタの値が予め定められ
た値の１つと一致する場合に、遊技者に所定条件下で所
定の遊技価値を付与する弾球遊技機において、前記読出手段による前記乱数カウンタの値の読み出し契
機を遅延させる遅延手段を備えていることを特徴とする
弾球遊技機。