JPH1170260A

JPH1170260A - 遊技機用乱数生成回路

Info

Publication number: JPH1170260A
Application number: JP10171868A
Authority: JP
Inventors: Makoto Hoya; 誠保谷; Hiroshi Nakajima; 博中嶋; Takashi Nasu; 隆那須; Yoshio Yamazaki; 好男山崎
Original assignee: Sanyo Bussan Co Ltd
Current assignee: Sanyo Bussan Co Ltd
Priority date: 1997-06-24
Filing date: 1998-06-18
Publication date: 1999-03-16
Anticipated expiration: 2018-06-18
Also published as: JP3887953B2

Abstract

(57)【要約】【課題】「ぶら下げ基板」による不正行為を防止する
ことができる遊技機の制御に使用される遊技機用乱数生
成回路を提供すること。【解決手段】乱数用カウンタ３１は、最大値レジスタ
３２及びコンパレータ３３と相まって、ＣＰＵのＭ１信
号１１ａに基づいて「０〜３４６」の範囲でカウントア
ップを繰り返す。乱数用カウンタ３１のカウント値は、
ＦＩＦＯレジスタ３６に入力され、コントローラ３４か
らラッチ信号３４ａが出力されるタイミングでラッチさ
れる。ラッチ信号３４ａは記憶数カウンタ３５へも出力
され、そのラッチ信号３４ａにより記憶数カウンタ３５
の値が１カウントアップする。ＣＰＵ１１は、リセット
割込処理において記憶数カウンタ３５の値を読み出し、
「０」でなければ、ＦＩＦＯレジスタ３６の値を読み出
して乱数値を取得し、この乱数値に基づいて大当たりを
判定する。なお、ＦＩＦＯレジスタ３６の読み出しによ
り、記憶数カウンタ３５の値が１カウントダウンする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ遊技機
などの遊技機に使用される遊技機用乱数生成回路に関
し、特に、「ぶら下げ基板」等による不正行為を防止す
ることができる遊技機用乱数生成回路に関するものであ
る。

【０００２】

【従来の技術】遊技機の一種であるパチンコ遊技機
は、複数種類の図柄を変動表示可能な表示装置を備えて
おり、遊技領域に打ち込まれた打球が図柄作動ゲートを
通過することにより、変動表示を開始するように構成さ
れている。この変動表示が予め定められた図柄の組み合
わせと一致して停止すると、大当たりとなって、遊技者
に所定の遊技価値が付与され、大量の遊技球が払出可能
な状態となる。

【０００３】かかる大当たりの発生の有無は、打球が図
柄作動ゲートを通過するタイミングで決定される。即
ち、１カウントずつ定期的に一定の範囲で（例えば、１
カウントずつ、２ｍｓ毎に、０から３４６の範囲で）更
新されるカウンタを備え、打球が図柄作動ゲートを通過
したときに、そのカウンタの値を読み出し、読み出され
たカウンタの値が、例えば「７」などの所定値と一致す
る場合に、大当たりを発生させている。大当たりが発生
すると、制御基板のコネクタに接続されたケーブルを介
して、大当たりコマンドが表示装置の表示用基板へ送信
される。表示装置では、受信された大当たりコマンドに
基づいて、変動表示を制御し、所定の図柄の組み合わせ
で停止する大当たり表示を現出させるのである。

【０００４】

【発明が解決しようとする課題】ところが、最近、
「ぶら下げ基板」と呼ばれる不正な基板を使用した不正
行為が報告されている。この不正行為は、制御基板と表
示装置の表示用基板との間に、不正な基板をぶら下げて
（不正な「ぶら下げ基板」を取り付けて）、不当に大当
たりを発生させるというものである。具体的には、前記
したパチンコ遊技機に設けられる大当たりを決定するた
めのカウンタと同様の働きをするカウンタ（１カウント
ずつ定期的に一定の範囲で更新されるカウンタ）を「ぶ
ら下げ基板」内に設け、そのカウンタの値をパチンコ遊
技機の電源投入に合わせてリセット（０クリア）するこ
とにより、「ぶら下げ基板」内で大当たりの発生タイミ
ングを把握する。そして、その把握した大当たりの発生
タイミングに合わせて、「ぶら下げ基板」内で打球の図
柄作動ゲート通過信号を不正に生成し、これをパチンコ
遊技機の制御基板へ出力して、不当に大当たりを発生さ
せるというものである。遊技場などでは、この「ぶら下
げ基板」を用いた不正行為により、多大な被害を被って
いるという問題点があった。

【０００５】本発明は上述した問題点を解決するために
なされたものであり、「ぶら下げ基板」等による大当た
りの発生タイミングの把握を不可能にして、かかる「ぶ
ら下げ基板」等を用いた不正行為を防止することができ
る遊技機の制御に使用される遊技機用乱数生成回路を提
供することを目的としている。

【０００６】

【課題を解決するための手段】この目的を達成するた
めに請求項１記載の遊技機用乱数生成回路は、遊技機の
制御に使用される乱数を生成するものであり、ソフト制
御では追従することができない高速な信号をトリガとし
て、生成される乱数値の範囲内でカウント値の更新を繰
り返すカウンタ回路と、所定の契機に基づいて出力され
る制御信号によりそのカウンタ回路のカウント値を記憶
するとともに、複数のカウント値が記憶されている場合
には、先に記憶されたカウント値から順に読み出される
ＦＩＦＯ回路と、そのＦＩＦＯ回路に記憶されるカウン
ト値の数を記憶する記憶数カウンタ回路とを備え、前記
ＦＩＦＯ回路の値が乱数値として読み出し可能にされて
いる。

【０００７】この請求項１記載の遊技機用乱数生成回路
によれば、カウンタ回路は、ソフト制御では追従するこ
とができない高速な信号をトリガとして、生成される乱
数値の範囲内でカウント値の更新を繰り返し、そのカウ
ンタ回路のカウント値が所定の契機に基づいて出力され
る制御信号によりＦＩＦＯ回路に記憶される。ＦＩＦＯ
回路に記憶されたカウント値の数は、記憶数カウンタ回
路に記憶されるとともに、そのＦＩＦＯ回路に記憶され
たカウント値は、先に記憶されたカウント値から順に、
乱数値として読み出される。

【０００８】

【発明の実施の形態】以下、本発明の好ましい実施例
について、添付図面を参照して説明する。本実施例で
は、遊技機の一例としてパチンコ遊技機、特に、第１種
パチンコ遊技機を用いて説明する。なお、本発明を第３
種パチンコ遊技機や他の遊技機に用いることは、当然に
可能である。

【０００９】図１は、パチンコ遊技機Ｐの遊技盤の正面
図である。遊技盤１の周囲には、打球が入賞することに
より５個から１５個の遊技球が払い出される複数の入賞
口２が設けられている。また、遊技盤１の中央には、複
数種類の識別情報としての図柄などを表示する液晶（Ｌ
ＣＤ）ディスプレイ３が設けられている。このＬＣＤデ
ィスプレイ３の表示画面は横方向に３分割されており、
３分割された各表示領域において、それぞれ図柄の変動
表示が行われる。

【００１０】ＬＣＤディスプレイ３の下方には、図柄作
動ゲート（第１種始動口）４が設けられている。打球が
この図柄作動ゲート４を通過することにより、前記した
ＬＣＤディスプレイ３の変動表示が開始される。図柄作
動ゲート４の下方には、特定入賞口（大入賞口）５が設
けられている。この特定入賞口５は、ＬＣＤディスプレ
イ３の変動後の表示結果が予め定められた図柄の組み合
わせの１つと一致する場合に、大当たりとなって、打球
が入賞しやすいように所定時間（例えば、３０秒経過す
るまで、あるいは、打球が１０個入賞するまで）開放さ
れる入賞口である。この特定入賞口５内には、Ｖゾーン
５ａが設けられており、特定入賞口５の開放中に、打球
がＶゾーン５ａ内を通過すると、継続権が成立して、特
定入賞口５の閉鎖後、再度、その特定入賞口５が所定時
間（又は、特定入賞口５に打球が所定個数入賞するま
で）開放される。この特定入賞口５の開閉動作は、最高
で１６回（１６ラウンド）繰り返し可能にされており、
開閉動作の行われ得る状態が、いわゆる所定の遊技価値
の付与された状態（特別遊技状態）である。

【００１１】図２は、かかるパチンコ遊技機Ｐの電気的
構成を示したブロック図である。パチンコ遊技機Ｐの制
御部Ｃは、演算装置であるＣＰＵ１１と、図５のフロー
チャートに示すリセット割込処理を始め、ＣＰＵ１１に
よって実行される各種の制御プログラムや固定値データ
を記憶したＲＯＭ１２と、制御プログラムの実行時に各
種のデータ等を一時的に記憶するためのメモリであるＲ
ＡＭ１３と、パチンコ遊技機Ｐの制御に使用される乱数
を生成し出力する乱数ＩＣ１４（後述）とを備えてい
る。この乱数ＩＣ１４には、図柄作動ゲート４を通過し
た打球を検出するための第１種始動口スイッチ１８が接
続されており、打球が図柄作動ゲート４を通過すると、
その第１種始動口スイッチ１８から乱数ＩＣ１４へ、ス
イッチ入賞信号１８ａが出力される。

【００１２】これらのＣＰＵ１１、ＲＯＭ１２、ＲＡＭ
１３、乱数ＩＣ１４は、バスライン１７を介して互いに
接続されている。バスライン１７は、また、入出力ポー
ト１５にも接続されており、この入出力ポート１５は表
示装置Ｄや他の入出力装置１６と接続されている。制御
部Ｃは、入出力ポート１５を介して、表示装置Ｄや他の
入出力装置１６へ動作コマンドを送り、それら各装置を
制御するものである。ＬＣＤディスプレイ３の変動表示
や特定入賞口５の開閉動作も、この動作コマンドに基づ
いて制御される。

【００１３】表示装置Ｄは、ＣＰＵ２１と、プログラム
ＲＯＭ２２と、ワークＲＡＭ２３と、ビデオＲＡＭ２４
と、キャラクタＲＯＭ２５と、画像コントローラ２６
と、入出力ポート２７と、ＬＣＤディスプレイ３とを備
えている。表示装置ＤのＣＰＵ２１は、制御部Ｃから出
力される動作コマンドに応じて、ＬＣＤディスプレイ３
の表示制御（変動表示）を行うものであり、プログラム
ＲＯＭ２２には、このＣＰＵ２１により実行されるプロ
グラムが記憶されている。ワークＲＡＭ２３は、ＣＰＵ
２１によるプログラムの実行時に使用されるワークデー
タが記憶されるメモリである。

【００１４】ビデオＲＡＭ２４は、ＬＣＤディスプレイ
３に表示されるデータが記憶されるメモリであり、この
ビデオＲＡＭ２４の内容を書き換えることにより、ＬＣ
Ｄディスプレイ３の表示内容が変更される。即ち、各表
示領域における図柄の変動表示は、ビデオＲＡＭ２４の
内容が書き換えられることにより行われる。キャラクタ
ＲＯＭ２５は、ＬＣＤディスプレイ３に表示される図柄
などのキャラクタデータを記憶するメモリである。画像
コントローラ２６は、ＣＰＵ２１、ビデオＲＡＭ２４、
入出力ポート２７のそれぞれのタイミングを調整して、
データの読み書きを介在するとともに、ビデオＲＡＭ２
４に記憶される表示データをキャラクタＲＯＭ２５を参
照して所定のタイミングでＬＣＤディスプレイ３に表示
させるものである。

【００１５】図３は、乱数ＩＣ１４の電気的構成を示し
たブロック図である。乱数ＩＣ１４は、乱数用カウンタ
３１と、最大値レジスタ３２と、コンパレータ３３と、
コントローラ３４と、記憶数カウンタ３５と、ＦＩＦＯ
(First In First Out)レジスタ３６とを備えており、Ｆ
ＩＦＯレジスタ３６の値を乱数値として出力するための
ＩＣである。

【００１６】乱数用カウンタ３１は、ソフト制御では追
従することができないほど高速で、かつ、不等間隔に絶
えず出力されるオペコード・フェッチ信号であるＭ１信
号１１ａの立ち下がり毎に１カウントずつカウントアッ
プを行う１０ビットのカウンタであり、「０〜１０２
３」の範囲でカウント値を更新可能にされている。この
乱数用カウンタ３４の値は、乱数ＩＣ１４の外部から読
み出し不可能に構成されており、「ぶら下げ基板」対策
を一層効果的なものにしている。最大値レジスタ３２
は、その乱数用カウンタ３１で更新されるカウント値の
最大値＋１を記憶するためのレジスタであり、乱数用カ
ウンタ３１の更新範囲＋１である「１〜１０２４」のう
ちのいずれかの値が、ＣＰＵ１１によって書き込まれ
る。コンパレータ３３は、最大値レジスタ３２の値と乱
数用カウンタ３１のカウント値とを比較して、両値が一
致する場合に、クリア信号３３ａを乱数用カウンタ３１
へ出力し、乱数用カウンタ３１のカウント値を「０」ク
リアするものである。

【００１７】このように乱数用カウンタ３１は、最大値
レジスタ３２およびコンパレータ３３と相まって、Ｍ１
信号１１ａが出力される度に、「０」から最大値レジス
タ３２に記憶された値−１の範囲内で、１カウントずつ
カウントアップを行うのである。なお、本実施例では、
乱数用カウンタ３１に「０〜３４６」の範囲でカウント
値の更新を行わせるために、ＣＰＵ１１により最大値レ
ジスタ３２に「３４７」が書き込まれる。

【００１８】コントローラ３４は、第１種始動口スイッ
チ１８から出力されるスイッチ入賞信号１８ａを入力し
て、記憶数カウンタ３５およびＦＩＦＯレジスタ３６
へ、ラッチ信号３４ａを出力するための回路である。コ
ントローラ３４には、記憶数カウンタ３５のカウント値
も入力されており、かかるカウント値が「４以上」であ
る場合には、第１始動口スイッチ1８からのスイッチ入
賞信号１８ａを入力しても、コントローラ３４はラッチ
信号３４ａを出力しない。即ち、かかる場合には、コン
トローラ３４はラッチ信号３４ａの出力を禁止するので
ある。本実施例のパチンコ遊技機Ｐでは、図柄の変動表
示を行わせるための最大保留球数は４個であるので、こ
れに対応したものである。

【００１９】記憶数カウンタ３５は、ＦＩＦＯレジスタ
３６にラッチ（記憶）されているカウント値の数を記憶
するためのカウンタであり、ＣＰＵ１１によって読み出
し可能に構成されている。記憶数カウンタ３５は、コン
トローラ３４からのラッチ信号３４ａを入力する毎にカ
ウント値を１カウントずつアップし、逆に、ＣＰＵ１１
によってＦＩＦＯレジスタ３６の値が読み出される毎に
（ＣＰＵ１１からのＦＩＦＯレジスタ読み出し信号１１
ｂを入力する毎に）、カウント値を１カウントずつダウ
ンする。前記した通り、この記憶数カウンタ３５の値は
コントローラ３４へも出力されており、その値が「４以
上」である場合には、コントローラ３４によってラッチ
信号３４ａの出力が禁止される。

【００２０】ＦＩＦＯ(First In First Out)レジスタ３
６は、コントローラ３４から出力されるラッチ信号３４
ａに基づいて、乱数用カウンタ３１のカウント値を最大
４個までラッチ（記憶）するものであり、乱数用カウン
タ３１のカウンタサイズ（１０ビット）及び最大保留球
数（４個）に対応して、４個の１０ビットサイズのシフ
トレジスタにより構成されている。ＦＩＦＯレジスタ３
６にラッチされた値は、先にラッチされた値から順に、
ＣＰＵ１１によって読み出し可能にされている。このＦ
ＩＦＯレジスタ３６から読み出される値が、乱数ＩＣ１
４の出力乱数値である。

【００２１】ここで図４を参照して、乱数用カウンタ３
１の更新トリガーとなるＭ１信号１１ａについて説明す
る。ＣＰＵ１１から出力されるＭ１信号１１ａは、オペ
コードをフェッチするための信号であり、Ｔ１クロック
の立ち上がりとほぼ同時に立ち下がり、Ｔ３クロックの
立ち上がり後、ほぼ同時に立ち上がる信号である。Ｍ１
信号１１ａは、ＣＰＵ１１による各命令の実行時に必ず
１回以上出力される。例えば、ＣＰＵ１１が第１オペコ
ードのみの命令を実行する場合には、その命令の実行時
にＭ１信号１１ａは１回出力されるだけであるが、第２
オペコードまで有する命令を実行する場合には、その命
令の実行時に、Ｍ１信号１１ａは２回出力される。加え
て、１つの命令を構成するマシンサイクル数は、命令に
よって異なっている。このためＭ１信号１１ａは、ＣＰ
Ｕ１１による命令の実行時に必ず出力されるが、その出
力間隔は一定ではない。即ち、Ｍ１信号１１ａは、ソフ
ト制御では追従することができないほど高速で、且つ、
ＣＰＵ１１により実行される命令に応じて（パチンコ遊
技機Ｐの遊技状態に応じて）、その出力間隔が変化する
信号である。よって、かかるＭ１信号１１ａを用いて、
乱数ＩＣ１４の乱数用カウンタ３１を更新するので、
「ぶら下げ基板」による乱数値の把握を不可能にするこ
とができる。

【００２２】次に、上記のように構成されたパチンコ遊
技機Ｐで実行される各処理を、図５のフローチャートを
参照して説明する。図５は、パチンコ遊技機Ｐの制御部
Ｃにおいて、２ｍｓ毎に実行されるリセット割込処理の
フローチャートである。このリセット割込処理により、
パチンコ遊技機Ｐの遊技が制御される。

【００２３】リセット割込処理では、まず、その処理が
電源投入後、最初に実行された処理であるか否かが調べ
られる（Ｓ１）。最初に実行された処理であれば（Ｓ
１：Ｙｅｓ）、ＲＡＭ１３の初期化を行った後に（Ｓ
２）、乱数の更新範囲の上限を定めるため、乱数ＩＣ１
４の最大値レジスタ３２に「３４７」を書き込む（Ｓ
３）。これにより乱数ＩＣ１４の乱数用カウンタ３１は
「０〜３４６」の範囲でカウントアップを行うので、乱
数ＩＣ１４から出力される乱数値は「０〜３４６」とな
る。

【００２４】Ｓ３の処理後、又は、Ｓ１の処理において
電源投入後２回目以降に実行されたリセット割込処理で
あると判断された場合には（Ｓ１：Ｎｏ）、乱数ＩＣ１
４の記憶数カウンタ３５の値を読み出し、その値が
「０」であるか否かを判断する（Ｓ４）。読み出した記
憶数カウンタ３５の値が「０」でなければ（Ｓ４：Ｎ
ｏ）、既に、打球が図柄作動ゲート４を通過し、そのス
イッチ入賞信号１８ａに基づいて、コントローラ３４か
らラッチ信号３４ａがＦＩＦＯレジスタ３６へ出力され
て、乱数用カウンタ３１のカウント値がＦＩＦＯレジス
タ３６にラッチ（記憶）されている。このラッチされて
いる値が乱数ＩＣ１４の出力乱数値であるので、かかる
場合には、ＦＩＦＯレジスタ３６の値を読み出して（Ｓ
５）、その読み出した値が当たり値（例えば「７」）の
１つと一致するか否かを判断する（Ｓ６）。前記したよ
うに、ＦＩＦＯレジスタ３６の値を読み出すことによ
り、そのＦＩＦＯレジスタ３６からは、先にラッチされ
た値から順に乱数値として読み出されるとともに、記憶
数カウンタ３５の値が「−１」される。

【００２５】Ｓ５の処理で読み出されたＦＩＦＯレジス
タ３６の値、即ち、乱数ＩＣ１４の出力乱数値が当たり
値の１つと一致する場合には（Ｓ６：Ｙｅｓ）、大当た
りと判定して、大当たり処理を実行する（Ｓ７）。大当
たり処理では、大当たりコマンドが制御部Ｃから後述す
る表示装置Ｄへ送られ、表示装置Ｄにより、この大当た
りコマンドに基づいて、ＬＣＤディスプレイ３の変動表
示が大当たりの状態に制御されるのである。

【００２６】一方、Ｓ４の処理において、乱数ＩＣ１４
の記憶数カウンタ３５の値が「０」である場合は（Ｓ
４：Ｙｅｓ）、ＦＩＦＯレジスタ３６に読み出すべき乱
数値がラッチされていないので、また、Ｓ６の処理にお
いて、読み出したＦＩＦＯレジスタ３６の値、即ち、乱
数ＩＣ１４の出力乱数値がいずれの当たり値とも一致し
ない場合には（Ｓ６：Ｎｏ）、ハズレであるので、これ
らの場合には大当たり処理を行うことなく、Ｓ８の処理
へ移行する。

【００２７】その後、Ｓ８の処理において、パチンコ遊
技機Ｐの遊技状態に応じた各処理を実行した後、今回の
リセット割込処理を終了して、次回のリセット割込処理
を待機する。

【００２８】ここで、大当たりの判定に用いられる乱数
値を出力する乱数ＩＣ１４の動作について説明する。乱
数ＩＣ１４の乱数用カウンタ３１は、ＣＰＵ１１から出
力されるＭ１信号１１ａの立ち下がり毎にカウントアッ
プを行い、カウント値が最大値レジスタ３２に記憶され
る「３４７」に達すると、コンパレータ３３からクリア
信号３３ａが乱数用カウンタ３１へ出力されて、カウン
ト値が「０」クリアされる。よって、乱数用カウンタ３
１は、Ｍ１信号１１ａにより、「０〜３４６」の範囲で
カウントアップを繰り返すのである。

【００２９】この乱数用カウンタ３１のカウント値は、
ＦＩＦＯレジスタ３６に入力されており、コントローラ
３４からラッチ信号３４ａが出力されるタイミングで、
ＦＩＦＯレジスタ３６にラッチされる。かかるラッチ信
号３４ａは記憶数カウンタ３５へも出力され、そのラッ
チ信号３４ａを入力した記憶数カウンタ３５は、内部の
カウント値を１カウントアップする。

【００３０】前記したようにＣＰＵ１１は、リセット割
込処理において、この記憶数カウンタ３５の値を読み出
し、その値が「０」でなければ、乱数値を取得するため
に、ＦＩＦＯレジスタ３６の値を読み出すのである。な
お、ＦＩＦＯレジスタ３６の値を読み出すことにより、
そのＦＩＦＯレジスタ３６の読み出し信号１１ｂが記憶
数カウンタ３５に入力されて、記憶数カウンタ３５の値
が１カウントダウンする。

【００３１】記憶数カウンタ３５の値は、コントローラ
３４へも出力されている。その記憶数カウンタ３５の値
が「４以上」である場合には、コントローラ３４からの
ラッチ信号３４ａの出力が禁止され、その間、ＦＩＦＯ
レジスタ３６への新たな乱数値のラッチ（記憶）が禁止
される。

【００３２】以上説明したように、本実施例のパチンコ
遊技機Ｐでは、乱数ＩＣ１４から出力される乱数値を用
いて大当たりを判定している。この乱数ＩＣ１４から出
力される乱数値は、乱数用カウンタ３１のカウント値に
基づいて生成されるが、かかる乱数用カウンタ３１は、
Ｍ１信号１１ａの立ち下がりのタイミングでカウントア
ップを繰り返す。Ｍ１信号１１ａは、ソフト制御では追
従することができないほど高速で、かつ、パチンコ遊技
機Ｐの制御状態に応じて不等間隔に絶えず出力される信
号である。よって、かかるＭ１信号１１ａに基づいてカ
ウントされる乱数ＩＣ１４の出力乱数値を、「ぶら下げ
基板」で把握することができない。従って、「ぶら下げ
基板」による大当たりの発生タイミングの把握を不可能
にして、「ぶら下げ基板」を用いた不正行為を防止する
ことができるのである。

【００３３】以上、実施例に基づき本発明を説明した
が、本発明は上記実施例に何ら限定されるものではな
く、本発明の趣旨を逸脱しない範囲内で種々の改良変形
が可能であることは容易に推察できるものである。

【００３４】例えば、本実施例では、乱数ＩＣ１４はＣ
ＰＵ１１と別体に構成されたが、乱数ＩＣ１４をＣＰＵ
１１に内蔵しても良い。乱数ＩＣ１４をＣＰＵ１１に内
蔵することにより、乱数ＩＣ１４自体を交換するといっ
た不正行為を防止することができるので、不正行為の防
止効果を一層向上することができる。しかも、乱数ＩＣ
１４をＣＰＵに内蔵し、その乱数ＩＣ１４の乱数用カウ
ンタ３１を更新するための信号（本実施例では、Ｍ１信
号１１ａ）を、ＣＰＵ１１の外部へ出力しないように構
成すれば、ＣＰＵ１１の外部から乱数用カウンタ３１の
更新タイミングが全くわからなくなるので、「ぶら下げ
基板」等による出力乱数値の把握を一層困難なのものに
することができる。

【００３５】また、記憶数カウンタ３５の値は、カウン
ト値そのものがＣＰＵ１１から読み出し可能に構成さ
れ、そのカウント値により、ＣＰＵ１１は、ＦＩＦＯレ
ジスタ３６の値を読み出すか否かを判断していた。しか
し、このカウント値そのものが出力される構成に代え
て、記憶数カウンタ３５の値が「１」以上である場合
に、出力される信号を設けるようにしても良い。この場
合には、ＣＰＵ１１は、該信号がオンである場合に、Ｆ
ＩＦＯレジスタ３６の読み出しを行うのである。

【００３６】更に、乱数用カウンタ３１のカウントアッ
プを行う信号は、必ずしもＭ１信号１１ａに限られるも
のではない。例えば、８ＭＨｚや８．１９２ＭＨｚ等の
クロック信号のように等間隔に出力される信号であって
も、ソフト制御では追従することができないほど高速な
信号であれば、Ｍ１信号１１ａに代替することができ
る。

【００３７】しかも、かかる信号は高速であるだけでな
く、不等間隔に絶えず出力される信号であれば、Ｍ１信
号１１ａのように、「ぶら下げ基板」対策を一層効果的
なものとすることができる。例えば、ＣＰＵ１１から出
力されるメモリ・リクエスト信号、ＩＯリクエスト信
号、リード信号、ライト信号、リフレッシュ信号、ウエ
イト信号、バス・リクエスト信号、バス・アクノリッジ
信号、いずれかのアドレスバス信号、または、いずれか
のデータバス信号などを、Ｍ１信号１１ａに代えて使用
することができる。また、６８系のＣＰＵにおいては、
８０系ＣＰＵのＭ１信号１１ａに代えて、ＳＹＮＣ（シ
ンクロナスアウト）信号を使用することもできる。更
に、これら複数の信号を組み合わせて使用するようにし
ても良いのである。

【００３８】以下に本発明の変形例を示す。請求項１記
載の遊技機用乱数生成回路において、前記記憶数カウン
タ回路の値は読み出し可能にされていることを特徴とす
る遊技機用乱数生成回路１。記憶数カウンタ回路の値に
より、ＦＩＦＯ回路の読み出しが可能であるか否か、即
ち、取得できる乱数値があるか否かを認識することがで
きる。

【００３９】請求項１記載の遊技機用乱数生成回路にお
いて、前記記憶数カウンタ回路の値が１以上である場合
にオンされるＦＩＦＯ回路の読み出し可能信号を備えて
いることを特徴とする遊技機用乱数生成回路２。該信号
により、ＦＩＦＯ回路の読み出しが可能であるか否か、
即ち、取得できる乱数値があるか否かを認識することが
できる。

【００４０】請求項１記載の遊技機用乱数生成回路、ま
たは、遊技機用乱数生成回路１、２において、前記記憶
数カウンタ回路の値は、前記ＦＩＦＯ回路へ出力される
制御信号を入力することによりカウントアップされ、逆
に、そのＦＩＦＯ回路の値が読み出されることによりカ
ウントダウンされることを特徴とする遊技機用乱数生成
回路３。

【００４１】請求項１記載の遊技機用乱数生成回路、ま
たは、遊技機用乱数生成回路１から３のいずれかにおい
て、前記記憶数カウンタ回路の値が所定値以上である場
合に、前記ＦＩＦＯ回路への制御信号の出力を禁止する
コントローラを備えていることを特徴とする遊技機用乱
数生成回路４。

【００４２】請求項１記載の遊技機用乱数生成回路、ま
たは、遊技機用乱数生成回路１から４のいずれかにおい
て、前記カウンタ回路のカウント値の更新トリガとなる
信号は、この遊技機用乱数生成回路の搭載される回路基
板が外部装置と接続されるコネクタ上の信号以外の信号
で構成されることを特徴とする遊技機用乱数生成回路
５。よって、「ぶら下げ基板」等を該コネクタに接続し
ても、「ぶら下げ基板」等では、カウンタ回路のカウン
ト値の更新トリガを入力することができず、遊技機用乱
数生成回路から出力される乱数値を把握することができ
ない。

【００４３】請求項１記載の遊技機用乱数生成回路、ま
たは、遊技機用乱数生成回路１から５のいずれかにおい
て、ＣＰＵに内蔵されていることを特徴とする遊技機用
乱数生成回路６。遊技機用乱数生成回路をＣＰＵに内蔵
することにより、遊技機用乱数生成回路のみの不正な取
り替えを防止して、不正行為の防止を強化することがで
きる。また、遊技機用乱数生成回路をＣＰＵに内蔵し、
かつ、カウンタ回路のカウント値の更新トリガとなる信
号をＣＰＵの内部の信号を用い、その信号をＣＰＵの外
部へ出力しないように構成すれば、「ぶら下げ基板」等
によるカウンタ回路のカウント値の更新を把握できなく
することができる。

【００４４】請求項１記載の遊技機用乱数生成回路、ま
たは、遊技機用乱数生成回路１から６のいずれかにおい
て、前記カウンタ回路のカウント値は、その遊技機用乱
数生成回路の外部から読み出し不可能にされていること
を特徴とする遊技機用乱数生成回路７。

【００４５】請求項１記載の遊技機用乱数生成回路、ま
たは、遊技機用乱数生成回路１から７のいずれかにおい
て、前記カウンタ回路は、非等間隔に絶えず出力される
信号に基づいてカウント値の更新を行うことを特徴とす
る遊技機用乱数生成回路８。カウンタ回路の更新は非等
間隔に絶えず行われるので、「ぶら下げ基板」等による
乱数値の把握を一層不可能にすることができる。

【００４６】請求項１記載の遊技機用乱数生成回路、ま
たは、遊技機用乱数生成回路１から８のいずれかにおい
て、前記カウンタ回路は、８０系ＣＰＵのＭ１信号（オ
ペコードフェッチ信号）、６８系ＣＰＵのＳＹＮＣ（シ
ンクロナスアウト）信号、メモリ・リクエスト信号、Ｉ
Ｏリクエスト信号、リード信号、ライト信号、リフレッ
シュ信号、ウエイト信号、バス・リクエスト信号、バス
・アクノリッジ信号、少なくとも１本のアドレスバス信
号、または、少なくとも１本のデータバス信号のうち、
いずれかの信号に基づいてカウント値を更新することを
特徴とする遊技機用乱数生成回路９。これらの信号は、
ソフト制御では追従することができないほど高速に、且
つ、遊技機の制御状態に応じて、いずれも非等間隔に絶
えず出力されるので、該信号の発生回路を別途設ける必
要がなく、回路コストを低減することができる。なお、
前記した信号のうち、いくつかの信号を組み合わせて使
用しても良い。

【００４７】

【発明の効果】本発明の遊技機用乱数生成回路によれ
ば、ソフト制御では追従することができない高速な信号
をトリガとして、乱数値の基となるカウンタ回路のカウ
ント値の更新を行っているので、この遊技機用乱数生成
回路から出力される乱数値を「ぶら下げ基板」等で把握
することはできない。よって、この遊技機用乱数生成回
路を用いて遊技機の制御を行うことにより、「ぶら下げ
基板」等による大当たりの発生タイミングの把握を不可
能にして、「ぶら下げ基板」等を用いた不正行為を防止
することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例であるパチンコ遊技機の遊
技盤の正面図である。

【図２】パチンコ遊技機の電気的構成を示したブロッ
ク図である。

【図３】乱数ＩＣの電気的構成を示したブロック図で
ある。

【図４】Ｍ１サイクル（オペコード・フェッチ・サイ
クル）のタイミングチャートである。

【図５】リセット割込処理を示したフローチャートで
ある。

【符号の説明】

１１制御部のＣＰＵ１１ａＭ１信号（カウンタ回路の更新トリ
ガ）１１ｂＣＰＵによるＦＩＦＯレジスタの読み
出し信号１４乱数ＩＣ（遊技機用乱数生成回路）１８第１種始動口スイッチ１８ａスイッチ入賞信号（所定の契機）３１乱数用カウンタ（カウンタ回路の一
部）３２最大値レジスタ（カウンタ回路の一
部）３３コンパレータ（カウンタ回路の一部）３３ａクリア信号３４コントローラ３４ａラッチ信号（制御信号）３５記憶数カウンタ（記憶数カウンタ回
路）３６ＦＩＦＯ(First In First Out)レジス
タ（ＦＩＦＯ回路）Ｃ制御部Ｐパチンコ遊技機（遊技機）

───────────────────────────────────────────────────── フロントページの続き (72)発明者山崎好男名古屋市千種区春岡通７丁目49番地株式会社ジェイ・ティ内

Claims

【特許請求の範囲】

【請求項１】遊技機の制御に使用される乱数を生成す
る遊技機用乱数生成回路において、ソフト制御では追従することができない高速な信号をト
リガとして、生成される乱数値の範囲内でカウント値の
更新を繰り返すカウンタ回路と、所定の契機に基づいて出力される制御信号によりそのカ
ウンタ回路のカウント値を記憶するとともに、複数のカ
ウント値が記憶されている場合には、先に記憶されたカ
ウント値から順に読み出されるＦＩＦＯ回路と、そのＦＩＦＯ回路に記憶されるカウント値の数を記憶す
る記憶数カウンタ回路とを備え、前記ＦＩＦＯ回路の値が乱数値として読み出し可能にさ
れていることを特徴とする遊技機用乱数生成回路。