JP5741725B2 - 遊技機 - Google Patents

Description

本発明は、パチンコ遊技機などに代表される遊技機に関するものである。

例えばパチンコ遊技機は、複数種類の図柄を変動表示可能な表示装置を備えており、遊技領域に打ち込まれた球が図柄作動口を通過することにより、変動表示を開始するように構成されている。この変動表示が予め定められた図柄の組み合わせと一致して停止すると、当たりとなって、遊技者に所定の遊技価値が付与される。

かかる当たりの発生の有無は、球が図柄作動口を通過するタイミングで決定される。即ち、１カウントずつ定期的に一定の範囲で（例えば、１カウントずつ、２ｍｓ毎に、０から３４６の範囲で）更新される乱数カウンタを備え、球が図柄作動口を通過したときに、その乱数カウンタの値（即ち、乱数値）を読み出し、読み出した乱数値が、例えば「７」などの所定値と一致する場合に、当たりを発生させる。

ところが、最近、「ぶら下げ基板」と呼ばれる不正な基板を使用した不正行為が報告されている。この不正行為は、不正な基板をぶら下げて（不正な「ぶら下げ基板」を取り付けて）、不当に当たりを発生させるものである。具体的には、前記したパチンコ遊技機に設けられる当たりを決定するための乱数カウンタと同様の働きをする偽乱数カウンタ（１カウントずつ定期的に一定の範囲で更新されるカウンタ）を「ぶら下げ基板」内に設け、その偽乱数カウンタの値をパチンコ遊技機の電源投入等に合わせてリセット（０クリア）することにより、「ぶら下げ基板」内で当たりの発生タイミングを把握する。そして、把握した当たりの発生タイミングに合わせて、「ぶら下げ基板」内で球の図柄作動口通過信号を不正に生成し、これをパチンコ遊技機の主制御基板へ出力して、不当に当たりを発生させるというものである。遊技場などでは、この「ぶら下げ基板」を用いた不正行為により、多大な被害を被っている。

本発明は上記例示した問題点等を解決するためになされたものであり、「ぶら下げ基板」等による不正行為を防止することができる遊技機を提供することを目的としている。

この目的を達成するために請求項１記載の遊技機は、乱数値を所定の範囲で繰り返し更新する乱数カウンタと、その乱数カウンタで更新される乱数値に対して、遊技者に所定の遊技価値を付与するか否かを示す所定のビットを含む１バイトのデータを、その乱数値に関するアドレスに記憶すると共に、前記乱数カウンタが示す乱数値に関するアドレスを前記乱数カウンタから常時入力して、その乱数カウンタが示す乱数値に対する前記１バイトのデータを常時出力する記憶手段と、遊技者に対し所定の遊技価値を付与するか否かの判定契機が到来した場合に、前記１バイトのデータを前記記憶手段の出力から取得する取得手段と、その取得手段により取得されたデータの前記所定のビットの状態を調べて、遊技者に対し所定の遊技価値を付与するか否かを判定する判定手段とを備え、更に、前記所定の遊技価値を付与するか否かの判定契機の到来を検出する検出手段と、遊技の制御プログラムを実行すると共に、前記検出手段により判定契機の到来が検出された場合に、前記取得手段の内容をリードする演算手段とを備え、前記取得手段は、前記記憶手段から常時出力される１バイトのデータを、前記演算手段から出力されるリード信号の入力タイミングでラッチするラッチ手段で構成されている。

本発明の遊技機によれば「ぶら下げ基板」等による不正行為を防止することができる。

本発明の一実施例であるパチンコ遊技機の遊技盤の正面図である。 パチンコ遊技機の電気的構成を示したブロック図である。 （ａ）は、比較ＲＯＭの１バイトの構成をビット毎に示した図であり、（ｂ）は、大当たりビット及び高確率大当たりビットの状態による大当たり等の判定結果を示した図である。 乱数カウンタによって更新される乱数値に基づいて、その乱数値に対するデータの取得（読み出し）方式を説明した図である。 リセット割込処理を示したフローチャートである。

以下、本発明の好ましい実施例について、添付図面を参照して説明する。第１実施例では、遊技機の一例としてパチンコ遊技機、特に、第１種パチンコ遊技機を用いて説明する。なお、本発明を第３種パチンコ遊技機や他の遊技機に用いることは、当然に可能である。

図１は、パチンコ遊技機Ｐの遊技盤の正面図である。遊技盤１の周囲には、球が入賞することにより５個から１５個の賞球が払い出される複数の入賞口２が設けられている。また、遊技盤１の中央には、複数種類の識別情報としての図柄などを表示する液晶（ＬＣＤ）ディスプレイ３が設けられている。このＬＣＤディスプレイ３の表示画面は横方向に３分割されており、３分割された各表示領域において、それぞれ図柄の変動表示が行われる。

ＬＣＤディスプレイ３の下方には、図柄作動口（第１種始動口）４が設けられている。球がこの図柄作動口４を通過することにより、前記したＬＣＤディスプレイ３の変動表示が開始される。図柄作動口４の下方には、特定入賞口（大入賞口）５が設けられている。この特定入賞口５は、ＬＣＤディスプレイ３の変動後の表示結果が予め定められた図柄の組み合わせの１つと一致する場合に、大当たりとなって、球が入賞しやすいように所定時間（例えば、３０秒経過するまで、あるいは、球が１０個入賞するまで）開放される入賞口である。この特定入賞口５内には、Ｖゾーン５ａが設けられており、特定入賞口５の開放中に、球がＶゾーン５ａ内を通過すると、継続権が成立して、特定入賞口５の閉鎖後、再度、その特定入賞口５が所定時間（又は、特定入賞口５に球が所定個数入賞するまで）開放される。この特定入賞口５の開閉動作は、最高で１６回（１６ラウンド）繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態（特別遊技状態）である。

図２は、かかるパチンコ遊技機Ｐの電気的構成を示したブロック図である。パチンコ遊技機Ｐの主制御基板Ｃは、８．１９２ＭＨｚの動作クロック１１ａに基づいて動作するＭＰＵ１１と、そのＭＰＵ１１によって実行される各種の制御プログラムや固定値データを記憶したＲＯＭ１２と、制御プログラムの実行時に各種のデータ等を一時的に記憶するためのメモリであるＲＡＭ１３と、７．１５９０９ＭＨｚのクロック１４ａから出力されるクロックパルスの立ち下がり毎にカウントアップを行う１６ビットの乱数カウンタ１４と、その乱数カウンタ１４でカウントされる乱数値に対する所定のデータ、即ちその乱数値が大当たりであるか否か等のデータを記憶する比較ＲＯＭ１７と、その比較ＲＯＭ１７から出力されるデータ（乱数値に対する所定のデータ）をラッチするための８ビットのラッチレジスタ１９と、入出力ポート１６とを備えている。なお、図５のフローチャートに示すプログラムは、制御プログラムの一部としてＲＯＭ１２内に記憶されている。

乱数カウンタ１４は、７．１５９０９ＭＨｚのクロック１４ａから出力されるクロックパルスの立ち下がり毎に、１カウントずつカウントアップを行う１６ビットカウンタである。この乱数カウンタ１４により、ソフト制御では到底追従することができない高速な速度で、乱数値が「０〜６５５３５」の範囲で常時更新されており、その更新された乱数値は、常時、アドレスデータとして比較ＲＯＭ１７へ出力されている。乱数カウンタ１４は、ＭＰＵ１１のアドレス空間には配置されていないので、ＭＰＵ１１から乱数カウンタ１４のカウント値をリードすることはできない。また、乱数カウンタ１４のカウント値（乱数値）は、電源の投入時において初期化されず、電源投入時における不定値からカウントアップを開始する。よって、「ぶら下げ基板」では、乱数カウンタ１４の不定な初期値を把握することができないので、乱数カウンタ１４のカウント値、即ち乱数値を把握することができない。

ここで、ＭＰＵ１１の動作クロック１１ａと、乱数カウンタ１４のクロック１４ａとの関係について説明する。ＭＰＵ１１の動作クロック１１ａは、周波数８．１９２ＭＨｚであるので、１６，３８４クロックで、主制御基板Ｃで実行されるリセット割込処理の２ｍｓの間隔を得ることができる。一方、乱数カウンタ１４のクロック１４ａは、周波数７．１５９０９ＭＨｚであるので、リセット割込処理の２ｍｓの間隔を得ることができない。詳細には、１４，３１８クロックでは、１．９９９９７４８５７１４ｍｓとなって２ｍｓに満たず、それよりも１クロック多い１４，３１９クロックでは、２．０００１１４５３９６９７ｍｓとなって２ｍｓを超えてしまう。

パチンコ遊技機Ｐの遊技の制御は、主制御基板Ｃによって２ｍｓ毎に行われるのに対し、大当たりを決定する乱数カウンタ１４による乱数値の更新は、２ｍｓの間隔を得られない７．１５９０９ＭＨｚのクロック１４ａで行われるので、不正行為を働く「ぶら下げ基板」が、主制御基板Ｃに同期して動作する場合には、乱数カウンタ１４のカウント値（乱数値）を把握することができず、逆に、乱数カウンタ１４に同期して動作する場合には、主制御基板Ｃに同期して動作することができない。従って、「ぶら下げ基板」から大当たりの発生タイミングに合わせて図柄作動口４の通過信号をパチンコ遊技機Ｐの主制御基板Ｃへ出力することはできないので、「ぶら下げ基板」を用いた不正行為を防止することができる。

比較ＲＯＭ１７は、乱数カウンタ１４で更新される乱数値に対する所定のデータ、即ち、その乱数値が大当たりであるか否か等のデータを乱数値毎に記憶するメモリであり、乱数カウンタ１４の更新範囲分の６４Ｋバイトのサイズを備えている。乱数値に対するデータは、各乱数値に対して１バイトずつ設けられており、乱数値が示す比較ＲＯＭのアドレスに記憶されている。このため比較ＲＯＭ１７は、「００００ｈ〜０ＦＦＦＦｈ」の大きなアドレス空間を専有するが、ＭＰＵ１１がアクセス可能なアドレス空間（メモリアドレス空間及びＩ／Ｏアドレス空間）とは別のアドレス空間に配置されているので、比較ＲＯＭ１７が６４Ｋバイトの大きなサイズを有していても、その比較ＲＯＭ１７でＭＰＵ１１の６４Ｋバイトのアドレス空間を専有することがなく、ＭＰＵ１１のアドレス空間を有効に使用することができる。

なお、比較ＲＯＭ１７は、そのリード端子ＲＤバーが接地されて、常時、リード状態（アクティブ）にされている。前記した通り、乱数カウンタ１４のカウント値（乱数値）は、アドレスデータとして、常時、比較ＲＯＭ１７へ出力されているので、比較ＲＯＭ１７からは、常時、乱数カウンタ１４のカウント値（乱数値）に対するデータが出力されている。

ラッチレジスタ１９は、比較ＲＯＭ１７から出力される８ビットの乱数値に対するデータ（その乱数値が大当たりであるか否かのデータ）を、所定のタイミングでラッチするためのものである。このラッチレジスタ１９は、ＭＰＵ１１がアクセス可能なメモリアドレス空間に配置されており、アドレスバス及びデータバスで構成されるバスライン１５をＭＰＵ１１、ＲＯＭ１２及びＲＡＭ１３と共用している。なお、ラッチを行う所定のタイミングとしては、本実施例では、ＭＰＵ１１がラッチレジスタ１９の値をリードするタイミングとしているが、これに代えて、例えば、球が第１種始動口（図柄作動口）４を通過するタイミングとしても良い。この場合、球が第１種始動口４を通過したか否かを検出するためのスイッチの出力信号をラッチレジスタ１９へ入力し、その信号に応じて、ラッチさせるのである。

図３（ａ）は、比較ＲＯＭ１７の１バイトのデータの構成をビット毎に示した図である。図３（ａ）に示すように、比較ＲＯＭ１７の０ビット目は大当たりビットｘ（１７ａ）、１ビット目は高確率大当たりビットｙ（１７ｂ）に、それぞれ割り当てられている。これら各ビット１７ａ，１７ｂの状態により、図３（ｂ）に示すように大当たりが判定される。即ち、大当たりビットｘ（１７ａ）が「０」である場合には、高確率大当たりビットｙ（１７ｂ）の状態に拘わらず、ハズレである（１７ｄ）。大当たりビットｘ（１７ａ）が「０」である場合に、高確率大当たりビットｙ（１７ｂ）が「１」という設定は存在しない（１７ｅ）。一方、大当たりビットｘ（１７ａ）が「１」である場合には、高確率大当たりビットｙ（１７ｂ）が「０」であれば大当たりであり（１７ｆ）、高確率大当たりビットｙ（１７ｂ）が「１」であれば高確率大当たりである（１７ｇ）。

ここで、図４を参照して、比較ＲＯＭ１７に記憶される乱数値に対する所定のデータ、即ち、乱数値が大当たりであるか否かのデータの取得（読み出し）方式について説明する。

クロック１４ａから７．１５９０９ＭＨｚのクロックパルスが乱数カウンタ１４へ絶えず出力されており（４１）、乱数カウンタ１４では、その立ち下がりパルスを入力する毎に、１カウントずつ乱数値を「０〜６５５３５」の範囲で更新する。更新された１６ビットの乱数値は、乱数カウンタ１４から比較ＲＯＭ１７へアドレスデータとして出力される（４２）。比較ＲＯＭ１７のリード端子ＲＤバーは接地されているので（４３）、比較ＲＯＭ１７は常にリード状態（アクティブ）にされている。よって、乱数カウンタ１４から比較ＲＯＭ１７へ、乱数値がアドレスデータとして出力される毎に、その乱数値が示すアドレスに記憶されるデータ、即ちその乱数値に対するデータ（図３参照）が、比較ＲＯＭ１７からラッチレジスタ１９へ出力される（４４）。

球が第１種始動口４を通過すると、大当たりの判定のために、ＭＰＵ１１によってラッチレジスタ１９の値がリードされる。このリード命令に応じて（４５）、比較ＲＯＭ１７から出力されている乱数値に対するデータがラッチレジスタ１９にラッチされ、ＭＰＵ１１に読み込まれる（４６）。これにより、乱数値に対するデータがＭＰＵ１１に取得される（読み出される）。

図２に示すように、これらＭＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、ラッチレジスタ１９は、バスライン１５を介して互いに接続されており、バスライン１５は、また、入出力ポート１６にも接続されている。この入出力ポート１６は、表示用制御基板Ｄや他の入出力装置２０と接続されている。主制御基板Ｃは、入出力ポート１６を介して、表示用制御基板Ｄや他の入出力装置２０へ各種コマンドを送信し、それら各装置を制御する。なお、主制御基板Ｃと表示用制御基板Ｄとの接続は、入力および出力が固定的な２つのバッファ（インバータゲート）１８，２８を介して行われている。よって、主制御基板Ｃと表示用制御基板Ｄとの間におけるコマンドの送受信は、主制御基板Ｃから表示用制御基板Ｄへの一方向にのみ行われ、表示用制御基板Ｄから主制御基板Ｃへコマンド等を送信することはできない。

表示用制御基板Ｄは、ＭＰＵ２１と、プログラムＲＯＭ２２と、ワークＲＡＭ２３と、ビデオＲＡＭ２４と、キャラクタＲＯＭ２５と、画像コントローラ２６と、入力ポート２９と、出力ポート２７とを備えている。入力ポート２９の入力にはインバータゲート２８の出力が接続され、その入力ポート２９の出力は、ＭＰＵ２１、プログラムＲＯＭ２２、ワークＲＡＭ２３を接続するバスラインと接続されている。また、出力ポート２７の入力には画像コントローラ２６が接続され、その出力ポート２７の出力にはＬＣＤディスプレイ３が接続されている。

表示用制御基板ＤのＭＰＵ２１は、主制御基板Ｃから送信される制御用コマンドに基づいて、ＬＣＤディスプレイ３の（変動）表示を制御するためのものであり、プログラムＲＯＭ２２には、このＭＰＵ２１により実行される各種の制御プログラムが記憶されている。ワークＲＡＭ２３は、ＭＰＵ２１によるプログラムの実行時に使用されるワークデータが記憶されるメモリである。

ビデオＲＡＭ２４は、ＬＣＤディスプレイ３に表示されるデータが記憶されるメモリであり、このビデオＲＡＭ２４の内容を書き換えることにより、ＬＣＤディスプレイ３の表示内容が変更される。即ち、各表示領域における図柄の変動表示は、ビデオＲＡＭ２４の内容が書き換えられることにより行われる。キャラクタＲＯＭ２５は、ＬＣＤディスプレイ３に表示される図柄などのキャラクタデータを記憶するメモリである。画像コントローラ２６は、ＭＰＵ２１、ビデオＲＡＭ２４、出力ポート２７のそれぞれのタイミングを調整して、データの読み書きを介在するとともに、ビデオＲＡＭ２４に記憶される表示データをキャラクタＲＯＭ２５を参照して所定のタイミングでＬＣＤディスプレイ３に表示させるものである。

次に、図５を参照して、主制御基板Ｃで行われるリセット割込処理について説明する。図５は、主制御基板Ｃで２ｍｓ毎に実行されるリセット割込処理のフローチャートである。このリセット割込処理では、まず、その処理が電源投入後、最初に実行された処理であるか否かを調べ（Ｓ１）、最初に実行された処理であれば（Ｓ１：Ｙｅｓ）、ＲＡＭ１３の内容を一旦「０」クリアした後に初期値を設定する等といった初期化処理を実行する（Ｓ２）。Ｓ２の処理の実行後は、次のリセット割込処理が発生するまで処理の実行を待機する。

Ｓ１の処理において電源投入後２回目以降に実行されたリセット割込処理であると判断された場合には（Ｓ１：Ｎｏ）、Ｓ３〜Ｓ９の各処理によってパチンコ遊技機Ｐの遊技の制御が行われる。遊技の制御では、まず、球が第１種始動口（図柄作動口）４を通過したか否かを調べ（Ｓ３）、球が第１種始動口（図柄作動口）４を通過していれば（Ｓ３：Ｙｅｓ）、大当たりか否かの判定を行うために、Ｓ４〜Ｓ８の各処理を実行する。

まず、ＭＰＵ１１によってラッチレジスタ１９の値をリードし（図４の４５）、そのリードした値をＭＰＵ１１の内部レジスタであるＢレジスタへ書き込む（Ｓ４）。図４を参照して説明した通り、ＭＰＵ１１がラッチレジスタ１９の値をリードすることによって、乱数カウンタ１４によってカウントされている乱数値に対するデータ、即ち乱数値が大当たりか否かを示すデータが、ラッチレジスタ１９にラッチされ（図４の４４）、そのデータがＭＰＵ１１にリードされる（図４の４６）。よって、ＭＰＵ１１によってラッチレジスタ１９の値をリードし、そのリードした値をＢレジスタへ書き込むことにより、その乱数値に対するデータをＢレジスタへ読み込むことができる。

乱数値に対するデータをＢレジスタへ読み込んだ後は、そのＢレジスタの大当たりビットｘ（１７ａ）の状態を調べる（Ｓ５）。大当たりビットｘ（１７ａ）が「１」であれば（Ｓ５：Ｙｅｓ）、大当たりの発生であるので、かかる場合には、更に、高確率大当たりビットｙ（１７ｂ）の状態を調べて（Ｓ６）、その大当たりが高確率大当たりであるか否かを判定する。即ち、高確率大当たりビットｙ（１７ｂ）が「１」であれば（Ｓ６：Ｙｅｓ）、高確率大当たりの発生であるので高確率大当たり処理を実行し（Ｓ７）、逆に、高確率大当たりビットｙ（１７ｂ）が「０」であれば（Ｓ６：Ｎｏ）、通常の大当たりの発生であるので大当たり処理を実行する（Ｓ８）。また、Ｓ５の処理において、大当たりビットｘ（１７ａ）が「０」であれば（Ｓ５：Ｎｏ）、大当たりの発生ではないので、Ｓ６〜Ｓ８の各処理をスキップして、処理をＳ９へ移行する。

なお、Ｓ９の処理では、主制御基板Ｃにおいて遊技の進行を制御するための各処理（Ｓ９）を実行し、その各処理（Ｓ９）の実行後は、次のリセット割込処理が発生するまで処理の実行を待機する。

以上説明したように、本実施例のパチンコ遊技機Ｐによれば、大当たり等の判定契機が到来した場合には、単に、ラッチレジスタ１９の値をリードするだけで、乱数カウンタ１４によって更新されている乱数値に対する所定のデータ、即ち、その乱数値が大当たりであるか否かのデータを、ＭＰＵ１１へ読み込むことができる。大当たり等の判定は、かかるデータに基づいて行うことができるので、該判定を乱数値の更新範囲の大きさに拘わらず短時間で行うことができる。従って、パチンコ遊技機Ｐの遊技の制御に支障を来すことなく、「ぶら下げ基板」等を用いた不正行為を防止するために、乱数値の更新範囲を広げることができる。

なお、本実施例においては、請求項１記載の判定手段としてはＳ５〜Ｓ８の各処理が該当する。

以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。

例えば、本実施例では、乱数カウンタ１４、比較ＲＯＭ１７及びラッチレジスタ１９は、それぞれＭＰＵ１１と別体に構成されたが、これらをＭＰＵ１１と一体に、即ち、ＭＰＵ１１に内蔵して構成しても良い。これらをＭＰＵ１１に内蔵すれば、比較ＲＯＭ１７やラッチレジスタ１９を不正なものに交換することができなくなるので、不正行為の防止効果を一層向上することができる。

また、ラッチレジスタ１９は、ＭＰＵ１１のメモリアドレス上に配置されたが、これをＭＰＵ１１のＩ／Ｏアドレス上に配置するようにしても良い。かかる場合には、ラッチレジスタ１９へのアクセスは、入出力ポート１６を介して行われる。なお、かかる場合には、当然のことながら、ラッチレジスタ１９を入出力ポート１６に内蔵しても良い。

更に、乱数カウンタ１４のクロック１４ａの周波数と、ＭＰＵ１１のクロック１１ａの周波数とを同期させても良い。かかる場合には、「ぶら下げ基板」対策としての効果は若干薄れるものの、ＭＰＵ１１がラッチレジスタ１９をリードする場合のタイミング調整を簡素化できるので、その分、回路コストを低減することができるのである。

以下に本発明の変形例を示す。請求項１記載の遊技機の制御装置において、遊技の制御を行うＭＰＵを備え、前記乱数カウンタと前記記憶手段と前記ラッチ手段とは、そのＭＰＵに内蔵されていることを特徴とする遊技機の制御装置１。これらをＭＰＵに内蔵して１チップ化することにより、所定の遊技価値（例えば、大当たり）を不当に発生させるために、記憶手段やラッチ手段を不正なものに交換する行為を防止することができる。例えば、不正な記憶手段としては大当たりのデータばかりを記憶させたものがあり、また、不正なラッチ手段としては大当たりのデータしか出力しないようにしたものがある。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１において、遊技の制御を行うＭＰＵを備え、前記乱数カウンタ及び前記記憶手段は、前記ＭＰＵがアクセス可能なアドレス空間以外の空間に配置されていることを特徴とする遊技機の制御装置２。よって、ＭＰＵがアクセス可能なアドレス空間（メモリアドレス空間およびＩ／Ｏアドレス空間を含む）を有効に使用することができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１若しくは２において、前記乱数カウンタは前記乱数値に関するアドレスを前記記憶手段へ常時出力すると共に、前記記憶手段は、前記乱数カウンタの乱数値に関するアドレスを常時入力して、その乱数値に対する前記所定のデータを常時出力することを特徴とする遊技機の制御装置３。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から３のいずれかにおいて、前記読出手段によって読み出される前記記憶手段のデータには、大当たりの発生の有無を示す大当たりビットが設けられていることを特徴とする遊技機の制御装置４。大当たりビットの状態により大当たりの発生の有無が判定される。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から４のいずれかにおいて、前記乱数カウンタの更新は、ソフト制御ではカウント値の更新が追従できない高速パルスにより行われることを特徴とする遊技機の制御装置５。よって、「ぶら下げ基板」等によるソフト制御では、乱数カウンタに追従させてカウント値の更新を行うことができないので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から５のいずれかにおいて、遊技の制御を行うＭＰＵを備え、前記乱数カウンタによるカウント値の更新は、そのＭＰＵの動作クロックと非同期のクロックにより行われることを特徴とする遊技機の制御装置６。よって、「ぶら下げ基板」等によるソフト制御では、乱数カウンタの更新に同期させてカウント値の更新を行うことができないので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。加えて、かかる乱数カウンタのカウント値を更新するクロックが、ソフト制御ではそのカウント値の更新を追従できないほどの高速なクロックであれば、「ぶら下げ基板」等のソフト制御による乱数値の把握を一層困難なものとすることができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から６のいずれかにおいて、前記乱数カウンタは、遊技の制御状態に応じて非等間隔に絶えず出力される信号によりカウント値の更新を行うことを特徴とする遊技機の制御装置７。よって、乱数カウンタの更新は非等間隔に絶えず行われるので、「ぶら下げ基板」等による乱数値の把握を不可能にすることができる。

請求項１記載の遊技機の制御装置、又は、遊技機の制御装置１から７のいずれかにおいて、遊技の制御を行うＭＰＵを備え、前記乱数カウンタは、そのＭＰＵから出力されるＭ１信号、メモリ・リクエスト信号、ＩＯリクエスト信号、リード信号、ライト信号、リフレッシュ信号、ウエイト信号、バス・リクエスト信号、バス・アクノリッジ信号、少なくとも１本のアドレスバスの信号、または、少なくとも１本のデータバスの信号のうち、いずれかの信号に基づいてカウント値を更新することを特徴とする遊技機の制御装置８。これらの信号は、遊技の制御状態に応じて、いずれも非等間隔に絶えず出力されるので、該信号の発生回路を別途設ける必要がなく、回路コストを低減することができる。なお、前記した信号のうち、いくつかの信号を組み合わせて使用しても良い。

請求項１記載の遊技機の制御装置、遊技機の制御装置１から８のいずれかにおいて、前記乱数カウンタによる乱数値の更新は不定値から開始されることを特徴とする遊技機の制御装置９。例えば、電源投入時において、乱数カウンタのカウント値である乱数値の初期化を行わず、電源投入時における不定値から乱数値の更新を行うことにより、「ぶら下げ基板」等による乱数値の把握を困難なものとすることができる。

１１ 主制御基板のＭＰＵ（演算手段）
１４ 乱数カウンタ
１７ 比較ＲＯＭ（記憶手段）
１７ａ 大当たりビット
１７ｂ 高確率大当たりビット
１９ ラッチレジスタ（ラッチ手段、取得手段）
Ｐ パチンコ遊技機（遊技機）
Ｓ５ 判定手段

Claims (1)

1. 乱数値を所定の範囲で繰り返し更新する乱数カウンタと、
   その乱数カウンタで更新される乱数値に対して、遊技者に所定の遊技価値を付与するか否かを示す所定のビットを含む１バイトのデータを、その乱数値に関するアドレスに記憶すると共に、前記乱数カウンタが示す乱数値に関するアドレスを前記乱数カウンタから常時入力して、その乱数カウンタが示す乱数値に対する前記１バイトのデータを常時出力する記憶手段と、
   遊技者に対し所定の遊技価値を付与するか否かの判定契機が到来した場合に、前記１バイトのデータを前記記憶手段の出力から取得する取得手段と、
   その取得手段により取得されたデータの前記所定のビットの状態を調べて、遊技者に対し所定の遊技価値を付与するか否かを判定する判定手段とを備え、
   更に、
   前記所定の遊技価値を付与するか否かの判定契機の到来を検出する検出手段と、
   遊技の制御プログラムを実行すると共に、前記検出手段により判定契機の到来が検出された場合に、前記取得手段の内容をリードする演算手段とを備え、
   前記取得手段は、前記記憶手段から常時出力される１バイトのデータを、前記演算手段から出力されるリード信号の入力タイミングでラッチするラッチ手段で構成されていることを特徴とする遊技機。

Images