JP2000021810A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000021810A JP2000021810A JP10183104A JP18310498A JP2000021810A JP 2000021810 A JP2000021810 A JP 2000021810A JP 10183104 A JP10183104 A JP 10183104A JP 18310498 A JP18310498 A JP 18310498A JP 2000021810 A JP2000021810 A JP 2000021810A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inalas
- semiconductor
- doping
- bulk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、半導体装置の動作性能を左右する
オーミック電極形成時におけるコンタクト抵抗を低減す
ることを目的とする。 【解決手段】 本発明の半導体装置は、ＩＩＩ−Ｖ族の
化合物半導体からなり、低抵抗の電極を形成するため
の、半導体ヘテロ結合を含んで構成されたコンタクト層
を有する半導体装置において、前記半導体ヘテロ接合の
ワイドギャップ側の半導体層中に不純物がバルク的に添
加されており、かつ前記ワイドギャップ側の半導体層中
に不純物が１層または複数層のシート状に添加されてい
ることを特徴とする。
オーミック電極形成時におけるコンタクト抵抗を低減す
ることを目的とする。 【解決手段】 本発明の半導体装置は、ＩＩＩ−Ｖ族の
化合物半導体からなり、低抵抗の電極を形成するため
の、半導体ヘテロ結合を含んで構成されたコンタクト層
を有する半導体装置において、前記半導体ヘテロ接合の
ワイドギャップ側の半導体層中に不純物がバルク的に添
加されており、かつ前記ワイドギャップ側の半導体層中
に不純物が１層または複数層のシート状に添加されてい
ることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はＩＩＩ−Ｖ族化合物
半導体装置において、オーミック電極形成時のコンタク
ト抵抗を低減するコンタクト層構造に関する。
半導体装置において、オーミック電極形成時のコンタク
ト抵抗を低減するコンタクト層構造に関する。
【０００２】換言すれば本発明は、高電子移動度トラン
ジスターを高速動作させる時に必要なソース抵抗の低減
を効果的に行うことができ、そのトランジスター特性を
向上することに利用することができる技術である。
ジスターを高速動作させる時に必要なソース抵抗の低減
を効果的に行うことができ、そのトランジスター特性を
向上することに利用することができる技術である。
【０００３】
【従来の技術】一般的に、ＩＩＩ−Ｖ族化合物半導体装
置はＩＩＩ−Ｖ族化合物半導体の基板上に形成される。
最近では、高速動作のために、基板にＩｎＰを用い、そ
の上にＩｎＡｌＡｓ、ＩｎＧａＡｓ等から構成される高
電子移動度トランジスター構造を形成した半導体装置が
提案されている。
置はＩＩＩ−Ｖ族化合物半導体の基板上に形成される。
最近では、高速動作のために、基板にＩｎＰを用い、そ
の上にＩｎＡｌＡｓ、ＩｎＧａＡｓ等から構成される高
電子移動度トランジスター構造を形成した半導体装置が
提案されている。
【０００４】高電子移動度トランジスターの基本的構成
を図１に示す。この高電子移動度トランジスターにおい
ては、ＩｎＰからなる半絶縁性基板１１上に、まず、ノ
ンドープのＩｎＡｌＡｓ半導体層１２、ノンドープのＩ
ｎＧａＡｓ半導体層１３、ノンドープのＩｎＡｌＡｓ半
導体層１４、ｎ型の不純物をバルクドーピングしたＩｎ
ＡｌＡｓ半導体層１５、ノンドープのＩｎＡｌＡｓ半導
体層１６、ｎ型不純物をバルクドーピングしたＩｎＡｌ
Ａｓ半導体層１７、ｎ型不純物をバルクドーピングした
ＩｎＧａＡｓ半導体層１８をそれぞれ順次堆積させると
ともに、これらのｎ型ＩｎＡｌＡｓ半導体層１７、ｎ型
ＩｎＧａＡｓ半導体層１８をノンドープのＩｎＡｌＡｓ
半導体層１６上で、リセス溝によって二つの領域に分割
させ、かつ、前記のノンドープＩｎＡｌＡｓ半導体１６
上に第一の電極として、ショットキー電極２０、およ
び、ショットキー電極２０を挟むように対向して、ｎ型
ＩｎＧａＡｓ半導体層１９上に第二の電極として各オー
ミック電極２１、２２をそれぞれ形成させてある。
を図１に示す。この高電子移動度トランジスターにおい
ては、ＩｎＰからなる半絶縁性基板１１上に、まず、ノ
ンドープのＩｎＡｌＡｓ半導体層１２、ノンドープのＩ
ｎＧａＡｓ半導体層１３、ノンドープのＩｎＡｌＡｓ半
導体層１４、ｎ型の不純物をバルクドーピングしたＩｎ
ＡｌＡｓ半導体層１５、ノンドープのＩｎＡｌＡｓ半導
体層１６、ｎ型不純物をバルクドーピングしたＩｎＡｌ
Ａｓ半導体層１７、ｎ型不純物をバルクドーピングした
ＩｎＧａＡｓ半導体層１８をそれぞれ順次堆積させると
ともに、これらのｎ型ＩｎＡｌＡｓ半導体層１７、ｎ型
ＩｎＧａＡｓ半導体層１８をノンドープのＩｎＡｌＡｓ
半導体層１６上で、リセス溝によって二つの領域に分割
させ、かつ、前記のノンドープＩｎＡｌＡｓ半導体１６
上に第一の電極として、ショットキー電極２０、およ
び、ショットキー電極２０を挟むように対向して、ｎ型
ＩｎＧａＡｓ半導体層１９上に第二の電極として各オー
ミック電極２１、２２をそれぞれ形成させてある。
【０００５】前記の層構成の場合、ノンドープＩｎＡｌ
Ａｓ半導体層１２はバッファー層、ノンドープのＩｎＧ
ａＡｓ半導体層１３は電子走行層、ノンドープのＩｎＡ
ｌＡｓ半導体層１４、１６はそれぞれスペーサ層１４及
びバリア層１６、ｎ型ＩｎＡｌＡｓ半導体層１５は電子
供給層、ｎ型ＩｎＡｌＡｓ半導体層１７とｎ型ＩｎＧａ
Ａｓ半導体層１８は抵抗低減のためのコンタクト層とし
てそれぞれ作用し、かつ、ショットキー電極２０につい
てはゲート電極、オーミック電極２１、２２はそれぞれ
ソース電極、ドレイン電極となる。
Ａｓ半導体層１２はバッファー層、ノンドープのＩｎＧ
ａＡｓ半導体層１３は電子走行層、ノンドープのＩｎＡ
ｌＡｓ半導体層１４、１６はそれぞれスペーサ層１４及
びバリア層１６、ｎ型ＩｎＡｌＡｓ半導体層１５は電子
供給層、ｎ型ＩｎＡｌＡｓ半導体層１７とｎ型ＩｎＧａ
Ａｓ半導体層１８は抵抗低減のためのコンタクト層とし
てそれぞれ作用し、かつ、ショットキー電極２０につい
てはゲート電極、オーミック電極２１、２２はそれぞれ
ソース電極、ドレイン電極となる。
【０００６】高電子移動度トランジスターの電流利得遮
断周波数（ｆｔ）、伝導コンダクタンス（ｇm）を向上
させるためには、ソース抵抗を低減する必要がある。Ａ
ｌＧａＡｓ／ＧａＡｓ系の高電子移動度トランジスター
の場合には、ＡｕＧｅと半導体の合金層をチャネル層ま
でシンターさせてオーミック電極を形成するが、図１に
示したＩｎＡｌＡｓ／ＩｎＧａＡｓ系の高電子移動度ト
ランジスターの場合には、ＩｎＧａＡｓとＡｕＧｅが低
温で反応し、時として表面マイグレーションにより電極
間のショートを起こすために、オーミック電極の形成に
はノンアロイオーミック電極が用いられる。
断周波数（ｆｔ）、伝導コンダクタンス（ｇm）を向上
させるためには、ソース抵抗を低減する必要がある。Ａ
ｌＧａＡｓ／ＧａＡｓ系の高電子移動度トランジスター
の場合には、ＡｕＧｅと半導体の合金層をチャネル層ま
でシンターさせてオーミック電極を形成するが、図１に
示したＩｎＡｌＡｓ／ＩｎＧａＡｓ系の高電子移動度ト
ランジスターの場合には、ＩｎＧａＡｓとＡｕＧｅが低
温で反応し、時として表面マイグレーションにより電極
間のショートを起こすために、オーミック電極の形成に
はノンアロイオーミック電極が用いられる。
【０００７】ノンアロイオーミック電極を形成するため
には、ｎ−ＩｎＧａＡｓとバリア層であるノンドープの
ＩｎＡｌＡｓの界面に存在するバンド不連続（ΔＥｃ）
を実効的に小さくする必要があり、この目的のためにｎ
型不純物をドーピングしたＩｎＡｌＡｓ半導体層１７が
挿入されている。この層の挿入によって、ＩｎＡｌＡｓ
層に伸びる空乏層厚が低減され、トンネル電流が増加す
ることによってコンタクト抵抗が低減する。しかし、低
抵抗化のために厚いｎ−ＩｎＡｌＡｓ、ｎ−ＩｎＧａＡ
ｓ層を用いると図中に示したキャップ層伝導３２が支配
的となり、二次元電子ガスへのコンタクト伝導３１が低
減する。このような状態では、コンタクト抵抗が電極間
距離に依存するようになるので、キャップ層は空乏層を
薄くするために、Ｓｉのドーピング濃度を出来るだけ上
げて、かつ、余分な中性領域が出来ないように薄層にす
ることが重要となる。実際、分子線エピタキシャル成長
法（ＭＢＥ）で、バルクドーピング濃度が１×１０19ｃ
ｍ-3のＩｎＡｌＡｓとＩｎＧａＡｓ結晶を用い、膜厚を
それぞれ１５０Åと１２０Åとで設計したコンタクト層
を形成した場合、そのコンタクト抵抗は約０．０８Ω・
ｍｍと極めて低い値となり、二次元電子ガスへのコンタ
クトをノンアロイで形成することができている。
には、ｎ−ＩｎＧａＡｓとバリア層であるノンドープの
ＩｎＡｌＡｓの界面に存在するバンド不連続（ΔＥｃ）
を実効的に小さくする必要があり、この目的のためにｎ
型不純物をドーピングしたＩｎＡｌＡｓ半導体層１７が
挿入されている。この層の挿入によって、ＩｎＡｌＡｓ
層に伸びる空乏層厚が低減され、トンネル電流が増加す
ることによってコンタクト抵抗が低減する。しかし、低
抵抗化のために厚いｎ−ＩｎＡｌＡｓ、ｎ−ＩｎＧａＡ
ｓ層を用いると図中に示したキャップ層伝導３２が支配
的となり、二次元電子ガスへのコンタクト伝導３１が低
減する。このような状態では、コンタクト抵抗が電極間
距離に依存するようになるので、キャップ層は空乏層を
薄くするために、Ｓｉのドーピング濃度を出来るだけ上
げて、かつ、余分な中性領域が出来ないように薄層にす
ることが重要となる。実際、分子線エピタキシャル成長
法（ＭＢＥ）で、バルクドーピング濃度が１×１０19ｃ
ｍ-3のＩｎＡｌＡｓとＩｎＧａＡｓ結晶を用い、膜厚を
それぞれ１５０Åと１２０Åとで設計したコンタクト層
を形成した場合、そのコンタクト抵抗は約０．０８Ω・
ｍｍと極めて低い値となり、二次元電子ガスへのコンタ
クトをノンアロイで形成することができている。
【０００８】前記のように、コンタクト抵抗の低減には
Ｓｉのドーピング濃度を出来るだけ上げて、かつ、余分
な中性領域が出来ないようにキャップ層の厚さを設計す
ることが重要である。化合物半導体の結晶成長には、通
常、有機金属気相成長法（ＭＯＶＰＥ）やＭＢＥ法が用
いられるが、ＭＯＶＰＥ法ではＩｎＡｌＡｓ結晶中にＭ
ＢＥ法ほど高濃度でバルクドーピングが行えない問題が
ある。ＩｎＡｌＡｓへＳｉのドーピングを行った場合、
ＭＢＥ成長では１×１０19ｃｍ-3のドーピングが可能で
あるのに対して、ＭＯＶＰＥ法では４〜５×１０18ｃｍ
-3でドーピングが飽和してしまう。この結果、１×１０
19ｃｍ-3では約８３Åである空乏層の厚さが５×１０18
ｃｍ-3では１１８Åに増加する。一方、トンネル電流は
空乏層の厚さに対して指数関数的に変化するため、この
ドーピング濃度の減少によってトンネル電流が減少し、
結果としてコンタクト抵抗が増加する。
Ｓｉのドーピング濃度を出来るだけ上げて、かつ、余分
な中性領域が出来ないようにキャップ層の厚さを設計す
ることが重要である。化合物半導体の結晶成長には、通
常、有機金属気相成長法（ＭＯＶＰＥ）やＭＢＥ法が用
いられるが、ＭＯＶＰＥ法ではＩｎＡｌＡｓ結晶中にＭ
ＢＥ法ほど高濃度でバルクドーピングが行えない問題が
ある。ＩｎＡｌＡｓへＳｉのドーピングを行った場合、
ＭＢＥ成長では１×１０19ｃｍ-3のドーピングが可能で
あるのに対して、ＭＯＶＰＥ法では４〜５×１０18ｃｍ
-3でドーピングが飽和してしまう。この結果、１×１０
19ｃｍ-3では約８３Åである空乏層の厚さが５×１０18
ｃｍ-3では１１８Åに増加する。一方、トンネル電流は
空乏層の厚さに対して指数関数的に変化するため、この
ドーピング濃度の減少によってトンネル電流が減少し、
結果としてコンタクト抵抗が増加する。
【０００９】以上の理由から、図１に示したような高電
子移動度トランジスター構造をＭＯＶＰＥ法を用いて成
長させた場合、ＭＢＥ法で成長した場合と比較してコン
タクト抵抗が大きくなり、ソース抵抗が増加するのが現
状であった。
子移動度トランジスター構造をＭＯＶＰＥ法を用いて成
長させた場合、ＭＢＥ法で成長した場合と比較してコン
タクト抵抗が大きくなり、ソース抵抗が増加するのが現
状であった。
【００１０】
【発明が解決しようとする課題】本発明は、前記の問題
を解決するために提案されたものであり、半導体装置の
動作性能を左右するオーミック電極形成時におけるコン
タクト抵抗を低減することを目的とする。
を解決するために提案されたものであり、半導体装置の
動作性能を左右するオーミック電極形成時におけるコン
タクト抵抗を低減することを目的とする。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
ＩＩＩ−Ｖ族の化合物半導体からなり、低抵抗の電極を
形成するための、半導体ヘテロ結合を含んで構成された
コンタクト層を有する半導体装置において、前記ヘテロ
接合のワイドギャップ側の半導体層中に不純物がバルク
的に添加されており、かつ前記ワイドギャップ側の半導
体層中に不純物が１層または複数層のシート状に添加さ
れていることを特徴とする。
ＩＩＩ−Ｖ族の化合物半導体からなり、低抵抗の電極を
形成するための、半導体ヘテロ結合を含んで構成された
コンタクト層を有する半導体装置において、前記ヘテロ
接合のワイドギャップ側の半導体層中に不純物がバルク
的に添加されており、かつ前記ワイドギャップ側の半導
体層中に不純物が１層または複数層のシート状に添加さ
れていることを特徴とする。
【００１２】また、本発明の半導体装置においては、Ｉ
ｎＰ基板上に形成されたＩｎＡｌＡｓ／ＩｎＧａＡｓ高
電子移動度トランジスタであり、前記半導体ヘテロ接合
を含んで構成されたコンタクト層がｎ−ＩｎＧａＡｓ／
ｎ−ＩｎＡｌＡｓ構造であり、前記ワイドギャップ側の
半導体層がｎ−ＩｎＡｌＡｓ層であり、前記シート状に
添加される不純物がｎ型不純物であり、前記不純物がシ
ート状に添加される層の前記コンタクト層のヘテロ接合
からの距離が、前記不純物がシート状に添加される層が
存在しない場合に前記コンタクト層のｎ−ＩｎＡｌＡｓ
層が空乏化する膜圧以内の位置に形成することが好まし
い。
ｎＰ基板上に形成されたＩｎＡｌＡｓ／ＩｎＧａＡｓ高
電子移動度トランジスタであり、前記半導体ヘテロ接合
を含んで構成されたコンタクト層がｎ−ＩｎＧａＡｓ／
ｎ−ＩｎＡｌＡｓ構造であり、前記ワイドギャップ側の
半導体層がｎ−ＩｎＡｌＡｓ層であり、前記シート状に
添加される不純物がｎ型不純物であり、前記不純物がシ
ート状に添加される層の前記コンタクト層のヘテロ接合
からの距離が、前記不純物がシート状に添加される層が
存在しない場合に前記コンタクト層のｎ−ＩｎＡｌＡｓ
層が空乏化する膜圧以内の位置に形成することが好まし
い。
【００１３】
【発明の実施の形態】本発明は、ｎ型不純物をバルクド
ーピングしたＩｎＧａＡｓ／ＩｎＡｌＡｓから構成され
るコンタクト層を高電子移動度トランジスター上に形成
し、かつ、ｎ型不純物を前記ｎ−ＩｎＡｌＡｓ層中に発
生した空乏層中にプレーナードーピングすることを発明
の要旨とするものである。
ーピングしたＩｎＧａＡｓ／ＩｎＡｌＡｓから構成され
るコンタクト層を高電子移動度トランジスター上に形成
し、かつ、ｎ型不純物を前記ｎ−ＩｎＡｌＡｓ層中に発
生した空乏層中にプレーナードーピングすることを発明
の要旨とするものである。
【００１４】前記のようにＭＯＶＰＥ法を用いて成長し
たコンタクト層のコンタクト抵抗が高いのは、ＩｎＡｌ
Ａｓへのバルクドーピング特性が５×１０18ｃｍ-3付近
で飽和してしまうことが原因であり、この問題を解決す
るためには、ＩｎＡｌＡｓ結晶中にさらなるＳｉのドー
ピングを行う必要がある。
たコンタクト層のコンタクト抵抗が高いのは、ＩｎＡｌ
Ａｓへのバルクドーピング特性が５×１０18ｃｍ-3付近
で飽和してしまうことが原因であり、この問題を解決す
るためには、ＩｎＡｌＡｓ結晶中にさらなるＳｉのドー
ピングを行う必要がある。
【００１５】上述の不純物のドーピング方法としては、
バルクドーピング法とプレーナードーピング法がある。
プレーナードーピング法は原子層でドーピングを行う方
法で、一般的に、成長の中断を行い、表面荒れを防止す
るためにＶ族の原料ガスを供給した状態で、ドーパント
ガスを供給する方法が採用されている。さらに、ＭＯＶ
ＰＥ法でＩｎＡｌＡｓへＳｉのプレーナードーピングを
行う場合、最大濃度で５×１０13ｃｍ-2付近までドーピ
ングが可能であり、コンタクト抵抗の低減に有効と考え
られる。
バルクドーピング法とプレーナードーピング法がある。
プレーナードーピング法は原子層でドーピングを行う方
法で、一般的に、成長の中断を行い、表面荒れを防止す
るためにＶ族の原料ガスを供給した状態で、ドーパント
ガスを供給する方法が採用されている。さらに、ＭＯＶ
ＰＥ法でＩｎＡｌＡｓへＳｉのプレーナードーピングを
行う場合、最大濃度で５×１０13ｃｍ-2付近までドーピ
ングが可能であり、コンタクト抵抗の低減に有効と考え
られる。
【００１６】上記したＭＯＶＰＥ法では一般的にジシラ
ン（Ｓｉ2Ｈ6）やシラン（ＳｉＨ4）をドーパントガス
に用いてドーピングを行う。例えば、ＩｎＧａＡｓにド
ーピングを行った場合には、ＭＢＥと同様、１０19ｃｍ
-3台のドーピングが可能であり、ＩｎＡｌＡｓの場合の
み、そのドーピング濃度が低下する。前述したように、
コンタクト抵抗の低減にはＳｉのドーピング濃度を出来
るだけ上げて、かつ、余分な中性領域が出来ないように
キャップ層の厚さを設計することが重要である。ＭＢＥ
法のようにＩｎＡｌＡｓ、および、ＩｎＧａＡｓに１×
１０19ｃｍ-3のドーピングを行う場合を考えた時、ｎ−
ＩｎＧａＡｓ層とｎ−ＩｎＡｌＡｓ層に形成される空乏
層の厚さは、それぞれ、約７３Åと８３Åとなり、プロ
セスマージンを考慮すると最適膜厚はＩｎＧａＡｓ、Ｉ
ｎＡｌＡｓともに１００Å〜２００Åの範囲と考えられ
る。しかし、前記のようにＭＯＶＰＥ法を用いた場合に
は最大ドーピング濃度が５×１０18ｃｍ-3であるため、
ＩｎＡｌＡｓの空乏層厚さは約１１８Åとなる。
ン（Ｓｉ2Ｈ6）やシラン（ＳｉＨ4）をドーパントガス
に用いてドーピングを行う。例えば、ＩｎＧａＡｓにド
ーピングを行った場合には、ＭＢＥと同様、１０19ｃｍ
-3台のドーピングが可能であり、ＩｎＡｌＡｓの場合の
み、そのドーピング濃度が低下する。前述したように、
コンタクト抵抗の低減にはＳｉのドーピング濃度を出来
るだけ上げて、かつ、余分な中性領域が出来ないように
キャップ層の厚さを設計することが重要である。ＭＢＥ
法のようにＩｎＡｌＡｓ、および、ＩｎＧａＡｓに１×
１０19ｃｍ-3のドーピングを行う場合を考えた時、ｎ−
ＩｎＧａＡｓ層とｎ−ＩｎＡｌＡｓ層に形成される空乏
層の厚さは、それぞれ、約７３Åと８３Åとなり、プロ
セスマージンを考慮すると最適膜厚はＩｎＧａＡｓ、Ｉ
ｎＡｌＡｓともに１００Å〜２００Åの範囲と考えられ
る。しかし、前記のようにＭＯＶＰＥ法を用いた場合に
は最大ドーピング濃度が５×１０18ｃｍ-3であるため、
ＩｎＡｌＡｓの空乏層厚さは約１１８Åとなる。
【００１７】次に、この空乏層の中央付近にプレーナー
ドーピングを行う場合について考える。モデルを簡単に
するためにバンドプロファイルを直線近似し、かつ、ド
ーピングによってフェルミ準位（Ｅｆ）とＩｎＡｌＡｓ
の伝導帯（Ｅｃ）が平衛状態では一致すると仮定すると
ｎ−ＩｎＡｌＡｓに形成した空乏層の中央位置のＥｃと
Ｅｆのエネルギー差はＩｎＧａＡｓとＩｎＡｌＡｓのΔ
Ｅｃの半分（約０．２５ｅＶ）となる。さらに、空乏層
の中央付近にプレーナードーピングを行い、その位置で
ＥｃをＥｆまで引き下げるのに必要とするプレーナード
ーピング濃度を見積もると約２．８×１０12ｃｍ-2とな
る。つまり、バルクドーピング濃度が５×１０18ｃｍ-3
であっても、その空乏層の中央に一定濃度以上のプレー
ナードーピングを行えば、空乏層厚が半分以下（約６０
Å）となって、１×１０19ｃｍ-3のバルクドーピングを
行った以上にコンタクト抵抗が低減できることになる。
ドーピングを行う場合について考える。モデルを簡単に
するためにバンドプロファイルを直線近似し、かつ、ド
ーピングによってフェルミ準位（Ｅｆ）とＩｎＡｌＡｓ
の伝導帯（Ｅｃ）が平衛状態では一致すると仮定すると
ｎ−ＩｎＡｌＡｓに形成した空乏層の中央位置のＥｃと
Ｅｆのエネルギー差はＩｎＧａＡｓとＩｎＡｌＡｓのΔ
Ｅｃの半分（約０．２５ｅＶ）となる。さらに、空乏層
の中央付近にプレーナードーピングを行い、その位置で
ＥｃをＥｆまで引き下げるのに必要とするプレーナード
ーピング濃度を見積もると約２．８×１０12ｃｍ-2とな
る。つまり、バルクドーピング濃度が５×１０18ｃｍ-3
であっても、その空乏層の中央に一定濃度以上のプレー
ナードーピングを行えば、空乏層厚が半分以下（約６０
Å）となって、１×１０19ｃｍ-3のバルクドーピングを
行った以上にコンタクト抵抗が低減できることになる。
【００１８】次に、ＭＯＶＰＥ法を用いて、前記のコン
タクト層構造を実際に成長した。基板温度は６３０℃で
ある。この時、ＩｎＧａＡｓへは１×１０19ｃｍ-3のバ
ルクドーピングを行い、その膜厚を１２０Åとした。ま
た、ＩｎＡｌＡｓには５×１０18ｃｍ-3のバルクドーピ
ングを行い、膜厚を１５０Åとした。プレーナードーピ
ングはｎ−ＩｎＧａＡｓ／ｎ−ＩｎＡｌＡｓ界面から６
０Å下のｎ−ＩｎＡｌＡｓ側空乏層中に行い、そのプレ
ーナドーピング濃度は２．８×１０12ｃｍ-2とした。コ
ンタクト抵抗はＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌ
ｉｎｅ Ｍｏｄｅｌ）測定を用いて評価した。
タクト層構造を実際に成長した。基板温度は６３０℃で
ある。この時、ＩｎＧａＡｓへは１×１０19ｃｍ-3のバ
ルクドーピングを行い、その膜厚を１２０Åとした。ま
た、ＩｎＡｌＡｓには５×１０18ｃｍ-3のバルクドーピ
ングを行い、膜厚を１５０Åとした。プレーナードーピ
ングはｎ−ＩｎＧａＡｓ／ｎ−ＩｎＡｌＡｓ界面から６
０Å下のｎ−ＩｎＡｌＡｓ側空乏層中に行い、そのプレ
ーナドーピング濃度は２．８×１０12ｃｍ-2とした。コ
ンタクト抵抗はＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌ
ｉｎｅ Ｍｏｄｅｌ）測定を用いて評価した。
【００１９】この結果、プレーナードーピングを行った
本発明ではコンタクト抵抗が０．０６Ω・ｍｍまで減少
し、１×１０19ｃｍ-3のバルクドーピングを行ったＭＢ
Ｅの結果よりさらにコンタクト抵抗が低減していること
が分かった。比較のために、プレーナドーピングを用い
ない場合についても評価したが、その時のコンタクト抵
抗は約０．１５Ω・ｍｍで、前述したＭＢＥ成長の結果
の約２倍であった。
本発明ではコンタクト抵抗が０．０６Ω・ｍｍまで減少
し、１×１０19ｃｍ-3のバルクドーピングを行ったＭＢ
Ｅの結果よりさらにコンタクト抵抗が低減していること
が分かった。比較のために、プレーナドーピングを用い
ない場合についても評価したが、その時のコンタクト抵
抗は約０．１５Ω・ｍｍで、前述したＭＢＥ成長の結果
の約２倍であった。
【００２０】従来技術がコンタクト抵抗をバルクドーピ
ング濃度で制御していたのに対して、本発明はバルクド
ーピングとプレーナドーピングを併用し、かつ、プレー
ナドーピング位置を調整することでコンタクト抵抗を効
果的に低減した点が異なる。
ング濃度で制御していたのに対して、本発明はバルクド
ーピングとプレーナドーピングを併用し、かつ、プレー
ナドーピング位置を調整することでコンタクト抵抗を効
果的に低減した点が異なる。
【００２１】本発明の作用としては、ＩＩＩ−Ｖ族化合
物半導体装置において、オーミック電極形成時のコンタ
クト抵抗を低減するコンタクト層構造に関する。つま
り、本発明の利用によって、ＭＯＶＰＥ法でも高電子移
動度トランジスターを高速動作させる時に必要なソース
抵抗の低減を効果的に行うことができ、そのトランジス
ター特性の向上するのに役立てることができる。
物半導体装置において、オーミック電極形成時のコンタ
クト抵抗を低減するコンタクト層構造に関する。つま
り、本発明の利用によって、ＭＯＶＰＥ法でも高電子移
動度トランジスターを高速動作させる時に必要なソース
抵抗の低減を効果的に行うことができ、そのトランジス
ター特性の向上するのに役立てることができる。
【００２２】
【実施例】本発明の実施例について図面を用いて詳細に
説明する。
説明する。
【００２３】図２は本発明の実施例として、ＩｎＰ基板
上にＩｎＡｌＡｓ結晶とＩｎＧａＡｓ結晶から構成され
た高電子移動度トランジスターを成長した後、ｎ−Ｉｎ
ＧａＡｓ／ｎ−ＩｎＡｌＡｓ構造からなるコンタクト層
を成長し、かつ、ｎ−ＩｎＡｌＡｓ層中にコンタクト抵
抗を低下させる目的でプレーナードーピングを行った時
の層構造を示す。同図において、１０１はＩｎＰ基板、
１０２はＩｎＡｌＡｓバッファー層、１０３はＩｎＧａ
Ａｓチャネル層、１０４はＩｎＡｌＡｓのスペーサ層、
１０５はＩｎＡｌＡｓにＳｉをバルクドーピングしたキ
ャリア供給層、１０６はＩｎＡｌＡｓのバリア層、１０
７はＳｉをバルクドーピングしたｎ−ＩｎＡｌＡｓコン
タクト層、１０８はＳｉをバルクドーピングしたｎ−Ｉ
ｎＧａＡｓコンタクト層である。また、プレーナードー
ピング１０９は１０７のｎ−ＩｎＡｌＡｓコンタクト層
中に行い、位置は１０８のｎ−ＩｎＧａＡｓコンタクト
層の６０Å下とした。
上にＩｎＡｌＡｓ結晶とＩｎＧａＡｓ結晶から構成され
た高電子移動度トランジスターを成長した後、ｎ−Ｉｎ
ＧａＡｓ／ｎ−ＩｎＡｌＡｓ構造からなるコンタクト層
を成長し、かつ、ｎ−ＩｎＡｌＡｓ層中にコンタクト抵
抗を低下させる目的でプレーナードーピングを行った時
の層構造を示す。同図において、１０１はＩｎＰ基板、
１０２はＩｎＡｌＡｓバッファー層、１０３はＩｎＧａ
Ａｓチャネル層、１０４はＩｎＡｌＡｓのスペーサ層、
１０５はＩｎＡｌＡｓにＳｉをバルクドーピングしたキ
ャリア供給層、１０６はＩｎＡｌＡｓのバリア層、１０
７はＳｉをバルクドーピングしたｎ−ＩｎＡｌＡｓコン
タクト層、１０８はＳｉをバルクドーピングしたｎ−Ｉ
ｎＧａＡｓコンタクト層である。また、プレーナードー
ピング１０９は１０７のｎ−ＩｎＡｌＡｓコンタクト層
中に行い、位置は１０８のｎ−ＩｎＧａＡｓコンタクト
層の６０Å下とした。
【００２４】次に、図２に示した構造を実際にＭＯＶＰ
Ｅ法を用いて成長し、ＡｕＧｅをオーミック電極として
蒸着した後、ＴＬＭ測定を行った。結果を図３に示し
た。
Ｅ法を用いて成長し、ＡｕＧｅをオーミック電極として
蒸着した後、ＴＬＭ測定を行った。結果を図３に示し
た。
【００２５】成長条件としては、成長温度は６３０℃で
あり、ＩｎＡｌＡｓの成長にはＩＩＩ族の原料ガスとし
て、トリメチルインジウム（ＴＭＩ）とトリメチルアル
ミニウム（ＴＭＡ）を用いた。また、ＩｎＧａＡｓの成
長にはＴＭＩとトリエチルガリウム（ＴＥＧ）を用い
た。Ｖ族原料ガスにはアルシン（ＡｓＨ3）、フォスフ
ィン（ＰＨ3）を用い、Ｓｉのドーピングはジシランを
用いた。
あり、ＩｎＡｌＡｓの成長にはＩＩＩ族の原料ガスとし
て、トリメチルインジウム（ＴＭＩ）とトリメチルアル
ミニウム（ＴＭＡ）を用いた。また、ＩｎＧａＡｓの成
長にはＴＭＩとトリエチルガリウム（ＴＥＧ）を用い
た。Ｖ族原料ガスにはアルシン（ＡｓＨ3）、フォスフ
ィン（ＰＨ3）を用い、Ｓｉのドーピングはジシランを
用いた。
【００２６】さらに、１０７の半導体層であるｎ−Ｉｎ
ＡｌＡｓ層には５×１０18ｃｍ-3のバルクドーピングを
行い、その膜厚を１５０Åとした。また、１０８のｎ−
ＩｎＧａＡｓ層には１×１０19ｃｍ-3のバルクドーピン
グを行い、膜厚を１２０Åとした。図３から見積もられ
るシート抵抗（Ｒｓ）は１１３Ω／□であり、コンタク
ト抵抗（Ｒｃ）は図４のｃに示すとおり０．０６Ω・ｍ
ｍとであった。
ＡｌＡｓ層には５×１０18ｃｍ-3のバルクドーピングを
行い、その膜厚を１５０Åとした。また、１０８のｎ−
ＩｎＧａＡｓ層には１×１０19ｃｍ-3のバルクドーピン
グを行い、膜厚を１２０Åとした。図３から見積もられ
るシート抵抗（Ｒｓ）は１１３Ω／□であり、コンタク
ト抵抗（Ｒｃ）は図４のｃに示すとおり０．０６Ω・ｍ
ｍとであった。
【００２７】さらに、比較のため、ＭＯＶＰＥ法を用い
て図２に示した試料構造でプレーナードーピングを行わ
ない試料を作製した。
て図２に示した試料構造でプレーナードーピングを行わ
ない試料を作製した。
【００２８】また、ＭＢＥ法を用いて図２に示した１０
７の半導体層であるｎ−ＩｎＡｌＡｓ層には１×１０19
ｃｍ-3のバルクドーピングを行った試料を作製した。前
記と同様のＴＬＭ測定を行い、得られたコンタクト抵抗
を図４に示す。
７の半導体層であるｎ−ＩｎＡｌＡｓ層には１×１０19
ｃｍ-3のバルクドーピングを行った試料を作製した。前
記と同様のＴＬＭ測定を行い、得られたコンタクト抵抗
を図４に示す。
【００２９】図４に示すとおり、ＭＯＶＰＥ法で成長し
たプレーナードーピング無しの試料のコンタクト抵抗
（ａ）が最も高く、０．１５Ω・ｍｍであった。また、
ＭＢＥ法を用いて作製した従来型の構造ではコンタクト
抵抗（ｂ）は０．０８Ω・ｍｍであった。
たプレーナードーピング無しの試料のコンタクト抵抗
（ａ）が最も高く、０．１５Ω・ｍｍであった。また、
ＭＢＥ法を用いて作製した従来型の構造ではコンタクト
抵抗（ｂ）は０．０８Ω・ｍｍであった。
【００３０】以上図４の結果から、ＭＯＶＰＥ法を用い
てプレーナードーピングを行わない場合、そのコンタク
ト抵抗はＭＢＥ法で作製した試料の約２倍であったが、
本発明を用いることで、ＭＯＶＰＥ法でもそのコンタク
ト抵抗がＭＢＥ法以上に低減したことが分かった。詳細
には、ドーピングが５×１０18ｃｍ-3程度で飽和してし
まうＭＯＶＰＥ法においても、本発明によれば、１×１
０19ｃｍ-3のドーピングを行ったと同等のコンタクト層
が形成できることを示している。
てプレーナードーピングを行わない場合、そのコンタク
ト抵抗はＭＢＥ法で作製した試料の約２倍であったが、
本発明を用いることで、ＭＯＶＰＥ法でもそのコンタク
ト抵抗がＭＢＥ法以上に低減したことが分かった。詳細
には、ドーピングが５×１０18ｃｍ-3程度で飽和してし
まうＭＯＶＰＥ法においても、本発明によれば、１×１
０19ｃｍ-3のドーピングを行ったと同等のコンタクト層
が形成できることを示している。
【００３１】さらに、１〜５×１０18ｃｍ-3でｎ−Ｉｎ
ＡｌＡｓのバルクドーピング濃度を変化させ、コンタク
ト抵抗が約０．０８Ω・ｍｍとなるプレーナードーピン
グ濃度を調べた結果を図５に示す。この時、ｎ−ＩｎＡ
ｌＡｓのバルクドーピング濃度とプレーナードーピング
濃度以外は全て図２で行った実験と同一にした。
ＡｌＡｓのバルクドーピング濃度を変化させ、コンタク
ト抵抗が約０．０８Ω・ｍｍとなるプレーナードーピン
グ濃度を調べた結果を図５に示す。この時、ｎ−ＩｎＡ
ｌＡｓのバルクドーピング濃度とプレーナードーピング
濃度以外は全て図２で行った実験と同一にした。
【００３２】図５に示されるとおり、コンタクト抵抗を
一定にするためにはバルクドーピング濃度が低くなるに
従い、プレーナードーピング濃度を増加させる必要があ
ることが分かる。
一定にするためにはバルクドーピング濃度が低くなるに
従い、プレーナードーピング濃度を増加させる必要があ
ることが分かる。
【００３３】さらに、プレーナードーピングをより高濃
度で行うことにより、トンネル電流が流れる障壁層の厚
さをより薄くする効果が得られるため、さらなるコンタ
クト抵抗の低減に利用できる。さらに、プレーナードー
ピング位置をｎ−ＩｎＧａＡｓ側に近づけ、かつ、プレ
ーナードーピング濃度を増加させる方法でさらなるコン
タクト抵抗の低減が達成できる。
度で行うことにより、トンネル電流が流れる障壁層の厚
さをより薄くする効果が得られるため、さらなるコンタ
クト抵抗の低減に利用できる。さらに、プレーナードー
ピング位置をｎ−ＩｎＧａＡｓ側に近づけ、かつ、プレ
ーナードーピング濃度を増加させる方法でさらなるコン
タクト抵抗の低減が達成できる。
【００３４】当然のことながら、本発明においては種々
の設計変更ができ、それらが本発明の範囲に属すること
は言うまでもない。例えば、ＭＢＥ法、ＭＯＭＢＥ法等
の他の成長法を用いてもコンタクト抵抗を低減すること
ができる。また、プレーナードーピング層は２層以上挿
入しても良く、これによりコンタクト抵抗をより低減す
ることができる。
の設計変更ができ、それらが本発明の範囲に属すること
は言うまでもない。例えば、ＭＢＥ法、ＭＯＭＢＥ法等
の他の成長法を用いてもコンタクト抵抗を低減すること
ができる。また、プレーナードーピング層は２層以上挿
入しても良く、これによりコンタクト抵抗をより低減す
ることができる。
【００３５】
【発明の効果】本発明はＩＩＩ−Ｖ族化合物半導体装置
において、オーミック電極形成時のコンタクト抵抗を低
減するコンタクト層構造の構造に関する。ＭＯＶＰＥ法
ではＭＢＥ法と比較してＩｎＡｌＡｓ結晶に高濃度でＳ
ｉをドーピングできない潜在的問題があった。本発明
は、この問題点をコンタクト層へのドーピングを工夫す
ることで解決したものである。ＭＯＶＰＥ法は半導体装
置の製造、量産において有望視されている結晶成長法で
あるため、本発明は各種半導体デバイスの実用化および
応用を推進する大きな効果を有する。
において、オーミック電極形成時のコンタクト抵抗を低
減するコンタクト層構造の構造に関する。ＭＯＶＰＥ法
ではＭＢＥ法と比較してＩｎＡｌＡｓ結晶に高濃度でＳ
ｉをドーピングできない潜在的問題があった。本発明
は、この問題点をコンタクト層へのドーピングを工夫す
ることで解決したものである。ＭＯＶＰＥ法は半導体装
置の製造、量産において有望視されている結晶成長法で
あるため、本発明は各種半導体デバイスの実用化および
応用を推進する大きな効果を有する。
【図１】ＩｎＰ基板上に高電子移動度トランジスターを
形成した時の層構造。
形成した時の層構造。
【図２】本発明の実施例を示すもので、ＩｎＰ基板上に
高電子移動度トランジスターを形成し、かつ、ｎ−Ｉｎ
ＡｌＡｓコンタクト層中にコンタクト抵抗を低下させる
目的でプレーナドーピングを行った時の層構造。
高電子移動度トランジスターを形成し、かつ、ｎ−Ｉｎ
ＡｌＡｓコンタクト層中にコンタクト抵抗を低下させる
目的でプレーナドーピングを行った時の層構造。
【図３】図２で示した構造のＴＬＭ評価結果を示す図。
【図４】本発明の効果を示すもので、本発明の結果とプ
レーナードーピングを行わないＭＯＶＰＥの結果、およ
び、ＭＢＥの結果を比較した図。
レーナードーピングを行わないＭＯＶＰＥの結果、およ
び、ＭＢＥの結果を比較した図。
【図５】コンタクト抵抗を一定にするために必要なプレ
ーナードーピング濃度とｎ−ＩｎＧａＡｓコンタクト層
のバルクドーピング濃度の関係を示す図。
ーナードーピング濃度とｎ−ＩｎＧａＡｓコンタクト層
のバルクドーピング濃度の関係を示す図。
１１ ＩｎＰ半絶縁性基板、 １２ ノンドープのＩｎＡｌＡｓ半導体層、 １３ ノンドープのＩｎＧａＡｓ半導体層、 １４ ノンドープのＩｎＡｌＡｓ半導体層、 １５ ｎ型の不純物をバルクドーピングしたＩｎＡｌＡ
ｓ半導体層、 １６ ノンドープのＩｎＡｌＡｓ半導体層、 １７ ｎ型不純物をバルクドーピングしたＩｎＡｌＡｓ
半導体層、 １８ ｎ型不純物をバルクドーピングしたＩｎＧａＡｓ
半導体層、 ２０ ショットキー電極、 ２１ オーミック電極、 ２２ オーミック電極、 ３１ 二次元電子ガスへのコンタクト伝導、 ３２ キャップ層伝導、 １０１ ＩｎＰ基板、 １０２ ＩｎＡｌＡｓバッファー層、 １０３ ＩｎＧａＡｓチャネル層、 １０４ ＩｎＡｌＡｓのスペーサ層、 １０５ ＩｎＡｌＡｓにＳｉをバルクドーピングしたキ
ャリア供給層、 １０６ ＩｎＡｌＡｓのバリア層、 １０７ Ｓｉをバルクドーピングしたｎ−ＩｎＡｌＡｓ
コンタクト層、 １０８ Ｓｉをバルクドーピングしたｎ−ＩｎＧａＡｓ
コンタクト層、 １０９ プレーナードーピング。
ｓ半導体層、 １６ ノンドープのＩｎＡｌＡｓ半導体層、 １７ ｎ型不純物をバルクドーピングしたＩｎＡｌＡｓ
半導体層、 １８ ｎ型不純物をバルクドーピングしたＩｎＧａＡｓ
半導体層、 ２０ ショットキー電極、 ２１ オーミック電極、 ２２ オーミック電極、 ３１ 二次元電子ガスへのコンタクト伝導、 ３２ キャップ層伝導、 １０１ ＩｎＰ基板、 １０２ ＩｎＡｌＡｓバッファー層、 １０３ ＩｎＧａＡｓチャネル層、 １０４ ＩｎＡｌＡｓのスペーサ層、 １０５ ＩｎＡｌＡｓにＳｉをバルクドーピングしたキ
ャリア供給層、 １０６ ＩｎＡｌＡｓのバリア層、 １０７ Ｓｉをバルクドーピングしたｎ−ＩｎＡｌＡｓ
コンタクト層、 １０８ Ｓｉをバルクドーピングしたｎ−ＩｎＧａＡｓ
コンタクト層、 １０９ プレーナードーピング。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA04 AA07 BB10 CC01 DD26 DD34 GG12 HH15 5F102 FA03 GB01 GC01 GD01 GJ06 GK04 GL04 GM07 GR15
Claims (2)
- 【請求項１】 ＩＩＩ−Ｖ族の化合物半導体からなり、
低抵抗の電極を形成するための、半導体ヘテロ結合を含
んで構成されたコンタクト層を有する半導体装置におい
て、 前記半導体ヘテロ接合のワイドギャップ側の半導体層中
に不純物がバルク的に添加されており、かつ前記ワイド
ギャップ側の半導体層中に不純物が１層または複数層の
シート状に添加されていることを特徴とする半導体装
置。 - 【請求項２】 前記半導体装置が、ＩｎＰ基板上に形成
されたＩｎＡｌＡｓ／ＩｎＧａＡｓ高電子移動度トラン
ジスタであり、 前記半導体ヘテロ接合を含んで構成されたコンタクト層
がｎ−ＩｎＧａＡｓ／ｎ−ＩｎＡｌＡｓ構造であり、 前記ワイドギャップ側の半導体層がｎ−ＩｎＡｌＡｓ層
であり、 前記シート状に添加される不純物がｎ型不純物であり、
前記不純物がシート状に添加される層と前記コンタクト
層のヘテロ接合との距離が、前記不純物がシート状に添
加される層が存在しない場合に前記コンタクト層のｎ−
ＩｎＡｌＡｓ層が空乏化する膜厚以内であることを特徴
とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18310498A JP3299188B2 (ja) | 1998-06-29 | 1998-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18310498A JP3299188B2 (ja) | 1998-06-29 | 1998-06-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000021810A true JP2000021810A (ja) | 2000-01-21 |
| JP3299188B2 JP3299188B2 (ja) | 2002-07-08 |
Family
ID=16129854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18310498A Expired - Lifetime JP3299188B2 (ja) | 1998-06-29 | 1998-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3299188B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676171A (zh) * | 2019-08-28 | 2020-01-10 | 西安邮电大学 | 一种基于InAlAs材料的MOS器件及其制备方法 |
-
1998
- 1998-06-29 JP JP18310498A patent/JP3299188B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676171A (zh) * | 2019-08-28 | 2020-01-10 | 西安邮电大学 | 一种基于InAlAs材料的MOS器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3299188B2 (ja) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11031399B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP2012510172A (ja) | チャネル領域の下方にデルタドープ層を有するｉｉｉ−ｖ族デバイス | |
| JP3224437B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置 | |
| JPH0435904B2 (ja) | ||
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US8441037B2 (en) | Semiconductor device having a thin film stacked structure | |
| US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
| JPH0684957A (ja) | 高電子移動度電界効果半導体装置 | |
| JPH08306909A (ja) | ＩｎＧａＡｓ電界効果型トランジスタ | |
| JP3299188B2 (ja) | 半導体装置 | |
| EP0718890B1 (en) | Field effect transistor | |
| JP2004342742A (ja) | 通信機器用半導体装置 | |
| JP3255973B2 (ja) | 半導体装置 | |
| JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| JPS6012773A (ja) | 半導体素子の製造方法 | |
| JP2004342743A (ja) | 通信機器用半導体装置 | |
| JP3423812B2 (ja) | Ｈｅｍｔ素子およびその製造方法 | |
| JP2001244455A (ja) | Ｉｉｉ−ｖ族化合物半導体ウエハ | |
| JPH04294547A (ja) | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ | |
| JPH11251334A (ja) | 電界効果トランジスタ | |
| JP3481554B2 (ja) | ヘテロ構造型電界効果トランジスタ | |
| CN110957360A (zh) | 一种硅基锗锡高电子迁移率晶体管及其制造方法 | |
| JPH06252175A (ja) | 高電子移動度トランジスタ | |
| JPH10107257A (ja) | 電界効果トランジスタ | |
| JPH0927615A (ja) | 電界効果トランジスタ結晶及び電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |