JP2000005420A

JP2000005420A - 遊技機

Info

Publication number: JP2000005420A
Application number: JP18814298A
Authority: JP
Inventors: Shohachi Ugawa; 詔八鵜川; Fumitaka Sekine; 史高関根
Original assignee: Sankyo Co Ltd
Current assignee: Sankyo Co Ltd
Priority date: 1998-06-18
Filing date: 1998-06-18
Publication date: 2000-01-11
Anticipated expiration: 2018-06-18
Also published as: JP2896369B1

Abstract

(57)【要約】【課題】遊技機裏面に設置されている各種回路基板に
対する不正改造は発見されにくいので、回路基板改造に
よる不正行為の防止は重要である。【解決手段】表示制御コマンドデータは、遊技制御基
板３１における出力ポート５７１から出力される。表示
制御基板８０において、表示制御コマンドデータは、バ
ッファ回路１０５を介して表示制御用ＣＰＵ１０１に入
力する。また、出力ポート５７２からストローブ信号が
出力される。表示制御基板８０において、ストローブ信
号もバッファ回路１０５を介して表示制御用ＣＰＵ１０
１に入力する。バッファ回路１０５における各バッファ
は、常にイネーブル端子にＧＮＤレベルが与えられ、各
バッファの出力レベルは、遊技制御メイン基板３１から
の信号レベルに確定している。従って、表示制御基板８
０側から遊技制御基板３１側に信号が伝わる余地はな
い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技者の操作に応
じて遊技が行われるパチンコ遊技機やコイン遊技機等の
遊技機に関し、特に、表示部に表示される図柄やキャラ
クタによって遊技演出が行われる遊技機に関する。

【０００２】

【従来の技術】遊技機として、表示状態が変化可能な可
変表示部を有する可変表示装置が設けられ、可変表示部
の表示結果があらかじめ定められた特定の表示態様とな
った場合に遊技者に有利となる特定遊技状態に移行する
ように構成されたものがある。可変表示装置には複数の
可変表示部があり、通常、複数の可変表示部の表示結果
を時期を異ならせて表示するように構成されている。可
変表示部には、例えば、図柄等の複数の識別情報が可変
表示される。可変表示部の表示結果があらかじめ定めら
れた特定の表示態様の組合せとなることを、通常、「大
当り」という。なお、遊技価値とは、遊技機の遊技領域
に設けられた可変入賞球装置の状態が打球が入賞しやす
い遊技者にとって有利な状態になることや、遊技者にと
って有利な状態となるための権利を発生させたりするこ
とである。

【０００３】また、「大当り」の組合せ以外の「はず
れ」の表示態様の組合せのうち、複数の可変表示部の表
示結果のうちの一部が未だに導出表示されていない段階
において、既に表示結果が導出表示されている可変表示
部の表示態様が特定の表示態様の組合せとなる表示条件
を満たしている状態を「リーチ」という。遊技者は、大
当りをいかにして発生させるかを楽しみつつ遊技を行
う。

【０００４】大当りが発生すると、例えば、大入賞口が
所定回数開放して打球が入賞しやすい大当り遊技状態に
移行する。そして、各開放期間において、所定個（例え
ば１０個）の大入賞口への入賞があると大入賞口は閉成
する。そして、大入賞口の開放回数は、所定回数（例え
ば１５ラウンド）に固定されている。なお、各開放につ
いて開放時間（例えば２９．５秒）が決められ、入賞数
が所定個に達しなくても開放時間が経過すると大入賞口
は閉成する。また、大入賞口が閉成した時点で所定の条
件（例えば、大入賞口内に設けられているＶゾーンへの
入賞）が成立していない場合には、大当り遊技状態は終
了する。

【０００５】このように、大当りが発生すると遊技者に
極めて有利な状態になるので、不正に大当りを発生させ
る不正行為が行われる可能性もある。不正行為は、遊技
機の表側からだけでなく、遊技機裏面に設置されている
各種回路基板に不正改造を行うことによってなされる可
能性もある。不正に大当りが頻発すると、遊技店に多大
な損失を与えることになる。その上、遊技店の損失が大
きくなると、損失を補填するために一般遊技客に還元さ
れるべき利益が減らされるおそれもある。

【０００６】

【発明が解決しようとする課題】以上に述べたように、
不正行為を受けると遊技店や一般遊技客が大きな損失を
受けるために、不正行為を受けにくい遊技機の出現が強
く望まれている。特に、遊技機裏面に設置されている各
種回路基板に対する不正改造は発見されにくいので、遊
技機において、回路基板改造による不正行為の防止は重
要な課題になっている。

【０００７】本発明は、そのような課題を解決するため
になされたものであって、回路基板改造による不正行為
を効果的に防止して不正行為を受けにくくする遊技機を
提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明による遊技機は、
表示状態が変化可能な可変表示部を含み、変動開始の条
件の成立に応じて可変表示部に表示される識別情報の変
動を開始し、識別情報の表示結果があらかじめ定められ
た特定の表示態様となった場合に所定の遊技価値が付与
可能となる遊技機であって、遊技進行を制御する遊技制
御手段が搭載された遊技制御基板と、遊技制御基板から
の信号にもとづいて可変表示部の表示制御を行う表示制
御手段が搭載された表示制御基板とを有し、表示制御基
板に、遊技制御基板からの信号の入力のみを可能とする
信号伝達方向規制手段が搭載されていることを特徴とす
る。

【０００９】信号伝達方向規制手段は、汎用のバッファ
ＩＣ回路で構成されていてもよい。また、バッファＩＣ
回路のイネーブル端子は、常に入出力導通状態に設定さ
れていてもよい。さらに、遊技制御基板にも、表示制御
基板への信号の出力のみを可能とする信号伝達方向規制
手段が搭載されていてもよい。

【００１０】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図、図２はパチンコ遊技
機１の内部構造を示す全体背面図、図３はパチンコ遊技
機１の遊技盤を背面からみた背面図である。なお、ここ
では、遊技機の一例としてパチンコ遊技機を示すが、本
発明はパチンコ遊技機に限られず、例えばコイン遊技機
等であってもよい。

【００１１】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた景品玉を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００１２】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための画像表示部９と７セグメントＬ
ＥＤによる可変表示器１０とを含む可変表示装置８が設
けられている。画像表示部９には、「左」、「中」、
「右」の３つの図柄表示エリアがあり、これらの図柄表
示エリアは各可変表示部を構成する。可変表示装置８の
側部には、打球を導く通過ゲート１１が設けられてい
る。通過ゲート１１を通過した打球は、玉出口１３を経
て始動入賞口１４の方に導かれる。通過ゲート１１と玉
出口１３との間の通路には、通過ゲート１１を通過した
打球を検出するゲートセンサ１２がある。また、始動入
賞口１４に入った入賞球は、遊技盤６の背面に導かれ、
始動口センサ１７によって検出される。また、始動入賞
口１４の下部には開閉動作を行う可変入賞球装置１５が
設けられている。可変入賞球装置１５は、ソレノイド１
６によって開状態とされる。

【００１３】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶカウントセン
サ２２で検出される。また、開閉板２０からの入賞球は
カウントセンサ２３で検出される。可変表示装置８の下
部には、始動入賞口１４に入った入賞球数を表示する４
個の表示部を有する始動入賞記憶表示器１８が設けられ
ている。この例では、４個を上限として、始動入賞があ
る毎に、始動入賞記憶表示器１８は点灯している表示部
を１つずつ増やす。そして、画像表示部９の可変表示が
開始される毎に、点灯している表示部を１つ減らす。

【００１４】遊技盤６には、複数の入賞口１９，２４が
設けられている。遊技領域７の左右周辺には、遊技中に
点滅表示される装飾ランプ２５が設けられ、下部には、
入賞しなかった打球を吸収するアウト口２６がある。ま
た、遊技領域７の外側の左右上部には、効果音を発する
２つのスピーカ２７が設けられている。遊技領域７の外
周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２
８ｂ，２８ｃが設けられている。そして、この例では、
一方のスピーカ２７の近傍に、景品玉払出時に点灯する
賞球ランプ５１が設けられ、他方のスピーカ２７の近傍
に、補給玉が切れたときに点灯する玉切れランプ５２が
設けられている。さらに、図１には、パチンコ遊技台１
に隣接して設置され、プリペイドカードが挿入されるこ
とによって玉貸しを可能にするカードユニット５０も示
されている。

【００１５】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートセ
ンサ１２で検出されると、可変表示器１０の表示数字が
連続的に変化する状態になる。また、打球が始動入賞口
１４に入り始動口センサ１７で検出されると、図柄の変
動を開始できる状態であれば、画像表示部９内の図柄が
回転を始める。図柄の変動を開始できる状態でなけれ
ば、始動入賞記憶を１増やす。なお、始動入賞記憶につ
いては、後で詳しく説明する。画像表示部９内の画像の
回転は、一定時間が経過したときに停止する。停止時の
画像の組み合わせが大当り図柄の組み合わせであると、
大当り遊技状態に移行する。すなわち、開閉板２０が、
一定時間経過するまで、または、所定個数（例えば１０
個）の打球が入賞するまで開放する。そして、開閉板２
０の開放中に打球が特定入賞領域に入賞しＶカウントセ
ンサ２２で検出されると、継続権が発生し開閉板２０の
開放が再度行われる。この継続権の発生は、所定回数
（例えば１５ラウンド）許容される。

【００１６】停止時の画像表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、可変表示器１０における停止図柄が所定の図
柄（当り図柄）である場合に、可変入賞球装置１５が所
定時間だけ開状態になる。さらに、高確率状態では、可
変表示器１０における停止図柄が当り図柄になる確率が
高められるとともに、可変入賞球装置１５の開放時間と
開放回数が高められる。

【００１７】次に、パチンコ遊技機１の裏面の構造につ
いて図２を参照して説明する。可変表示装置８の背面で
は、図２に示すように、機構板３６の上部に景品玉タン
ク３８が設けられ、パチンコ遊技機１が遊技機設置島に
設置された状態でその上方から景品玉が景品玉タンク３
８に供給される。景品玉タンク３８内の景品玉は、誘導
樋３９を通って玉払出装置に至る。

【００１８】機構板３６には、中継基板３０を介して画
像表示装置９を制御する可変表示制御ユニット２９、基
板ケース３２に覆われ遊技制御用マイクロコンピュータ
等が搭載された遊技制御基板３１、可変表示制御ユニッ
ト２９と遊技制御基板３１との間の信号を中継するため
の中継基板３３が設置されている。また、景品玉の払出
制御を行う払出制御用マイクロコンピュータ等が搭載さ
れた賞球基板３７、およびモータの回転力を利用して打
球を遊技領域７に発射する打球発射装置３４が設置され
ている。さらに、機構板３６の枠側において、遊技効果
ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ラ
ンプ５１および玉切れランプ５２に信号を送るためのラ
ンプ制御基板３５が設置されている。また、図２には示
されていないが、スピーカ２７からの音声発生を制御す
るための音声制御基板および打球発射装置３４を制御す
るための発射制御基板９１も設けられている。

【００１９】また、遊技盤６の裏面には、図３に示すよ
うに、各入賞口および入賞球装置に入賞した入賞玉を所
定の入賞経路に沿って導く入賞玉集合カバー４０が設け
られている。入賞玉集合カバー４０に導かれる入賞玉の
うち、開閉板２０を経て入賞したものは、玉払出装置９
７が相対的に多い景品玉数（例えば１５個）を払い出す
ように制御される。始動入賞口１４を経て入賞したもの
は、玉払出装置（図３において図示せず）が相対的に少
ない景品玉数（例えば６個）を払い出すように制御され
る。そして、その他の入賞口２４および入賞球装置を経
て入賞したものは、玉払出装置が相対的に中程度の景品
玉数（例えば１０個）を払い出すように制御される。

【００２０】このような制御を行うために、入賞球検出
スイッチ９９、始動口センサ１７およびＶカウントセン
サ２２からの信号が、遊技制御基板３１に送られる。遊
技制御基板３１に入賞球検出スイッチ９９のオン信号が
送られると、遊技制御基板３１から賞球基板３７に賞球
個数信号が送られる。入賞があったことは入賞球検出ス
イッチ９９で検出されるが、その場合に、遊技制御基板
３１から、賞球基板３７に賞球個数信号が与えられる。
例えば、始動口センサ１７のオンに対応して入賞球検出
スイッチ９９がオンすると、賞球個数信号に「６」が出
力され、カウントセンサ２３またはＶカウントセンサ２
２のオンに対応して入賞球検出スイッチ９９がオンする
と、賞球個数信号に「１５」が出力される。そして、そ
れらのセンサがオンしない場合に入賞球検出スイッチ９
９がオンすると、賞球個数信号に「１０」が出力され
る。

【００２１】図４は、遊技制御基板（メイン基板）３１
における回路構成の一例を示すブロック図である。な
お、図４には、賞球基板３７、ランプ制御基板３５、音
声制御基板７０、発射制御基板９１および表示制御基板
８０も示されている。メイン基板３１には、プログラム
に従ってパチンコ遊技機１を制御する基本回路５３と、
ゲートセンサ１２、始動口センサ１７、Ｖカウントセン
サ２２、カウントセンサ２３および入賞球検出スイッチ
９９からの信号を基本回路５３に与えるスイッチ回路５
８と、可変入賞球装置１５を開閉するソレノイド１６お
よび開閉板２０を開閉するソレノイド２１を基本回路５
３からの指令に従って駆動するソレノイド回路５９と、
始動記憶表示器１８の点灯および滅灯を行うとともに７
セグメントＬＥＤによる可変表示器１０を駆動し、ま
た、装飾ランプ２５を点滅させるランプ・ＬＥＤ回路６
０とを含む。

【００２２】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、画像表示部
９の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
をホール管理コンピュータ等のホストコンピュータに対
して出力する情報出力回路６４を含む。

【００２３】遊技玉を打撃して発射する打球発射装置３
４は発射制御基板９１上の回路によって制御される駆動
モータ９４で駆動される。そして、駆動モータ９４の駆
動力は、操作ノブ５の操作量に従って調整される。すな
わち、発射制御基板９１上の回路によって、操作ノブ５
の操作量に応じた速度で打球が発射されるように制御さ
れる。

【００２４】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れるＲＡＭ５５、制御用のプログラムに従って制御動作
を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。な
お、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されて
いる場合もある。

【００２５】さらに、メイン基板３１には、電源投入時
に基本回路５３をリセットするための初期リセット回路
６５と、定期的（例えば、２ｍｓ毎）に基本回路５３に
リセットパルスを与えてゲーム制御用のプログラムを先
頭から再度実行させるための定期リセット回路６６と、
基本回路５３から与えられるアドレス信号をデコードし
てＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポート
を選択するための信号を出力するアドレスデコード回路
６７とが設けられている。

【００２６】図５は、表示制御基板８０内の回路構成
を、画像表示部９を実現するＣＲＴ８２とともに示すブ
ロック図である。表示制御基板８０には、ＣＲＴ８２の
画像表示を制御する表示コントロール回路８１が設けら
れている。さらに、表示制御基板８０には、表示コント
ロール回路８１をリセットするためのリセット回路８３
と、表示コントロール回路８１にクロック信号を与える
発振回路８４と、使用頻度の高い画像を表すデータを記
憶するキャラクタＲＯＭ８６と、表示コントロール回路
８１が生成した画像データを記憶するＶＲＡＭ８７と、
１画面分の画像データが設定されるフレームメモリ回路
８８とが含まれている。フレームメモリ回路８８内の画
像データは、所定の同期信号に同期して、ＲＧＢ色信号
とＳＹＮＣ信号とからなるビデオ信号としてＣＲＴ８２
に送出され、ＣＲＴ８２において画像が表示される。な
お、キャラクタＲＯＭ８６に格納される使用頻度の高い
画像データとは、例えば、ＣＲＴ８２に表示される人
物、動物、または、文字、図形もしくは記号等からなる
画像などである。

【００２７】表示コントロール回路８１は、メイン基板
３１の表示装置回路６３からストローブ信号が入力され
ると表示装置回路６３からの表示制御コマンドデータを
入力し、そのコマンドデータが示す状態を認識する。表
示コントロール回路８１は、コマンドデータの状態に従
ってＣＲＴ８２に表示するための画像データを生成す
る。そして、画像データをＶＲＡＭ８７に記憶する。

【００２８】図６は、表示コントロール回路８１の構成
の一例を示すブロック図である。ＣＲＴコントロール回
路８１には、表示制御用ＣＰＵ１０１、ＶＤＰ１０３お
よび制御データが記憶された制御データＲＯＭ１０２が
含まれる。表示制御用ＣＰＵ１０１は、表示装置回路６
３からの表示制御コマンドデータに従って、キャラクタ
ＲＯＭ８６から必要なデータを読み出す。そして、表示
制御用ＣＰＵ１０１は、読み出したデータをＶＤＰ１０
３に出力する。ＶＤＰ１０３は、入力したデータに従っ
てＣＲＴ８２に表示するための画像データを生成し、そ
の画像データをＶＲＡＭ８７に格納する。そして、ＶＲ
ＡＭ８７内の画像データは、フレームメモリ回路８８に
転送される。なお、図６には示されていないが、表示制
御基板８０とＣＲＴ８２との間には、ビデオ信号にもと
づいてＣＲＴ８２を駆動するためのＣＲＴ駆動回路を有
するＣＲＴ基板が設けられている。

【００２９】図７は、メイン基板３１および表示制御基
板８０における表示制御コマンドデータ送受信に関わる
部分を示す回路図である。図７には、表示制御コマンド
データを送出する出力ポート５７１およびストローブ信
号を出力する出力ポート５７２が示されている。なお、
出力ポート５７１，５７２は、図４に示されたＩ／Ｏポ
ート部５７の一部である。

【００３０】図７に示すように、表示制御コマンドデー
タは、基本回路５３におけるＩ／Ｏポート部５７の出力
ポート５７１から出力される。表示制御基板８０におい
て、表示制御コマンドデータは、バッファ回路１０５を
介して表示制御用ＣＰＵ１０１に入力する。また、出力
ポート５７１からの出力に同期して出力ポート５７２の
ビット７からストローブ信号が出力される。表示制御基
板８０において、ストローブ信号もバッファ回路１０５
を介して表示制御用ＣＰＵ１０１に入力する。なお、表
示制御用ＣＰＵ９１がＩ／Ｏポートを内蔵していない場
合には、バッファ回路１０５と表示制御用ＣＰＵ１０１
との間に、Ｉ／Ｏポートが設けられる。

【００３１】ストローブ信号は、表示制御用ＣＰＵ１０
１の割込入力端子であるＩＲＱ２端子に入力される。従
って、表示制御用ＣＰＵ１０１は、ＩＲＱ２端子の割込
要求によって表示制御コマンドデータが送出されたこと
を知ることができる。表示制御プログラムにおける割込
制御プログラムでは、入力ポートに入力された表示制御
コマンドデータを取り込んでそれを記憶する。

【００３２】図８は、メイン基板３１から表示制御基板
８０に送信される表示制御コマンドデータを示す説明図
である。図８に示すように、この実施の形態では、表示
制御コマンドデータは、表示制御信号ＣＤ０〜ＣＤ７の
８本の信号線でメイン基板３１から表示制御基板８０に
送信される。また、メイン基板３１と表示制御基板８０
との間には、ストローブ信号を送信するための表示制御
信号ＩＮＴの信号線、表示制御基板８０の電源となる＋
５Ｖ，＋１２Ｖの供給線、および接地レベルを供給する
ための信号線も配線されている。

【００３３】図９は、メイン基板３１から遊技制御基板
８０に与えられる表示制御コマンドデータの送出タイミ
ングを示すタイミング図である。表示制御コマンドデー
タを構成する各表示制御データは連続して送出される
が、図９に示すように、表示制御データは２ｍｓ毎に送
出される。そして、各表示制御データに同期してストロ
ーブ信号が出力される。表示制御用ＣＰＵ１０１には、
ストローブ信号の立ち上がりで図７に示すようにＩＲＱ
２割込がかかるので、表示制御用ＣＰＵ１０１は、割込
処理プログラムによって各表示制御データを取り込むこ
とができる。

【００３４】図１０は、表示制御コマンドデータの一例
を示す説明図である。この実施の形態では、表示制御コ
マンドデータは、表示制御コマンドデータ１〜８の８バ
イトの表示制御データで構成されているとする。そし
て、表示制御コマンドデータ１〜６が本来の遊技制御に
おいて用いられる表示制御データであるとする。なお、
図１０には「全図柄変動表示」等の代表的な表示制御デ
ータのみが示されているが、その他、リーチ種類を示す
表示制御データ、具体的な図柄を指示する表示制御デー
タ等が用意されている。

【００３５】図１１は、表示制御基板８０に設置された
バッファ回路１０５の構成例を示す回路図である。この
例では、バッファ回路１０５として、汎用のＣＭＯＳ−
ＩＣである７４ＨＣ２４４が用いられている。７４ＨＣ
２４４は８個のバッファが内蔵されているので、この例
では、２チップの７４ＨＣ２４４が用いられる。７４Ｈ
Ｃ２４４にはイネーブル端子が設けられ、イネーブル端
子の信号レベルによって各バッファの状態が制御され
る。イネーブル端子の信号レベルがハイレベルであれば
バッファの出力はハイインピーダンス状態になるが、ロ
ーレベルであればバッファの出力レベルは入力レベルと
同じになる。なお、ここでは、常にイネーブル端子にロ
ーレベル（ＧＮＤレベル）が与えられている。

【００３６】次に遊技機の動作について説明する。図１
２は、メイン基板３１における基本回路５３の動作を示
すフローチャートである。上述したように、この処理
は、定期リセット回路６６が発するリセットパルスによ
って、例えば２ｍｓ毎に起動される。基本回路５３が起
動されると、基本回路５３は、まず、スタックポインタ
の指定アドレスをセットするためのスタックセット処理
を行う（ステップＳ１）。次いで、初期化処理を行う
（ステップＳ２）。初期化処理では、基本回路５３は、
ＲＡＭ５５にエラーが含まれているか判定し、エラーが
含まれている場合には、ＲＡＭ５５を初期化するなどの
処理を行う。そして、表示制御基板８０に送出されるコ
マンドコードをＲＡＭ５５の所定の領域に設定する処理
を行った後に（ステップＳ３）、コマンドコードを表示
制御データとして出力する処理を行う（ステップＳ
４）。

【００３７】次いで、ランプ制御基板３５および音声制
御基板７０に音声発生やＬＥＤ点灯制御用の所定のコマ
ンドを送信するための処理を行うとともに、情報出力回
路６４を介して、ホール管理用コンピュータに大当り情
報、始動情報、確率変動情報などのデータを送信するた
めの処理を行う（データ出力処理：ステップＳ５）。ま
た、パチンコ遊技機１の内部に備えられている自己診断
機能によって種々の異常診断処理が行われ、その結果に
応じて必要ならば警報が発せられる（エラー処理：ステ
ップＳ６）。

【００３８】次に、遊技制御に用いられる各判定用乱数
を示す各カウンタを更新する処理を行う（ステップＳ
７）。ステップＳ７では、基本回路５３は、判定用乱数
としての大当り判定用乱数等のカウントアップ（１加
算）を行う。

【００３９】次に、基本回路５３は、特別図柄プロセス
処理を行う（ステップＳ８）。特別図柄プロセス制御で
は、遊技状態に応じてパチンコ遊技機１を所定の順序で
制御するための特別図柄プロセスフラグに従って該当す
る処理が選び出されて実行される。そして、特別図柄プ
ロセスフラグの値は、遊技状態に応じて各処理中に更新
される。また、普通図柄プロセス処理を行う（ステップ
Ｓ９）。普通図柄プロセス処理では、７セグメントＬＥ
Ｄによる可変表示器１０を所定の順序で制御するための
普通図柄プロセスフラグに従って該当する処理が選び出
されて実行される。そして、普通図柄プロセスフラグの
値は、遊技状態に応じて各処理中に更新される。さら
に、基本回路５３は、スイッチ回路５８を介して、ゲー
トセンサ１２、始動口センサ１７およびカウントセンサ
２３の状態を入力し、各入賞口や入賞装置に対する入賞
があったか否か判定する（ステップＳ１０）。

【００４０】基本回路５３は、さらに、表示用乱数を更
新する処理を行う（ステップＳ１１）。すなわち、図柄
決定用の乱数等のカウントアップ（１加算）を行う。

【００４１】また、基本回路５３は、賞球基板３７との
間の信号処理を行う（ステップＳ１２）。すなわち、所
定の条件が成立すると賞球基板３７に賞球個数信号を出
力する。賞球基板３７に搭載されている賞球制御用ＣＰ
Ｕは、賞球個数信号に応じて玉払出装置９７を駆動す
る。その後、基本回路５３は、次に定期リセット回路６
６からリセットパルスが与えられるまで、ステップＳ１
３の表示用乱数更新処理を繰り返す。

【００４２】図１３は基本回路５３における特別図柄プ
ロセス処理のプログラムの一例を示すフローチャートで
ある。図１３に示す特別図柄プロセス処理は、図１２の
フローチャートにおけるステップＳ８の具体的な処理で
ある。基本回路５３のＣＰＵ５６は、特別図柄プロセス
処理を行う際に、その内部状態に応じて、図１３に示す
ステップＳ３００〜Ｓ３０９のうちのいずれかの処理を
行う。各処理において、以下のような処理が実行され
る。

【００４３】特別図柄変動待ち処理（ステップＳ３０
０）：始動入賞口１４（この実施の形態では可変入賞球
装置１５の入賞口）に打球入賞して始動口センサ１７が
オンするのを待つ。始動口センサ１７がオンすると、始
動入賞記憶数が満タンでなければ、始動入賞記憶数を＋
１するとともに大当り判定用乱数を抽出する。特別図柄判定処理（ステップＳ３０１）：特別図柄の可
変表示が開始できる状態になると、始動入賞記憶数を確
認する。始動入賞記憶数が０でなければ、抽出されてい
る大当り判定用乱数の値に応じて大当たりとするかはず
れとするか決定する。停止図柄設定処理（ステップＳ３０２）：左右中図柄の
停止図柄を決定する。

【００４４】リーチ動作設定処理（ステップＳ３０
３）：リーチ判定用乱数の値に応じてリーチ動作するか
否か決定するとともに、リーチ動作用乱数の値に応じて
リーチ動作の変動態様を決定する。

【００４５】全図柄変動開始処理（ステップＳ３０
４）：画像表示部９において全図柄が変動開始されるよ
うに制御する。また、画像表示部９に背景やキャラクタ
も表示される場合には、それに応じた表示制御コマンド
データが表示制御基板８０に送出されるように制御す
る。全図柄停止待ち処理（ステップＳ３０５）：所定時間が
経過すると、画像表示部９において表示される全図柄が
停止されるように制御する。また、全図柄停止のタイミ
ングまで、所定のタイミングで左右図柄が停止されるよ
うに制御するとともに、適宜、画像表示部９において表
示される背景やキャラクタに応じた表示制御コマンドデ
ータが表示制御基板８０に送出されるように制御する。

【００４６】大当たり表示処理（ステップＳ３０６）：
停止図柄が大当たり図柄の組み合わせである場合には、
大当たり表示の表示制御コマンドデータが表示制御基板
８０に送出されるように制御するとともに内部状態（プ
ロセスフラグ）をステップＳ３０７に移行するように更
新する。そうでない場合には、内部状態をステップＳ３
０９に移行するように更新する。なお、大当たり図柄の
組み合わせは、左右中図柄が揃った組み合わせである。
また、遊技制御基板８０の回路は表示制御コマンドデー
タに従って、画像表示部９に大当り表示を行う。大当り
表示は遊技者に大当りの発生を報知するためになされる
ものである。大入賞口開放開始処理（ステップＳ３０７）：大入賞口
を開放する制御を開始する。具体的には、カウンタやフ
ラグを初期化するとともに、ソレノイド２１を駆動して
大入賞口を開放する。

【００４７】大入賞口開放中処理（ステップＳ３０
８）：大入賞口ラウンド表示の表示制御コマンドデータ
が表示制御基板８０に送出する制御や大入賞口の閉成条
件の成立を確認する処理等を行う。大入賞口の閉成条件
が成立したら、大当り遊技状態の終了条件が成立してい
なければ内部状態をステップＳ３０７に移行するように
更新する。大当り遊技状態の終了条件が成立していれ
ば、内部状態をステップＳ３０９に移行するように更新
する。

【００４８】大当たり終了処理（ステップＳ３０９）：
大当たり遊技状態が終了したことを遊技者に報知するた
めの表示を行う。その表示が終了したら、内部フラグ等
を初期状態に戻し、内部状態をステップＳ３００に移行
するように更新する。

【００４９】上記の各ステップの処理に応じて、遊技制
御プログラム中の表示制御コマンドデータを送出する処
理を行うモジュール（図１２におけるステップＳ４）
は、対応する表示制御コマンドデータを出力ポート５７
１に出力するとともに、ストローブ信号を出力ポート５
７２に出力する。

【００５０】図１４は、表示制御データ出力処理（ステ
ップＳ４）の動作例を示すフローチャートである。表示
制御データ出力処理において、ＣＰＵ５６は、まず、デ
ータ送出中フラグがセットされているか否か確認する
（ステップＳ４１１）。セットされていなければ、表示
制御コマンドデータの送出要求フラグがセットされてい
るか否か確認する（ステップＳ４１２）。送出要求フラ
グがセットされていれば、送出要求フラグをリセットす
る（ステップＳ４１３）。また、データ送出中フラグを
セットするとともに、ポインタをクリアする（ステップ
Ｓ４１４）。ポインタは、表示制御コマンドデータ格納
エリアにおける何バイト目を送出するか指し示すもので
ある。

【００５１】データ送出中フラグがセットされている場
合には、表示制御コマンドデータ格納エリアにおいてポ
インタによって示されているデータを、出力ポート５７
１を介して表示制御基板８０に出力する（ステップＳ４
１５）。さらに、ＣＰＵ５６は、ストローブ信号をＯＮ
状態にする（ステップＳ４１６）。そして、５００μｓ
のウエイト期間をおいた後（ステップＳ４１７）、スト
ローブ信号をＯＦＦ状態にする（ステップＳ４１８）。
従って、図９に示されたようなタイミングで、表示制御
データおよびストローブ信号が出力される。

【００５２】次いで、ＣＰＵ５６は、ポインタの値を＋
１する（ステップＳ４１９）。そして、ポインタの値が
８になった場合には、８バイトの表示制御コマンドデー
タ全ての送出が完了したことになるので、データ送出中
フラグをリセットする（ステップＳ４２０，Ｓ４２
１）。以上のような処理によって、８バイトの表示制御
コマンドデータが、２ｍｓに１バイトずつ送出される。

【００５３】図１５は、表示制御基板８０における表示
制御用ＣＰＵ１０１の表示制御コマンドデータ受信処理
を示すフローチャートである。上述したように、メイン
基板３１からのストローブ信号は表示制御用ＣＰＵ１０
１のＩＲＱ２割込端子に入力されているので、ＩＲＱ２
割込処理によって表示制御コマンドデータが受信され
る。また、メイン基板３１からの各表示制御データは、
表示制御用ＣＰＵ１０１において入力ポートに入力され
る。

【００５４】ＩＲＱ２割込処理において、表示制御用Ｃ
ＰＵ１０１は、まず、データ受信中フラグがセットされ
ているか否か確認する（ステップＳ５０１）。セットさ
れていなければ、この割込が第１バイトの表示制御デー
タ送出による割込であるので、ポインタをクリアすると
ともに（ステップＳ５０２）、データ受信中フラグをセ
ットする（ステップＳ５０３）。ポインタは、表示制御
用ＣＰＵ１０１が内蔵しているＲＡＭにおける表示制御
コマンドデータ格納エリアにおける何バイト目に受信デ
ータを格納するか指し示すものである。

【００５５】データ受信中フラグがセットされている場
合には、ストローブ信号がＯＦＦするのを待つ（ステッ
プＳ５０４）。ストローブ信号は、表示制御用ＣＰＵ１
０１において、ＩＲＱ２割込端子に入力されているとと
もに、入力ポートにも入力されている。よって、表示制
御用ＣＰＵ１０１は、その入力ポートの状態を検査する
ことによってストローブ信号のＯＦＦを知ることができ
る。ストローブ信号がＯＦＦすると、表示制御用ＣＰＵ
１０１は、入力ポートからデータを入力し、表示制御コ
マンドデータ格納エリアにおいてポインタによって示さ
れているアドレスに、入力データを格納する（ステップ
Ｓ５０５）。よって、図９に示されたようなタイミング
で、表示制御用ＣＰＵ１０１は、各表示制御データを受
信する。

【００５６】そして、表示制御用ＣＰＵ１０１は、ポイ
ンタの値を＋１する（ステップＳ５０６）。そして、ポ
インタの値が８になった場合には、８バイトの表示制御
コマンドデータの受信が完了したことになるので、デー
タ受信完了フラグをセットするとともに、データ受信中
フラグをリセットする（ステップＳ５０７，Ｓ５０８，
Ｓ５０９）。以上のような処理によって、８バイトの表
示制御コマンドデータが、表示制御基板８０において受
信される。

【００５７】図７および図１１に示すように、表示制御
基板８０において、バッファ回路１０５における各バッ
ファは、常にイネーブル端子にローレベル（ＧＮＤレベ
ル）が与えられている。よって、各バッファの出力レベ
ルは、入力レベルすなわちメイン基板３１からの信号レ
ベルに確定している。従って、表示制御基板８０側から
メイン基板３１側に信号が伝わる余地はない。表示制御
基板８０内の回路に不正改造が加えられても、不正改造
によって出力される信号がメイン基板３１側に伝わるこ
とはない。

【００５８】メイン基板３１の基本回路５３は始動入賞
にもとづいて、大当りとするか否か決定する。始動入賞
があったか否かは、メイン基板３１の外部から入力され
る始動口センサ１７の情報に応じて判断される。従来の
表示制御基板の構成では、表示制御基板からの信号がメ
イン基板３１に伝わる余地が残されていた。よって、表
示制御基板８０の不正改造によって不正に始動入賞信号
を送ることができる余地が残されていた。外部からメイ
ン基板３１に信号が与えられる可能性がある信号ライン
をできるだけなくすことが不正防止のために有効である
が、この実施の形態のように、表示制御基板８０におい
てメイン基板３１からの信号を受ける部分に一方にしか
信号を通さないバッファを設ければ、表示制御基板８０
からメイン基板３１に信号が与えられうる信号ラインを
なくすことができる。

【００５９】例えば、表示制御基板８０において、メイ
ン基板３１の基本回路５３に大当りを生じさせるための
不正信号を与えるような改造を行ったとしても、不正信
号をメイン基板３１に伝えることはできない。すなわ
ち、表示制御基板８０における不正改造は無意味になっ
て、そのような改造がなされることが防止される。

【００６０】図１６は、本発明の他の実施の形態を示す
ブロック図である。この実施の形態では、メイン基板３
１において、出力ポート５７１，５７２の外側に信号伝
達方向規制手段としてのバッファ回路６３が設けられて
いる。バッファ回路６３として、例えば、汎用のＣＭＯ
Ｓ−ＩＣである７４ＨＣ２４４が２チップ用いられる。
イネーブル端子には常にローレベル（ＧＮＤレベル）が
与えられている。このような構成によれば、外部からメ
イン基板３１の内部に入力される信号が阻止されるの
で、表示制御基板８０からメイン基板３１に信号が与え
られる可能性を、さらに確実になくすことができる。な
お、信号伝達方向規制手段として、個別のトランジスタ
等の他の回路素子を用いてもよい。

【００６１】図１７は、メイン基板３１における表示制
御を検査する形態の一例を示すブロック図である。図７
には示されていなかったが、表示制御基板８０には、メ
イン基板３１からの信号ケーブルを接続するためのコネ
クタ１１０が搭載されている。本来そのコネクタ１１０
に接続されるケーブルを検査装置２００のコネクタ２１
０に接続すれば、メイン基板３１から表示制御基板８０
に入力される信号が検査装置２００に入力する。従っ
て、検査装置２００において、メイン基板３１からの信
号出力状態をチェックすることによってメイン基板３１
における表示制御を検査することができる。そして、こ
の実施の形態によれば、表示制御基板８０からメイン基
板３１に伝わることのできる信号はないので、表示制御
基板８０を検査装置で検査することなく、メイン基板３
１からの信号状態をチェックするだけでメイン基板３１
における表示制御の検査を完了することができる。

【００６２】図１８は、メイン基板３１および枠側に設
けられている制御基板としてのランプ制御基板３５にお
ける信号送受信部分を示すブロック図である。この実施
の形態では、遊技領域７の外側に設けられている遊技効
果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃの
点灯／滅灯を示すランプ制御コマンドと割り込み信号と
が、メイン基板３１からランプ制御基板３５に出力され
る。また、メイン基板３１からランプ制御基板３５に、
賞球ランプ５１および玉切れランプ５２の点灯／滅灯を
示す信号が出力される。

【００６３】図１８に示すように、ランプ制御に関する
各信号は、基本回路５３におけるＩ／Ｏポート部５７の
出力ポート５７３，５７４から出力される。ランプ制御
基板３５において、メイン基板３１からの各信号は、バ
ッファ回路３５５を介してランプ制御用ＣＰＵ３５１に
入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポ
ートを内蔵していない場合には、バッファ回路３５５と
ランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設
けられる。

【００６４】図１９は、ランプ制御コマンドの一構成例
を示す説明図である。この実施の形態では、図１９に示
すように、遊技進行の各状態に応じたコマンドが定義さ
れている。メイン基板３１の基本回路５３は、ステップ
Ｓ５（図１２参照）の処理において、所定のコマンドを
出力ポート５７３に出力するとともに、割込信号を出力
ポート５７４に出力する、なお、各コマンドの出力の要
求は、特別図柄プロセス処理等で設定される。

【００６５】ランプ制御基板３５において、ランプ制御
用ＣＰＵ３５１は、各コマンドに応じて定義されている
遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２
８ｃの点灯／滅灯パターンに従って、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃに対して点灯
／滅灯信号を出力する。点灯／滅灯信号は、増幅器（図
示せず）を介して遊技効果ＬＥＤ２８ａおよび遊技効果
ランプ２８ｂ，２８ｃに出力される。なお、点灯／滅灯
パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭま
たは外付けＲＯＭに記憶されている。

【００６６】メイン基板３１において、基本回路５３
は、賞球時に賞球ランプ点灯指示信号を出力し、遊技盤
裏面の遊技球補給路に設置されている玉切れ検出センサ
がオンすると玉切れランプ点灯指示信号を出力する。ラ
ンプ制御基板３５において、それらの信号は、バッファ
回路３５５を介してランプ制御用ＣＰＵ３５１に入力す
る。ランプ制御用ＣＰＵ３５１は、それらの信号に従っ
て、賞球ランプ５１および玉切れランプ５２を点灯／滅
灯する。

【００６７】バッファ回路３５５として、例えば、汎用
のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用いられる。
７４ＨＣ２４４のイネーブル端子には、常にローレベル
（ＧＮＤレベル）が与えられている。よって、各バッフ
ァの出力レベルは、入力レベルすなわちメイン基板３１
からの信号レベルに確定している。従って、ランプ制御
基板３５側からメイン基板３１側に信号が伝わる余地は
ない。たとえ、ランプ制御基板３５内の回路に不正改造
が加えられても、不正改造によって出力される信号がメ
イン基板３１側に伝わることはない。

【００６８】従って、ランプ制御基板３５からメイン基
板３１に信号が与えらる可能性がある信号ラインをなく
すことができる。すなわち、メイン基板３１からランプ
制御基板３５への信号の一方向性が確実になり、メイン
基板３１における遊技制御に対してランプ制御基板３５
が影響を及ぼす可能性がなくなる。この結果、例えば、
ランプ制御基板３５において、メイン基板３１の基本回
路５３に大当りを生じさせるための不正信号を与えるよ
うな改造を行ったとしても、不正信号をメイン基板３１
に伝えることはできない。

【００６９】図２０は、本発明の他の実施の形態を示す
ブロック図である。この実施の形態では、メイン基板３
１において、出力ポート５７３，５７４の外側に信号伝
達方向規制手段としてのバッファ回路６２が設けられて
いる。バッファ回路６２として、例えば、汎用のＣＭＯ
Ｓ−ＩＣである７４ＨＣ２４４が用いられる。イネーブ
ル端子には常にローレベル（ＧＮＤレベル）が与えられ
ている。このような構成によれば、外部からメイン基板
３１の内部に入力される信号が阻止されるので、ランプ
制御基板３５からメイン基板３１に信号が与えらる可能
性がある信号ラインをさらに確実になくすことができ
る。なお、信号伝達方向規制手段として、個別のトラン
ジスタ等の他の回路素子を用いてもよい。

【００７０】図２１は、メイン基板３１および枠側制御
基板としての音声制御基板７０における信号送受信部分
を示すブロック図である。この実施の形態では、遊技領
域７の外側に設けられているスピーカ２７の音声出力を
指示するための音声再生用データが、メイン基板３１か
ら音声制御基板７０に出力される。

【００７１】図２１に示すように、音声再生用データ
は、基本回路５３におけるＩ／Ｏポート部５７の出力ポ
ート５７５から出力される。音声制御基板７０におい
て、メイン基板３１からの各信号は、バッファ回路７０
５を介して音声制御用ＣＰＵ７０１に入力する。なお、
音声制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していな
い場合には、バッファ回路７０５と音声制御用ＣＰＵ７
０１との間に、Ｉ／Ｏポートが設けられる。そして、例
えばディジタルシグナルプロセッサによる音声合成回路
７０２は、音声制御用ＣＰＵ７０１の指示に応じた音声
や効果音を発生し音量切替回路７０３に出力する。音量
切替回路７０３は、音声制御用ＣＰＵ７０１の出力レベ
ルを、設定されている音量に応じたレベルにして音量増
幅回路７０４に出力する。音量増幅回路７０４は、増幅
した音声信号をスピーカ２７に出力する。

【００７２】図２２は、音声再生用データの出力例を示
すタイミング図である。図に示すように、この実施の形
態では、メイン基板３１から、転送リクエスト信号（Ｓ
ＩＲＱ）、シリアルクロック信号（ＳＩＣＫ）、シリア
ルデータ信号（ＳＩ）および転送終了信号（ＳＲＤＹ）
が出力される。音声制御用ＣＰＵ７０１は、ＳＩＲＱが
ローレベルになると、ＳＩＣＫに同期してＳＩを１ビッ
トずつ取り込み、ＳＲＤＹがローレベルになるとそれま
でに受信した各ＳＩからなるデータを１つの音声再生用
データと解釈する。なお、音声再生用データは例えば１
６ビットからなり、２ｍｓの間に１つの音声再生用デー
タが出力される。

【００７３】メイン基板３１における基本回路５３は、
遊技進行の各状態に応じて音声再生用データを出力す
る。メイン基板３１の基本回路５３は、ステップＳ５
（図１２参照）の処理において、遊技進行の各状態に応
じて音声再生用データを出力する。なお、音声再生用デ
ータの出力の要求は、特別図柄プロセス処理等で設定さ
れる。

【００７４】音声制御基板７０において、音声制御用Ｃ
ＰＵ７０１は、各音声再生用データに応じて定義されて
いる音声／効果音パターンに従って、音声合成回路７０
２に音声を出力させる。なお、音声／効果音パターン
は、音声制御用ＣＰＵ７０１の内蔵ＲＯＭまたは外付け
ＲＯＭに記憶されている。

【００７５】バッファ回路７０５として、例えば、汎用
のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用いられる。
７４ＨＣ２４４のイネーブル端子には、常にローレベル
（ＧＮＤレベル）が与えられている。よって、各バッフ
ァの出力レベルは、入力レベルすなわちメイン基板３１
からの信号レベルに確定している。従って、音声制御基
板７０側からメイン基板３１側に信号が伝わる余地はな
い。たとえ、音声制御基板７０内の回路に不正改造が加
えられても、不正改造によって出力される信号がメイン
基板３１側に伝わることはない。

【００７６】従って、音声制御基板７０からメイン基板
３１に信号が与えらる可能性がある信号ラインをなくす
ことができる。よって、メイン基板３１から音声制御基
板７０への信号の一方向性が確実になり、メイン基板３
１における遊技制御に対して音声制御基板７０が影響を
及ぼす可能性がなくなる。この結果、例えば、音声制御
基板７０において、メイン基板３１の基本回路５３に大
当りを生じさせるための不正信号を与えるような改造を
行ったとしても、不正信号をメイン基板３１に伝えるこ
とはできない。

【００７７】図２３は、本発明の他の実施の形態を示す
ブロック図である。この実施の形態では、メイン基板３
１において、出力ポート５７５の外側に信号伝達方向規
制手段としてのバッファ回路７１が設けられている。バ
ッファ回路７１として、例えば、汎用のＣＭＯＳ−ＩＣ
である７４ＨＣ２４４が用いられる。イネーブル端子に
は常にローレベル（ＧＮＤレベル）が与えられている。
このような構成によれば、外部からメイン基板３１の内
部に入力される信号が阻止されるので、音声制御基板７
０からメイン基板３１に信号が与えられる可能性がある
信号ラインをさらに確実になくすことができる。なお、
信号伝達方向規制手段として、個別のトランジスタ等の
他の回路素子を用いてもよい。

【００７８】また、ここでは、音声制御基板７０におい
て、音声合成回路７０２と音量増幅回路７０４との間
に、音量切替回路７０３が設けられている。音量切替回
路７０３は、スイッチ設定に応じて信号レベルの減衰量
を可変にするものであるが、このように音量増幅回路７
０４の前段に音量切替回路７０３を設ければ、音量切替
回路７０３における制御対象の電流レベルが小さくな
る。従って、消費電流が少なくなるとともに、使用され
るスイッチを安価なものにすることができる。

【００７９】図２４は、メイン基板３１および枠側制御
基板としての賞球基板３７における信号送受信部分を示
すブロック図である。図２４に示すように、賞球個数信
号および賞球可能信号が、基本回路５３におけるＩ／Ｏ
ポート部５７の出力ポート５７６から賞球基板３７に出
力される。賞球基板３７において、メイン基板３１から
の各信号は、バッファ回路３７５を介して賞球制御用Ｃ
ＰＵ３７１に入力する。なお、賞球制御用ＣＰＵ３７１
がＩ／Ｏポートを内蔵していない場合には、バッファ回
路３７５と賞球制御用ＣＰＵ３７１との間に、Ｉ／Ｏポ
ートが設けられる。

【００８０】図２４には、賞球制御に関わる入賞球検出
スイッチ９９、玉切れスイッチ１２１、余剰玉受皿４に
おける遊技球満杯を検出する満タンスイッチ１２２、お
よび払い出される賞球をカウントする賞球カウントスイ
ッチ１２３も示されている。入賞球検出スイッチ９９、
玉切れスイッチ１２１、満タンスイッチ１２２および賞
球カウントスイッチ１２３の検出信号は、基本回路５３
におけるＩ／Ｏポート部５７の入力ポート５７９を介し
てＣＰＵ５６に入力する。ＣＰＵ５６は、玉切れスイッ
チ１２１がオンしたとき、および満タンスイッチ１２２
がオンしたときに賞球可能信号をオフにする。また、上
述したように、基本回路５３は、入賞球検出スイッチ９
９がオンすると、所定個の賞球を示す賞球個数信号を出
力する。

【００８１】賞球基板３７において、賞球制御用ＣＰＵ
３７１は、賞球個数信号が入力されると、Ｉ／Ｏポート
３７２を介して玉払出装置９７の賞球モータを駆動して
指定された個数の遊技球を景品玉として払い出す。ま
た、カードユニット５０から玉貸し信号が入力される
と、玉払出装置９７の玉貸しモータを駆動して所定個の
遊技球を払い出す。

【００８２】バッファ回路３７５として、例えば、汎用
のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用いられる。
７４ＨＣ２４４のイネーブル端子には、常にローレベル
（ＧＮＤレベル）が与えられている。よって、各バッフ
ァの出力レベルは、入力レベルすなわちメイン基板３１
からの信号レベルに確定している。従って、賞球基板３
７側からメイン基板３１側に信号は伝わらない。たと
え、賞球基板３７内の回路に不正改造が加えられても、
不正改造によって出力される信号がメイン基板３１側に
伝わることはない。

【００８３】従って、賞球基板３７からメイン基板３１
に信号が与えらる可能性がある信号ラインをなくすこと
ができ、メイン基板３１における遊技制御に対して賞球
基板３７が影響を及ぼす可能性がなくなる。この結果、
例えば、賞球基板３７において、メイン基板３１の基本
回路５３に大当りを生じさせるための不正信号を与える
ような改造を行ったとしても、不正信号をメイン基板３
１に伝えることはできない。

【００８４】図２５は、本発明の他の実施の形態を示す
ブロック図である。この実施の形態では、メイン基板３
１において、出力ポート５７６の外側に信号伝達方向規
制手段としてのバッファ回路６１が設けられている。バ
ッファ回路６１として、例えば、汎用のＣＭＯＳ−ＩＣ
である７４ＨＣ２４４が用いられる。イネーブル端子に
は常にローレベル（ＧＮＤレベル）が与えられている。
このような構成によれば、外部からメイン基板３１の内
部に入力される信号が阻止されるので、賞球基板３７か
らメイン基板３１に信号が与えらる可能性がある信号ラ
インをさらに確実になくすことができる。なお、信号伝
達方向規制手段として、個別のトランジスタ等の他の回
路素子を用いてもよい。

【００８５】図２６は、メイン基板３１および枠側制御
基板としての発射制御基板９１における信号送受信部分
を示すブロック図である。図２６に示すように、発射制
御信号が、基本回路５３におけるＩ／Ｏポート部５７の
出力ポート５７７から発射制御基板９１に出力される。
発射制御基板９１において、メイン基板３１からの発射
制御信号は、バッファ回路９１５を介して発射制御用Ｃ
ＰＵ９１１に入力する。なお、発射制御用ＣＰＵ９１１
がＩ／Ｏポートを内蔵していない場合には、バッファ回
路９１５と発射制御用ＣＰＵ９１１との間に、Ｉ／Ｏポ
ートが設けられる。また、図２６には、遊技球の発射制
御に関わる満タンスイッチ１２２も示されている。満タ
ンスイッチ１２２がオンすると、基本回路５３は、発射
制御信号をオフ状態にする。

【００８６】図２７は、発射制御用ＣＰＵ９１１の動作
を説明するためのブロック図である。発射制御用ＣＰＵ
９１１は、速度制御部１５１、シーケンス制御部１５３
およびトルク制御部１５４をソフトウェアによって実現
する。速度制御部１５１は、遊技玉を発射する球打ち動
作および次の玉を発射する準備である復旧・球補給動作
の各期間における駆動モータ９４の回転速度を制御する
電圧を発生する。球打ち動作期間では、操作ノブ５に対
する回転操作角に対応して徐々に増加する電圧を発生
し、復旧・球補給動作期間では、あらかじめ定められた
所定の電圧を発生する。

【００８７】タッチセンサ回路９３（図２６において図
示せず）は、操作ノブ５に取り付けられた人体検出用の
電極（タッチセンサ）９３に人体が接触している間、発
射許可信号をシーケンス制御部１５３に出力する。具体
的には、所定のクロック信号をシーケンス制御部１５３
に出力する。また、シーケンス制御部１５３には、メイ
ン基板３１からの発射制御信号が与えられる。シーケン
ス制御部１５３は、発射制御信号および発射許可信号が
オンすると、球打ち動作期間および復旧・球補給動作期
間のシーケンス動作の切り替えを制御するとともに、駆
動モータ９４の駆動に必要な駆動パターン信号および駆
動電圧切替信号を発生する。

【００８８】バッファ回路９１５として、例えば、汎用
のＣＭＯＳ−ＩＣである７４ＨＣ２４４が用いられる。
７４ＨＣ２４４のイネーブル端子には、常にローレベル
（ＧＮＤレベル）が与えられている。よって、各バッフ
ァの出力レベルは、入力レベルすなわちメイン基板３１
からの信号レベルに確定している。従って、発射制御基
板９１側からメイン基板３１側に信号は伝わらない。た
とえ、発射制御基板９１内の回路に不正改造が加えられ
ても、不正改造によって出力される信号がメイン基板３
１側に伝わることはない。

【００８９】従って、発射制御基板９１からメイン基板
３１に信号が与えらる可能性がある信号ラインをなくす
ことができ、メイン基板３１における遊技制御に対して
発射制御基板９１が影響を及ぼす可能性がなくなる。こ
の結果、例えば、発射制御基板９１において、メイン基
板３１の基本回路５３に大当りを生じさせるための不正
信号を与えるような改造を行ったとしても、不正信号を
メイン基板３１に伝えることはできない。

【００９０】図２８は、本発明の他の実施の形態を示す
ブロック図である。この実施の形態では、メイン基板３
１において、出力ポート５７７の外側に信号伝達方向規
制手段としてのバッファ回路９２が設けられている。バ
ッファ回路９２として、例えば、汎用のＣＭＯＳ−ＩＣ
である７４ＨＣ２４４が用いられる。イネーブル端子に
は常にローレベル（ＧＮＤレベル）が与えられている。
このような構成によれば、外部からメイン基板３１の内
部に入力される信号が阻止されるので、発射制御基板９
１からメイン基板３１に信号が与えらる可能性がある信
号ラインをさらに確実になくすことができる。なお、信
号伝達方向規制手段として、個別のトランジスタ等の他
の回路素子を用いてもよい。

【００９１】以上のように、本発明によれば、遊技盤の
中央付近に設置される画像表示部９の制御を行う遊技制
御基板、ならびに、遊技盤が組み付けられた枠側の各機
構部の制御を行うランプ制御基板３５、音声制御基板７
０、賞球基板３７および発射制御基板９１において、遊
技制御を司るメイン基板３１からの信号を受ける部分
に、信号の一方向性を確実にする回路素子を設置したの
で、各基板からメイン基板３１に信号が与えらる可能性
がある信号ラインをなくすことができる。その結果、不
正に大当りを発生させる行為を防止することができる。

【００９２】なお、上記の各実施の形態では、枠側機構
部の制御を行う回路基板として、ランプ制御基板３５、
音声制御基板７０、賞球基板３７および発射制御基板９
１を例示したが、遊技機の構成に応じて他の回路基板が
存在する場合には、その回路基板にも信号の一方向性を
確実にする回路素子を設置することができる。

【００９３】また、上記の各実施の形態では、複数種類
の図柄を可変表示するためのＣＲＴによる画像表示部９
を用いた場合について説明したが、ＬＣＤによる可変表
示装置を用いた場合であってもよい。さらに、可変表示
装置としてドラム式やベルト式の装置を用いる場合に
も、枠側機構部の制御を行う回路基板や可変表示装置を
制御する回路基板に本発明を適用できる。

【００９４】

【発明の効果】以上のように、本発明によれば、遊技機
を、遊技制御基板からの信号の入力のみを可能とする信
号伝達方向規制手段が表示制御基板に設けられている構
成にしたので、表示制御基板改造による不正行為を効果
的に防止して、遊技機に対する不正行為を受けにくくす
ることができる効果がある。

【００９５】信号伝達方向規制手段が汎用のバッファＩ
Ｃ回路で構成されている場合には、特殊な回路構成を採
用しなくても、容易に表示制御基板改造による不正行為
を防止することができる。また、バッファＩＣ回路のイ
ネーブル端子が常に入出力導通状態に設定されている場
合には、バッファＩＣ回路の出力レベルが遊技制御基板
からの信号レベルに確定しているので、表示制御基板側
から遊技制御基板側に信号が伝わる余地はなく、確実に
信号の不可逆性を達成することができる。

【００９６】遊技制御基板にも、表示制御基板への信号
の出力のみを可能とする信号伝達方向規制手段が搭載さ
れている場合には、表示制御基板側から遊技制御基板側
に信号が入力されてしまうことがさらに確実に防止され
る。

【図面の簡単な説明】

【図１】パチンコ遊技機を正面からみた正面図であ
る。

【図２】パチンコ遊技機の内部構造を示す全体背面図
である。

【図３】パチンコ遊技機の遊技盤を背面からみた背面
図である。

【図４】遊技制御基板における回路構成の一例を示す
ブロック図である。

【図５】表示制御基板内の回路構成を示すブロック図
である。

【図６】表示コントロール回路の構成の一例を示すブ
ロック図である。

【図７】メイン基板および表示制御基板における表示
制御コマンドデータ送受信に関わる部分を示す回路図で
ある。

【図８】表示制御コマンドデータを示す説明図であ
る。

【図９】表示制御コマンドデータの送出タイミングを
示すタイミング図である。

【図１０】表示制御コマンドデータの一例を示す説明
図である。

【図１１】表示制御基板に設置されたバッファ回路の
構成例を示す回路図である。

【図１２】基本回路のメイン処理を示すフローチャー
トである。

【図１３】特別図柄プロセス処理を示すフローチャー
トである。

【図１４】表示制御データ出力処理の動作例を示すフ
ローチャートである。

【図１５】表示制御用ＣＰＵの表示制御コマンドデー
タ受信処理を示すフローチャートである。

【図１６】メイン基板および表示制御基板における表
示制御コマンドデータ送受信に関わる部分の他の実施の
形態を示すブロック図である。

【図１７】メイン基板における表示制御を検査する形
態の一例を示すブロック図である。

【図１８】メイン基板およびランプ制御基板における
信号送受信部分を示すブロック図である。

【図１９】ランプ制御コマンドの一構成例を示す説明
図である。

【図２０】メイン基板およびランプ制御基板における
信号送受信部分の他の実施の形態を示すブロック図であ
る。

【図２１】メイン基板および音声制御基板における信
号送受信部分を示すブロック図である。

【図２２】音声再生用データの出力例を示すタイミン
グ図である。

【図２３】メイン基板および音声制御基板における信
号送受信部分の他の実施の形態を示すブロック図であ
る。

【図２４】メイン基板および賞球基板における信号送
受信部分を示すブロック図である。

【図２５】メイン基板および賞球基板における信号送
受信部分の他の実施の形態を示すブロック図である。

【図２６】メイン基板および発射制御基板における信
号送受信部分を示すブロック図である。

【図２７】発射制御用ＣＰＵの動作を説明するための
ブロック図である。

【図２８】メイン基板および発射制御基板における信
号送受信部分の他の実施の形態を示すブロック図であ
る。

【符号の説明】

１４始動入賞口１５可変入賞球装置１７始動口センサ３１遊技制御基板（メイン基板）３５ランプ制御基板３７賞球基板５３基本回路６１，６２，６３，７１，９２バッファ回路７０音声制御基板８０表示制御基板１０５バッファ回路３５５，３７５，７０５，９１５バッファ回路

Claims

【特許請求の範囲】

【請求項１】表示状態が変化可能な可変表示部を含
み、変動開始の条件の成立に応じて前記可変表示部に表
示される識別情報の変動を開始し、識別情報の表示結果
があらかじめ定められた特定の表示態様となった場合に
所定の遊技価値が付与可能となる遊技機であって、遊技進行を制御する遊技制御手段が搭載された遊技制御
基板と、前記遊技制御基板からの信号にもとづいて前記可変表示
部の表示制御を行う表示制御手段が搭載された表示制御
基板とを有し、前記表示制御基板に、前記遊技制御基板からの信号の入
力のみを可能とする信号伝達方向規制手段を設けたこと
を特徴とする遊技機。
【請求項２】信号伝達方向規制手段は、汎用のバッフ
ァＩＣ回路で構成されている請求項１記載の遊技機。
【請求項３】バッファＩＣ回路のイネーブル端子は、
常に入出力導通状態に設定されている請求項２記載の遊
技機。
【請求項４】遊技制御基板に、表示制御基板への信号
の出力のみを可能とする信号伝達方向規制手段を設けた
請求項１ないし請求項３記載の遊技機。