JP4585616B2

JP4585616B2 - 遊技機

Info

Publication number: JP4585616B2
Application number: JP2010051529A
Authority: JP
Inventors: 定男井置
Original assignee: 株式会社ソフイア
Priority date: 2010-03-09
Filing date: 2010-03-09
Publication date: 2010-11-24
Anticipated expiration: 2020-02-18
Also published as: JP2010119879A

Description

本発明は、検出手段からの検出信号に基づいて遊技に関する制御をＣＰＵによって行う遊技機において、この検出信号に基づくＣＰＵの制御について、信頼性の高い検査を可能とした改良に関する。

遊技機（例えば弾球遊技機）には、検出手段（例えば、遊技球を検出するセンサ）からの検出信号に基づいて、ＣＰＵ（例えば、遊技制御装置のＣＰＵ）により遊技に関する制御を行うものがある。

図３には、このような従来の遊技機の構成を示す。

図示されるように、球検出スイッチ１からの検出信号は、遊技制御装置２に入力され、電圧変換回路３でレベル変換された後、ノイズ除去用のフィルタ回路４を通って入力ポート回路５に入力される。遊技制御装置２のワンチップマイクロコンピュータ６は、割込信号発生回路７からの割込信号毎に遊技制御を実行するＣＰＵ６Ａを内蔵するもので、アドレスデコード回路８にＲ／Ｗ信号およびアドレス信号を送信することにより、データバス９を介して、入力ポート回路５から一定のタイミングで検出信号を受け入れ、また出力ポート回路１０に指令信号を出力する。出力ポート回路１０からの指令信号は、ドライブ回路１１により変換され、遊技機の各種被駆動装置１２（例えば、装飾用のランプ、変動入賞装置等）や各種従属制御装置１３（例えば、排出制御装置、表示制御装置等）に入力される。

ところで、このような遊技機では、球検出スイッチ１からの検出信号に基づいて正しい制御がなされているか否かを検査する必要がある。このため、従来は、フィルタ回路４の出力部１４に検査装置１５を接続することにより検査用信号を取り出し、この検査用信号に対してワンチップマイクロコンピュータ６のＣＰＵ６Ａが正しく動作しているかを検査していた。

しかしながら、このようにフィルタ回路４の出力部１４に検査装置１５を接続すると、検査装置１５からの影響でフィルタ回路４の時定数が変化してしまい、検出信号自体に変化が生じてしまう。

具体的には、図４に示すように、球検出スイッチ１から入力されてきた検出信号（図４（Ａ））は、電圧変換回路３により電圧変換され（図４（Ｂ））、さらにフィルタ回路４でノイズ除去されることにより、図４（Ｃ）に示すような波形となる。ＣＰＵ６Ａによるスキャンは、図４（Ｘ）に示すように、所定のしきい値電圧を基準として、この図４（Ｃ）を読み込むことによりなされる（なお、電圧変換回路３で電圧が反転しているので、しきい値電圧を超えない範囲がロー出力、しきい値電圧以上がハイ出力となっている）。

ところが、検査装置１５を接続した場合には、フィルタ回路４の出力部の信号波形は、図４（Ｃ）から図４（Ｄ）のように変形してしまい（信号伝達に遅れが生じてしまい）、図４（Ｙ）に示すように、ＣＰＵ６Ａによるスキャンタイミングに遅れが生じてしまう。

このように、球検出スイッチ１で検出している同一の遊技状況（遊技球入賞）に対して、検査装置１５を付けている場合といない場合とで、ＣＰＵ６Ａに入力される検出信号に相違が生じてしまうので、検査は検査装置１５を付けていない状態での制御を正確に再現するものとは言えず、その分、検査の信頼性が低くなってしまっていた。

本発明は、このような問題点に着目してなされたもので、検出手段からの検出信号に基づいて遊技に関する制御をＣＰＵによって行う遊技機において、この検出信号に基づくＣＰＵの制御について、信頼性の高い検査を可能としたものを提供することを目的とする。

本発明は、遊技球の入賞を検出する検出手段と、前記検出手段からの検出信号が入力される入力ポート回路と、該入力ポート回路とバスを通じて接続されるとともに、前記入力ポート回路を介して入力される前記検出手段からの検出信号に基づいて遊技に関する制御を行うＣＰＵと、を含む遊技制御装置を備えた遊技機において、前記遊技制御装置は、前記ＣＰＵから出力されるアドレス信号に基づいて前記入力ポート回路に前記検出信号の取り込みを指示するアドレスデコード回路と、前記検出手段と前記入力ポート回路の間に非可逆性の信号伝達回路と、を備え、回路基板に所定の配線パターンを設けることによって、前記検出手段からの検出信号を当該遊技制御装置の外部に出力する信号取り出し領域を形成し、前記検出手段からの検出信号を前記非可逆性の信号伝達回路の出力部から前記信号取り出し領域に常時伝達するように構成したことを特徴とする。

本発明では、遊技球の入賞を検出する検出手段と、前記検出手段からの検出信号が入力される入力ポート回路と、該入力ポート回路とバスを通じて接続されるとともに、前記入力ポート回路を介して入力される前記検出手段からの検出信号に基づいて遊技に関する制御を行うＣＰＵと、を含む遊技制御装置を備えた遊技機において、前記遊技制御装置は、前記ＣＰＵから出力されるアドレス信号に基づいて前記入力ポート回路に前記検出信号の取り込みを指示するアドレスデコード回路と、前記検出手段と前記入力ポート回路の間に非可逆性の信号伝達回路と、を備え、回路基板に所定の配線パターンを設けることによって、前記検出手段からの検出信号を当該遊技制御装置の外部に出力する信号取り出し領域を形成し、前記検出手段からの検出信号を前記非可逆性の信号伝達回路の出力部から前記信号取り出し領域に常時伝達するようにしたので、実際の遊技をそのまま再現した信頼性の高い検査を行うことができる。

本発明の実施の形態における遊技機の制御系の一部を示す構成図である。同じく遊技制御装置内の各所における遊技球検出信号を示すタイミングチャートである。従来の遊技機を示す構成図である。同じく遊技制御装置内の各所における遊技球検出信号を示すタイミングチャートである。

以下、添付図面に基づいて、本発明の実施の形態について説明する。

図１は、遊技機の制御系の一部を示す構成図である。

球検出スイッチ１は、遊技機の各種入賞部に備えられ、入賞部への遊技球入賞を検出するものである。球検出スイッチ１からの検出信号（図２（Ａ）参照）は、遊技制御装置２に入力される。

遊技制御装置２は、球検出スイッチ１からの遊技球検出信号等に基づいて、大当たりの抽選、各種従属制御装置への指令信号の送信等を行い、遊技を統括的に制御する主制御装置である。この遊技制御装置２に入力された遊技球検出信号は、まず電圧変換回路３においてレベル変換され（図２（Ｂ）参照）、続いてフィルタ回路４によりノイズ除去がなされる（図２（Ｃ）参照）。

このフィルタ回路４の後段には、バッファ回路２１が備えられ、このバッファ回路５の出力が、入力ポート回路５に入力される。この場合、バッファ回路２１と入力ポート回路５としては、同一種類のＩＣ素子（本実施の形態では、７４ＨＣ２４４）が使用されている。

なお、入力ポート回路５は、アドレスデコード回路８からセレクトの端子（図１の１Ｇ、２Ｇの端子）にローレベルの信号（選択信号）が伝達された場合にのみ、ＩＮ側の信号をＯＵＴ側に伝達するように構成している。これに対して、バッファ回路２１は、セレクトの端子をグランド接続することによって、ＩＮ側の信号をＯＵＴ側に常時伝達するように構成している。

また、バッファ回路５の出力部の信号（図２（Ｄ）参照）は、信号端子取付領域２２から取り出せるようになっている。ここで、信号端子取付領域２２とは、例えば基板のパターン上の特定の領域等であり、ハンダ付け等によって信号端子（コネクタ）を設けることが可能な領域である。検査装置（図示せず）を用いた検査の際には、信号端子取付領域２２に取り付けられた信号端子からバッファ回路５の出力部の信号を取り出して検査を行うことになる。このように、信号端子取付領域２２を基板パターン上に設けるようにしたのは、遊技店での営業時等には検査装置のための信号端子が必要とならないことから、検査時には信号端子を取り付ける一方で、営業時等には信号端子を取り外しておくことができるようにしたものである。そして、信号端子取付領域２２を基板ケースに収容して、この基板ケースを開放できないように（あるいは開放困難に）しておけば、営業時に、信号端子取付領域２２から遊技制御装置２へ信号を入力する不正行為を防止することができる。

このように、バッファ回路２１のような非可逆性の信号伝達回路をフィルタ回路４の後段に備え、このバッファ回路２１の出力を検査装置に取り出すようになっているので、検査装置側の入力容量の影響は、フィルタ回路４の時定数に影響を与えない。したがって、バッファ回路２１の出力部の信号は、検査装置の接続時と非接続時とで変わりない（時間的な遅れが生じることがない）ので、球検出スイッチ１により検出された同一の遊技球検出状況（遊技球検出タイミング）に対して、検査装置を接続している場合でも、接続していない場合と全く同じ信号波形が入力ポート回路５へ入力されることになる。

なお、フィルタ回路４の後段に配置する回路は、出力側の電気信号を入力側に伝達しないような構成の回路、つまり非可逆性の信号伝達回路であれば良いので、バッファ回路２１に限られず、例えばリレー回路やフォトカプラ回路でもよい。

入力ポート回路に入力された信号は、アドレスデコード回路８からの選択信号に基づいて、データバス９を介してワンチップマイクロコンピュータ６のＣＰＵ６Ａに取り込まれる。ここで、アドレスデコード回路８からの選択信号は、ＣＰＵ６ＡからのＲ／Ｗ信号およびアドレスバス上のアドレス信号に基づいて切り換えられるようになっている。

ワンチップマイクロコンピュータ６は、ＣＰＵ６Ａ、ＲＯＭ、ＲＡＭを内蔵している。ＲＯＭは、遊技制御のための不変の情報を記憶しているもので、各種プログラムや、遊技制御における大当たりの確率などの定数が記憶されている。ＲＡＭは、ＣＰＵ６Ａによる遊技制御時にワークエリアとして利用されるもので、大当たり決定のためのカウンタ（乱数カウンタ）等が記憶されている。

ＣＰＵ６Ａは、割込信号発生回路７からの割込毎に、入力ポート回路５から遊技球検出の信号レベルをスキャンして取得することにより、遊技制御を実行する。この遊技制御においては、例えば、大当たりの抽選が行われる。具体的には、ＣＰＵ６Ａに入力されてきた遊技球検出信号の検出タイミング（例えば信号波形の立ち上がりのタイミング）における乱数カウンタ値を取得し、この乱数カウンタ値が所定の大当たり値であるか否かに基づいて、大当たり発生の決定をする。

また、ＣＰＵ６Ａからの出力信号は、データバス９を介して出力ポート回路１０に取り込まれる。この場合、出力ポート回路１０は、ＣＰＵ６ＡからのＲ／Ｗ信号およびアドレス信号に基づくアドレスデコード回路８からの選択信号にしたがって、データバス９からの信号取り込みを行う。

出力ポート回路１０からの出力信号は、ドライブ回路１１で変換されて、各種被駆動装置１２、各種従属制御装置１３に入力される。これにより、被駆動装置１２および従属制御装置１３は、遊技制御装置２により統括的に制御されることになる。ここで、被駆動装置１２としては、入賞部に設けられた変動入賞装置の開閉機構等がある。また、従属制御装置１３としては、画像表示装置を制御する表示制御装置、音出力装置を制御する音制御装置、装飾ランプの点滅等を制御する装飾制御装置、排出機構からの遊技球排出を制御する排出制御装置等がある。

なお、出力ポート回路１０からの出力信号は、信号端子取付領域２２から取り出し可能となっている。これにより、信号端子取付領域２２から出力信号を取り出せば、ＣＰＵ６Ａのポート出力タイミングを的確に把握することができる。例えば、ドライブ回路１１の出力部から信号を取得した場合と比較すると、ドライブ回路１１内で発生する信号伝達の遅れが含まれない分だけ、出力タイミング取得の精度が高まる。

つぎに、図２のタイミングチャートにしたがって、本実施の形態の作用について説明する。

図２（Ａ）に示すように、球検出スイッチ１の遊技球検出信号は、遊技球検出時にハイレベル（１２Ｖ）、非検出時にローレベル（４Ｖ）を示すものである。この遊技球検出信号が遊技制御装置２に入力されると、図２（Ｂ）に示すように、電圧変換回路３において反転信号（ハイレベル５Ｖ、ローレベル０Ｖ）に変換され、さらに図２（Ｃ）に示すように、フィルタ回路４においてノイズ除去された信号波形となる。

このフィルタ回路４の後段にはバッファ回路２１が備えられており、このバッファ回路２１を通過した信号（図２（Ｄ））が、入力ポート回路５に入力される信号、また信号端子取付領域２２から検査用信号として取り出される信号となる。この場合、図２（Ｄ）の信号波形は、図２（Ｃ）の電圧がしきい値より大きなときにローレベル（０Ｖ）、しきい値以下のときにハイレベル（５Ｖ）を示すものであって、図２（Ａ）、（Ｂ）の信号波形と比較して、信号波形の立ち上がりおよび立ち下がりに、フィルタ回路４の時定数に基づく遅れを持つものではあるが、信号端子取付領域２２に検査装置を接続した場合と接続していない場合とで変化しない。すなわち、検査装置を接続した場合でも、検査装置側からの電気的な影響はバッファ回路２１により遮断されるので、フィルタ回路４の時定数に影響は出ず、フィルタ回路４の時定数に基づく信号の遅れは変わりない。

したがって、図２（Ｘ）に示すようなＣＰＵ６Ａによる遊技球検出信号のスキャンタイミングは、検査装置を接続した場合と接続していない場合とで同一のものとなる。よって、検査装置を接続している場合でも、球検出スイッチ１による同様な検出（検出タイミング）に対して、検査装置を接続していない場合と全く同様な制御（例えば、遊技球検出タイミングに基づく大当たりの抽選）が再現されることになる。

このように本実施の形態によれば、フィルタ回路４の後段にバッファ回路２１を設け、このバッファ回路の出力を検査用信号として取り出すようにしたので、検査装置を接続した場合でも、ＣＰＵ６Ａにより取り込まれる遊技球検出信号には変化がなく、検査の信頼性が高められる。

また、バッファ回路２１は、入力ポート回路５と同一の素子で構成するので、遊技制御装置２の組立時に素子の付け間違い等が起こりにくくなり、組立が容易化され、製造コストを削減できる。

なお、上記実施の形態においては、信号端子取付領域２２を形成することにより、バッファ回路２１の出力部から検査用信号を取り出せるように構成してあるが、本発明は、このように信号端子取付領域２２を形成することが必ず必要とされるものではなく、バッファ回路２１の出力部から検査信号を取り出せるものであれば任意の構成をとることができる。例えば、バッファ回路２１を構成するＩＣパッケージの出力信号ピンに検査装置の信号ケーブルを直結可能として、検査時には遊技制御装置２の基板を収容するケースを開放して、この出力信号ピンに信号ケーブルを接続するようにしてもよい。

また、本発明では、電圧変換回路３、フィルタ回路４、入力ポート回路５、バッファ回路２１等の全部または一部が、一つのＩＣパッケージに収まっているような構成をとることもできる。

また、今回開示された実施の形態は総ての点で例示であって制限的なものではない。また、本発明の範囲は、特許請求の範囲によって示されるもので、特許請求の範囲内での総ての変更を含むものである。

特許請求の範囲に記載した以外の本発明の観点の代表的なものとして、次のものがあげられる。

（１）遊技球入賞の検出を行う検出手段と、この検出手段からの検出信号のノイズ除去を行うフィルタ回路と、このフィルタ回路からの信号が入力される入力ポート回路と、この入力ポート回路とバスを通じて接続されるとともに前記入力ポート回路を介して入力される前記検出手段からの検出信号に基づいて遊技に関する制御を行うＣＰＵと、を備えた遊技機において、前記フィルタ回路と入力ポート回路の間に非可逆性の信号伝達回路を備え、この非可逆性の信号伝達回路の出力部から検査用信号を取り出し可能としたことを特徴とする遊技機。

（２）前記非可逆性の信号伝達回路は、バッファ回路であることを特徴とする（１）に記載の遊技機。

（３）検査装置用の端子を取付可能な信号端子取付領域を前記非可逆性の信号伝達回路の出力部に設けたことを特徴とする（１）または（２）に記載の遊技機。

（４）前記非可逆性の信号伝達回路と前記入力ポート回路を同じ素子で構成したことを特徴とする（１）から（３）のいずれか一つに記載の遊技機。
（５）主制御基板と各種従制御基板とを備え、前記主制御基板から前記従制御基板への指令信号を送信し、前記主制御基板に備わるＣＰＵによって遊技機の動作を制御する遊技機において、前記主制御基板上に、所定の配線パターンを設けることによって、遊技状態に対応して変化する信号を前記主制御基板の外部に出力する信号取り出し領域を設け、前記信号取り出し領域には、外部の検査装置に接続可能な信号端子と、前記ＣＰＵによって出力タイミングが制御される信号を伝送する信号伝送用回路と、が接続可能であって、検査装置を用いた検査の際以外は、前記信号端子が前記所定の配線パターンから取り外されており、前記ＣＰＵは、前記所定の配線パターンから前記信号端子を取り外した状態と、前記所定の配線パターンに前記信号端子を取り付けた状態とで、同一の遊技制御を行うようにしたことを特徴とする遊技機。

以上のように、これらの観点では、フィルタ回路の後段には非可逆性の信号伝達回路が備えられ、この非可逆性の信号伝達回路の出力が検査用信号として取り出されるので、検査装置を接続した場合と接続しない場合とで、フィルタ回路の時定数には変化がない。したがって、検査装置を接続した場合でも、検出手段による同様の検出（検出タイミング）に対して、検査装置を接続していない場合と全く同様な制御（例えば、遊技球検出タイミングに基づく大当たりの抽選）が再現されることになる。したがって、検査は、実際の遊技をそのまま再現したものとして、信頼性の高いものとなる。

また、非可逆性の信号伝達回路と入力ポート回路を同じ素子で構成したので、組立時に素子の付け間違い等が起こりにくくなり、組立が容易化され、製造コストを削減できる。

１球検出スイッチ
２遊技制御装置
４フィルタ回路
５入力ポート回路
６ワンチップマイクロコンピュータ
６ＡＣＰＵ
９データバス
２１バッファ回路
２２信号端子取付領域

Claims

遊技球の入賞を検出する検出手段と、
前記検出手段からの検出信号が入力される入力ポート回路と、該入力ポート回路とバスを通じて接続されるとともに、前記入力ポート回路を介して入力される前記検出手段からの検出信号に基づいて遊技に関する制御を行うＣＰＵと、を含む遊技制御装置を備えた遊技機において、
前記遊技制御装置は、
前記ＣＰＵから出力されるアドレス信号に基づいて前記入力ポート回路に前記検出信号の取り込みを指示するアドレスデコード回路と、
前記検出手段と前記入力ポート回路の間に非可逆性の信号伝達回路と、を備え、
回路基板に所定の配線パターンを設けることによって、前記検出手段からの検出信号を当該遊技制御装置の外部に出力する信号取り出し領域を形成し、
前記検出手段からの検出信号を前記非可逆性の信号伝達回路の出力部から前記信号取り出し領域に常時伝達するように構成したことを特徴とする遊技機。