JPH1199252A - 遊技機 - Google Patents

遊技機

Info

Publication number
JPH1199252A
JPH1199252A JP9279455A JP27945597A JPH1199252A JP H1199252 A JPH1199252 A JP H1199252A JP 9279455 A JP9279455 A JP 9279455A JP 27945597 A JP27945597 A JP 27945597A JP H1199252 A JPH1199252 A JP H1199252A
Authority
JP
Japan
Prior art keywords
display
display control
game
symbol
vram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9279455A
Other languages
English (en)
Inventor
Shohachi Ugawa
詔八 鵜川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP9279455A priority Critical patent/JPH1199252A/ja
Publication of JPH1199252A publication Critical patent/JPH1199252A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Abstract

(57)【要約】 【課題】 静電気ノイズ等によって表示制御手段の制御
が異常状態に陥っても容易に正常状態に復旧させたい。 【解決手段】 ステップS507の全図柄変動表示処理
において、表示制御用CPUは、ビデオディスプレイプ
ロセッサをリセットする。具体的には、ビデオディスプ
レイプロセッサが管理するVRAMを初期化する。ま
た、ステップS500のデモンストレーション画面表示
処理でも、表示制御用CPUはビデオディスプレイプロ
セッサをリセットする。ここでは、VRAMの初期化と
ともに、ビデオディスプレイプロセッサの内蔵レジスタ
の初期化も行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パチンコ遊技機、
コイン遊技機またはスロットマシン等の遊技機に関し、
特に、表示状態が変化可能な可変表示装置を含み、可変
表示装置における表示結果があらかじめ定められた特定
の表示態様となった場合に所定の遊技価値が付与可能と
なる遊技機に関する。
【0002】
【従来の技術】遊技機として、表示状態が変化可能な可
変表示部を有する可変表示装置が設けられ、可変表示部
の表示結果があらかじめ定められた特定の表示態様とな
った場合に所定の遊技価値を遊技者に与えるように構成
されたものがある。遊技価値とは、遊技機の遊技領域に
設けられた可変表示装置等の特別遊技装置における図柄
変動等の特別遊技の結果にもとづいて可変入賞球装置の
状態が打玉が入賞しやすい遊技者にとって有利な状態に
なることや、遊技者にとって有利な状態となるための権
利を発生させたりすることである。
【0003】可変表示装置には、複数の可変表示部を有
するものがあり、通常、複数の可変表示部の表示結果を
時期を異ならせて表示するように構成されている。可変
表示部には、例えば、図柄等の複数の識別情報が可変表
示される。可変表示部の表示結果があらかじめ定められ
た特定の表示態様の組合せとなることを、通常、「大当
たり」という。
【0004】また、「大当たり」の組合せ以外の「はず
れ」の表示態様の組合せのうち、複数の可変表示部の表
示結果のうちの一部が未だに導出表示されていない段階
において、既に表示結果が導出表示されている可変表示
部の表示態様が特定の表示態様の組合せとなる表示条件
を満たしている状態を「リーチ」という。遊技者は、大
当たりをいかにして発生させるかを楽しみつつ遊技を行
う。
【0005】遊技の趣向を向上させるために、可変表示
装置には、識別情報以外に背景画像やキャラクタ画像も
表示される。識別情報やキャラクタ画像に関連のある背
景画像が表示されることによって、遊技者に対する遊技
効果をより高めることができる。また、可変表示部にお
いて識別情報の可変表示が行われているときの各段階で
種々のキャラクタが種々の表現を行うような表示を行え
ば、遊技者により高い期待感を持たせることができる。
【0006】遊技機における遊技進行はマイクロコンピ
ュータ等による遊技制御手段によって制御される。可変
表示装置に表示される識別情報、キャラクタ画像および
背景画像は、遊技制御手段からのコマンドに従って動作
する表示制御手段によって制御される。可変表示装置に
表示される識別情報、キャラクタ画像および背景画像
は、一般に、表示制御用のマイクロコンピュータとマイ
クロコンピュータからのデータをVRAMに転送すると
ともに可変表示装置側にVRAMのデータを転送するビ
デオディスプレイプロセッサ(VDP)とによって制御
されるが、表示制御用のマイクロコンピュータのプログ
ラム容量は大きい。従って、プログラム容量に制限のあ
る遊技制御手段のマイクロコンピュータで可変表示装置
に表示される識別情報等を制御することはできず、表示
制御用のマイクロコンピュータが用いられる。
【0007】
【発明が解決しようとする課題】以上のように、従来の
遊技機では、遊技制御手段とは別の表示制御手段によっ
て可変表示装置における表示が制御される。上述したよ
うに、可変表示装置における表示は、遊技の趣向を向上
させるものであるとともに、遊技者に所定の遊技価値が
与えられる状況を生成するものである。従って、可変表
示装置における表示が正常に制御されないと遊技進行に
重大な支障を来すことになる。例えば、表示制御手段の
マイクロコンピュータやVDPが静電気ノイズ等によっ
て暴走し、その状態が継続するとすると、可変表示装置
における表示の異常状態が継続し遊技進行に支障を来
す。
【0008】そこで、本発明は、静電気ノイズ等によっ
て表示制御手段の制御が異常状態に陥っても容易に正常
状態に復旧させることができる遊技機を提供することを
目的とする。
【0009】
【課題を解決するための手段】本発明による遊技機は、
表示状態が変化可能な可変表示装置を含み、可変表示装
置に表示される識別情報の表示結果があらかじめ定めら
れた特定の表示態様となった場合に所定の遊技価値が付
与可能となる遊技機であって、遊技の進行を制御する遊
技制御手段と遊技制御手段からの指令に応じて可変表示
装置の表示を制御する表示制御手段とを備え、表示制御
手段は画像メモリから可変表示装置側に画像データを転
送する制御を行うビデオディスプレイプロセッサを含
み、ビデオディスプレイプロセッサを電源投入時以外の
所定時期にリセットする手段を有するものである。ビデ
オディスプレイプロセッサを電源投入時以外の所定時期
にリセットする手段は、遊技制御手段からの指令に応じ
てビデオディスプレイプロセッサをリセットするように
してもよい。また、可変表示装置の表示がデモンストレ
ーション画面に移行するときにビデオディスプレイプロ
セッサをリセットするようにしてもよい。さらに、ビデ
オディスプレイプロセッサをリセットする際に、その内
蔵レジスタの値を初期化するようにしてもよい。
【0010】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図1はパチン
コ遊技機1を正面からみた正面図、図2はパチンコ遊技
機1の内部構造を示す全体背面図、図3はパチンコ遊技
機1の遊技盤を背面からみた背面図である。なお、ここ
では、遊技機の一例としてパチンコ遊技機を示すが、本
発明はパチンコ遊技機に限られず、例えばコイン遊技機
やスロットマシン等であってもよい。
【0011】図1に示すように、パチンコ遊技機1は、
額縁状に形成されたガラス扉枠2を有する。ガラス扉枠
2の下部表面には打球供給皿3がある。打球供給皿3の
下部には、打球供給皿3からあふれた景品玉を貯留する
余剰玉受皿4と打球を発射する打球操作ハンドル5が設
けられている。ガラス扉枠2の後方には、遊技盤6が着
脱可能に取り付けられている。また、遊技盤6の前面に
は遊技領域7が設けられている。
【0012】遊技領域7の中央付近には、複数種類の図
柄を可変表示するための画像表示部9と7セグメントL
EDによる可変表示器10とを含む可変表示装置8が設
けられている。画像表示部9には、「左」、「中」、
「右」の3つの図柄表示エリア9a,9b,9cがあ
り、これらの図柄表示エリア9a,9b,9cは各可変
表示部を構成する。可変表示装置8の側部には、打球を
導く通過ゲート11が設けられている。通過ゲート11
を通過した打球は、玉出口13を経て始動入賞口14の
方に導かれる。通過ゲート11と玉出口13との間の通
路には、通過ゲート11を通過した打球を検出するゲー
トセンサ12がある。また、始動入賞口14に入った入
賞球は、遊技盤6の背面に導かれ、始動口センサ17に
よって検出される。また、始動入賞口14の下部には開
閉動作を行う可変入賞球装置15が設けられている。可
変入賞球装置15は、ソレノイド16によって開状態と
される。可変入賞球装置15の下部には、特定遊技状態
(大当たり状態)においてソレノイド21によって開状
態とされる開閉板20が設けられている。開閉板20か
ら遊技盤6の背面に導かれた入賞球のうち一方(Vゾー
ン)に入った入賞球はVカウントセンサ22で検出さ
れ、他方に入った入賞球はカウントセンサ23で検出さ
れる。可変表示装置8の下部には、始動入賞口14に入
った入賞球数を表示する4個の表示部を有する始動入賞
記憶表示器18が設けられている。この例では、4個を
上限として、始動入賞がある毎に、始動入賞記憶表示器
18は点灯している表示部を1つずつ増やす。そして、
画像表示部9の可変表示が開始される毎に、点灯してい
る表示部を1つ減らす。
【0013】遊技盤6には、複数の入賞口19,24が
設けられている。遊技領域7の左右周辺には、遊技中に
点滅表示される装飾ランプ25が設けられ、下部には、
入賞しなかった打球を吸収するアウト口26がある。ま
た、遊技領域7の外側の左右上部には、効果音を発する
2つのスピーカ27が設けられている。遊技領域7の外
周には、遊技効果ランプ・LED28が設けられてい
る。そして、この例では、一方のスピーカ27の近傍
に、景品玉払出時に点灯する賞球ランプ51が設けら
れ、他方のスピーカ27の近傍に、補給玉が切れたとき
に点灯する玉切れランプ52が設けられている。さら
に、図1には、パチンコ遊技台1に隣接して設置され、
プリペイドカードが挿入されることによって玉貸しを可
能にするカードユニット50も示されている。
【0014】打球発射装置から発射された打球は、打球
レールを通って遊技領域7に入り、その後、遊技領域7
を下りてくる。打球が通過ゲート11を通ってゲートセ
ンサ12で検出されると、可変表示器10の表示数字が
連続的に変化する状態になる。また、打球が始動入賞口
14に入り始動口センサ17で検出されると、画像表示
部9内の図柄が回転を始める。画像表示部9内の画像の
回転は、一定時間が経過したときに停止する。停止時の
画像の組み合わせが大当たり図柄の組み合わせである
と、大当たり遊技状態に移行する。すなわち、開閉板2
0が、一定時間経過するまで、または、所定個数(例え
ば10個)の打球が入賞するまで開放する。そして、開
閉板20の開放中に打球が特定入賞領域に入賞しVカウ
ントセンサ22で検出されると、継続権が発生し開閉板
20の開放が再度行われる。この継続権の発生は、所定
回数(例えば16回)許容される。
【0015】停止時の画像表示部9内の画像の組み合わ
せが確率変動を伴う大当たり図柄の組み合わせであっ
て、可変表示器10の示す図柄が所定の図柄である場合
には、その後、可変入賞球装置15が高い頻度で開状態
となるとともに、次に大当たりとなる確率が高くなる。
すなわち、遊技者にとってさらに有利な状態となる。
【0016】次に、パチンコ遊技機1の裏面の構造につ
いて図2を参照して説明する。可変表示装置8の背面で
は、図2に示すように、機構板36の上部に景品玉タン
ク38が設けられ、パチンコ遊技機1が遊技機設置島に
設置された状態でその上方から景品玉が景品玉タンク3
8に供給される。景品玉タンク38内の景品玉は、誘導
樋39を通って玉払出装置に至る。
【0017】機構板36には、中継基板30を介して画
像表示装置9を制御する可変表示制御ユニット29、基
板ケース32に覆われ遊技制御用マイクロコンピュータ
等が搭載された遊技制御基板31、可変表示制御ユニッ
ト29と遊技制御基板31との間の信号を中継するため
の中継基板33、および景品玉の払出制御を行う払出制
御用マイクロコンピュータ等が搭載された賞球基板37
が設置されている。さらに、機構板36には、モータの
回転力を利用して打球を遊技領域7に発射する打球発射
装置34と、スピーカ27および遊技効果ランプ・LE
D28に信号を送るための電飾基板35が設置されてい
る。
【0018】また、遊技盤6の裏面には、図3に示すよ
うに、各入賞口および入賞球装置に入賞した入賞玉を所
定の入賞経路に沿って導く入賞玉集合カバー40が設け
られている。入賞玉集合カバー40に導かれる入賞玉の
うち、開閉板20を経て入賞したものは、玉払出装置9
7が相対的に多い景品玉数(例えば15個)を払い出す
ように制御される。始動入賞口14を経て入賞したもの
は、玉払出装置(図3において図示せず)が相対的に少
ない景品玉数(例えば6個)を払い出すように制御され
る。そして、その他の入賞口24および入賞球装置を経
て入賞したものは、玉払出装置が相対的に中程度の景品
玉数(例えば10個)を払い出すように制御される。こ
のような制御を行うために、始動口センサ17、Vカウ
ントセンサ22およびカウントセンサ23からの信号
が、遊技制御基板31に送られる。遊技制御基板31に
各センサからの信号が送られると、遊技制御基板31か
ら賞球基板37に後述する賞球個数信号が送られる。
【0019】図4は、遊技制御基板(メイン基板)31
における回路構成の一例を示すブロック図である。な
お、図4には、賞球基板37、電飾基板35および表示
制御基板80も示されている。メイン基板31には、プ
ログラムに従ってパチンコ遊技機1を制御する基本回路
53と、ゲートセンサ12、始動口センサ17、Vカウ
ントセンサ22およびカウントセンサ23からの信号を
基本回路53に与えるスイッチ回路58と、可変入賞球
装置15を開閉するソレノイド16および開閉板20を
開閉するソレノイド21を基本回路53からの指令に従
って駆動するソレノイド回路59と、7セグメントLE
Dによる可変表示器10を駆動するとともに装飾ランプ
25を点滅させるランプ・LED回路60と、賞球基板
37に基本回路53からの賞球個数信号を送信するとと
もに賞球基板37からの入賞データ信号を基本回路53
に入力する賞球基板入出力回路61とが設けられてい
る。入賞があったことは入賞玉検出器99で検出される
が、その場合に、賞球基板37は、入賞データ信号を出
力する。基本回路53は、賞球基板37からの入賞デー
タ信号に応じて、賞球基板37に賞球個数信号を与え
る。例えば、基本回路53は、始動口センサ17のオン
に対応した入賞データ信号の入力があると、賞球個数信
号に「6」を出力し、カウントセンサ23またはVカウ
ントセンサ22のオンに対応した入賞データ信号の入力
があると、賞球個数信号に「15」を出力する。そし
て、それらのセンサがオンしない場合に入賞データ信号
の入力があると、賞球個数信号に「10」を出力する。
【0020】また、メイン基板31には、電飾基板35
に基本回路53からのコマンドを送信する電飾基板コマ
ンド出力回路62と、CRTによる画像表示部9に基本
回路53からのコマンドやストローブ信号を与えるCR
T回路63と、基本回路53から与えられるデータに従
って、大当たりの発生を示す大当たり情報、画像表示部
9の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
をホール管理コンピュータ等のホストコンピュータに対
して出力する情報出力回路64と、基本回路53からの
制御信号に応じて効果音等の音声信号を出力する音声合
成回路71と、音声合成回路71からの音声信号を増幅
して図1に示されているスピーカ27に与える音量増幅
回路72とが設けられている。
【0021】基本回路53は、ゲーム制御用のプログラ
ム等を記憶するROM54、ワークメモリとして使用さ
れるRAM55、制御用のプログラムに従って制御動作
を行うCPU56およびI/Oポート部57を含む。な
お、RAM55はCPU56に内蔵されている場合もあ
る。
【0022】さらに、メイン基板31には、電源投入時
に基本回路53をリセットするための初期リセット回路
65と、定期的(例えば、2ms毎)に基本回路53に
リセットパルスを与えてゲーム制御用のプログラムを先
頭から再度実行させるための定期リセット回路66と、
基本回路53から与えられるアドレス信号をデコードし
てI/Oポート部57のうちのいずれかのI/Oポート
を選択するための信号を出力するアドレスデコード回路
67とが設けられている。
【0023】図5は、表示制御基板80内の回路とCR
T82による画像表示部9の構成を示すブロック図であ
る。表示制御基板80には、CRTコントロール回路8
1をリセットするためのリセット回路83、CRTコン
トロール回路81にクロック信号を与える発振回路84
と、CRTコントロール回路81が生成した画像データ
を記憶するVRAM86とが含まれている。なお、使用
頻度の高い画像データを記憶するキャラクタROMを備
えていてもよい。使用頻度の高い画像データとは、例え
ば、CRT82に表示される人物、動物、または、文
字、図形もしくは記号等からなる画像などである。
【0024】CRTコントロール回路81は、メイン基
板31のCRT回路63からストローブ信号が入力され
るとCRT回路63からの表示制御コマンドデータを入
力し、そのコマンドデータが示す状態を認識する。CR
Tコントロール回路81は、表示制御コマンドデータの
状態に従ってCRT82に表示するための画像データを
生成する。そして、画像データをVRAM86に記憶す
る。VRAM86に記憶された画像データは、RGB色
信号とSYNC信号とからなるビデオ信号としてCRT
82に送出され、CRT82において画像が表示され
る。
【0025】図6は、CRTコントロール回路81の構
成の一例を示すブロック図である。CRTコントロール
回路81には、表示制御用CPU91、表示制御用プロ
グラムが記憶された制御データROM92、ビデオディ
スプレイプロセッサ93,94およびビデオカラーエン
コーダ95が含まれる。表示制御用CPU91は、制御
データROM92の表示制御用プログラムに従ってCR
T回路63からの表示制御コマンドデータを解析する。
そして、表示制御用CPU91は、表示制御用コマンド
データにもとづいて画像データを作成しビデオコントロ
ーラ93,94を介してVRAM86に画像データを転
送する。RAM86に格納された画像データは、カラー
ビデオエンコーダ95からの同期信号に同期して、ビデ
オコントローラ93,94からカラービデオエンコーダ
95に転送される。カラービデオエンコーダ95は、画
像データをビデオ信号に変換してCRT82に送出す
る。なお、図4には示されていないが、表示制御基板8
0とCRT82との間には、ビデオ信号にもとづいてC
RT82を駆動するためのCRT駆動回路を有するCR
T基板が設けられている。
【0026】なお、この遊技機では2つのVDP93,
94が設けられているので、図柄、背景およびキャラク
タ情報を容易に重畳表示できる。図7は、表示優先度を
示す説明図である。図7に示すように、VDP93は、
マスターキャラクタ表示領域101にキャラクタを作成
し、マスター表示領域102に図柄を表示する。また、
VDP94は、スレーブキャラクタ表示領域103にキ
ャラクタを作成し、スレーブ表示領域104に背景を作
成する。そして、マスターコントローラであるVDP9
3は、スレーブコントローラであるVDP94が作成し
たスレーブ表示領域104の画面およびスレーブキャラ
クタ表示領域103の画面に、マスター表示領域102
の画面およびマスターキャラクタ表示領域101の画面
を重畳して、画像表示部9に表示される画面を作成す
る。作成された画面は、ビデオ信号として画像表示部9
に転送される。図7に示すように、表示優先度は、マス
ターキャラクタ表示領域101の画面(VDP93が作
成するキャラクタ)→マスター表示領域102の画面
(図柄)→スレーブキャラクタ表示領域103の画面
(VDP94が作成するキャラクタ)→スレーブ表示領
域104の画面(背景)の順に低くなっている。そし
て、表示優先度の低い画面の上に優先度の高い画面が順
次被さるようにして、画像表示部9に表示される画面が
構成される。
【0027】表示制御用CPU91は、基本回路53か
らコマンドデータを受信すると、図柄およびキャラクタ
用の画像データをVDP93に与え、背景およびキャラ
クタを作成する指令をVDP94に与える。なお、キャ
ラクタを作成する指令は、VDP93とVDP94との
うちのいずれかに与えられるか、または、いずれにも与
えられない。従って、画像表示部9には、裏面(下面)
側から背景・図柄・キャラクタが重畳された画面、裏面
側から背景・キャラクタ・図柄が重畳された画面、また
は背景・図柄が重畳された画面が表示される。
【0028】図8は、メイン基板31における表示制御
コマンドデータ送出部分と表示制御基板80における表
示制御コマンドデータ受信部分とを示すブロック図であ
る。図8に示すように、表示制御コマンドデータは、基
本回路53におけるI/Oポート部57の出力ポート5
71から出力される。また、出力ポート571からの出
力に同期して出力ポート572からストローブ信号が出
力される。ストローブ信号は、表示制御用CPU91の
割込入力端子であるIRQ2端子に入力される。従っ
て、表示制御用CPU91は、IRQ2端子の割込要求
によって表示制御コマンドデータが送出されたことを知
ることができる。また、表示制御コマンドデータは、表
示制御用CPU91の内蔵入力ポートに入力される。表
示制御プログラムにおける割込制御プログラムでは、入
力ポートに入力された表示制御コマンドデータを取り込
んでそれを記憶する。なお、CRT回路63は、表示制
御コマンドデータおよびストローブ信号を電流増幅する
ものである。
【0029】図9は、表示制御コマンドデータの構成例
を示す説明図である。この例では、表示制御コマンドデ
ータは、9バイトの表示制御データ0〜7および表示制
御データCで構成されている。表示制御データ0〜7の
最上位ビットはヘッダビットであり、表示制御データ0
の最上位ビットは”1”に固定され、表示制御データ1
〜7の最上位ビットは”0”に固定される。従って、表
示制御データ0〜7のそれぞれにおける7ビットが、メ
イン基板31から表示制御基板80への情報伝達用に使
用される。なお、表示制御データCは、表示制御データ
0〜7のチェックサムが設定されるチェックデータであ
る。
【0030】図10は、表示制御コマンドデータの送出
タイミングを示すタイミング図である。表示制御コマン
ドデータを構成する各表示制御データは連続して送出さ
れるが、図10に示すように、表示制御データは2ms
毎に送出される。そして、各表示制御データに同期して
ストローブ信号が出力される。表示制御用CPU91に
は、ストローブ信号の立ち上がりで割込がかかるので、
表示制御用CPU91は、割込処理プログラムによって
各表示制御データを取り込むことができる。図11は、
表示制御コマンドデータの一例を示す説明図である。な
お、ここでは、以下の説明に必要な表示制御コマンドデ
ータのみを示すが、もちろん、実際の遊技機には、さら
に多くの表示制御コマンドデータが存在する。
【0031】次に動作について説明する。図12は、こ
の実施の形態において用いられる図柄の変動種別を示す
説明図である。図13は、この実施の形態におけるはず
れ時の左右中図柄の図柄の変動を示すタイミング図であ
る。図14は、この実施の形態におけるリーチ時の左右
中図柄の図柄の変動を示すタイミング図である。表示制
御用CPU91は、図11に例示されたようなメイン基
板31からの表示制御コマンドデータに従って、VDP
93,94を用いて、図12〜図14に例示された図柄
の変動を制御する。
【0032】図15は、この実施の形態で用いられる各
乱数を示す説明図である。各乱数は、以下のように使用
される。 (1)普通図柄判定用乱数:7セグメントLEDによる
可変表示器10の表示態様による当たり/はずれの決定
用 (2)普通図柄用乱数:可変表示器10のはずれ時の停
止図柄決定用 (3)特別図柄判定用乱数:画像表示部9の表示態様に
よる大当たり/はずれの決定用 (4)特定図柄判定用乱数:大当たり図柄を確変図柄と
するか否かの判定用 (5)特別図柄用乱数1:停止図柄がはずれ並びに決定
された場合であって左図柄を確変図柄としない場合の、
左図柄(非リーチ時)または左右図柄(リーチ時)決定
用 (6)特別図柄用乱数2:停止図柄がはずれ並びに決定
された場合であって左図柄を確変図柄とする場合の、左
図柄(非リーチ時)または左右図柄(リーチ時)決定用 (7)特別図柄用乱数3:停止図柄がはずれ並びに決定
され、かつ、リーチでもないと決定された場合の中図柄
決定用 (8)特別図柄用乱数4:停止図柄がはずれ並びに決定
された場合の、中図柄(リーチ時)または右図柄(非リ
ーチ時)決定用 (9)特別図柄左判定用乱数:停止図柄がはずれ並びに
決定され、かつ、リーチでもないと決定された場合の左
図柄を確変図柄とするか否かの判定用 (10)リーチ判定用乱数:停止図柄がはずれ並びに決
定された場合の、リーチとするか否かの判定用 (11)リーチ用乱数:リーチ態様を決定する なお、遊技効果を高めるために、上記(1)〜(11)
の乱数以外の乱数も用いられている。
【0033】図16は基本回路53における特別図柄処
理のプログラムの一例を示すフローチャートである。図
17は、表示制御用CPU91が実行する表示制御プロ
グラムの主プログラムの一例を示すフローチャートであ
る。図18は、表示制御プログラムにおけるIRQ1割
込処理プログラムを示すフローチャートである。
【0034】基回路53のCPU56は、特別図柄処理
を行う際に、その内部状態に応じて、図16に示すステ
ップS300〜S309のうちのいずれかの処理を行
う。各処理において、以下のような処理が実行される。
【0035】特別図柄変動待ち処理(ステップS30
0):始動入賞口14(この実施の形態では可変入賞球
装置15の入賞口)に打球入賞して始動口センサ17が
オンするのを待つ。 特別図柄判定処理(ステップS301):始動口センサ
17のオンが検出されたら、特別図柄判定用乱数(図1
5参照)の値に応じて大当たりとするかはずれとするか
決定する。 停止図柄設定処理(ステップS302):特定図柄判定
用乱数(図15参照)または特別図柄用乱数1〜4(図
15参照)の値に応じて左右中図柄の停止図柄を決定す
る。
【0036】リーチ動作設定処理(ステップS30
3):リーチ判定用乱数(図15参照)の値に応じてリ
ーチ動作するか否か決定するとともに、リーチ用乱数
(図15参照)の値に応じてリーチ動作の変動態様(こ
の実施の形態では、リーチ1〜4の変動パターンのいず
れか)を決定する。
【0037】全図柄変動開始処理(ステップS30
4):画像表示部9において全図柄が変動開始されるよ
うに制御する。また、画像表示部9に背景やキャラクタ
も表示される場合には、それに応じた表示制御コマンド
データが表示制御基板80に送出されるように制御す
る。 全図柄停止待ち処理(ステップS305):所定時間が
経過すると、画像表示部9において表示される全図柄が
停止されるように制御する。また、全図柄停止のタイミ
ングまで、所定のタイミングで左右図柄が停止されるよ
うに制御するとともに、適宜、画像表示部9において表
示される背景やキャラクタに応じた表示制御コマンドデ
ータが表示制御基板80に送出されるように制御する。
【0038】大当たり表示処理(ステップS306):
停止図柄が大当たり図柄の組み合わせである場合には、
大当たり表示の表示制御コマンドデータが表示制御基板
80に送出されるように制御するとともに内部状態をス
テップS307に移行するように更新する。そうでない
場合には、内部状態をステップS309に移行するよう
に更新する。 大入賞口開放開始処理(ステップS307):大入賞口
を開放する制御を開始する。 大入賞口開放中処理(ステップS308):大入賞口ラ
ウンド表示の表示制御コマンドデータが表示制御基板8
0に送出されるように制御する。 大当たり終了処理(ステップS309):内部フラグ等
を初期状態に戻し、内部状態をステップS300に移行
するように更新する。
【0039】上記の各ステップの処理に応じて、遊技制
御プログラム中の表示制御コマンドデータを送出する処
理を行うモジュールは、対応する表示制御コマンドデー
タを出力ポート571に出力するとともに、ストローブ
信号を出力ポート572に出力する。なお、図11には
「全図柄変動表示」等の代表的な表示制御コマンドデー
タのみが示されているが、その他、リーチ種類を示す表
示制御コマンドデータ、具体的な図柄を指示する表示制
御コマンドデータ等が用意されている。
【0040】表示制御基板80の電源が投入されると、
図5に示されたリセット回路83は、所定時間経過後に
リセット信号をハイレベルにする。リセット信号がハイ
レベルになると、表示制御用CPU91は動作を開始す
る。動作を開始すると、表示制御用CPU91は、図1
7のフローチャートに示すように、まず、初期化処理を
行う。初期化処理において、まず、VDP93,94の
内部レジスタを初期化する処理が行われる(ステップS
401)。
【0041】図19は、この実施の形態で用いられるV
DP93,94の内部レジスタのうち主要なものを示す
説明図である。図19において、メモリライトアドレス
レジスタは、表示制御用CPU91がVRAM86の画
像データを書き込む場合に開始アドレスを設定するレジ
スタである。VRAMデータライトレジスタは、表示制
御用CPU91からVRAM86に転送される画像デー
タが書き込まれるレジスタである。コントロールレジス
タは、VDP93,94の動作モードを設定するための
レジスタである。BGXスクロールレジスタは、背景画
面の水平スクロール値(BGX)が設定されるレジスタ
である。BGYスクロールレジスタは、背景画面の垂直
スクロール値(BGY)が設定されるレジスタである。
水平同期レジスタは、水平同期幅(HSW)および水平
表示スタート位置(HDS)が設定されるレジスタであ
る。水平表示レジスタは、水平表示幅(HDW)および
水平表示エンド位置(HDE)が設定されるレジスタで
ある。垂直同期レジスタは、垂直同期パルス幅(VS
W)および垂直表示スタート位置(VDS)が設定され
るレジスタである。垂直表示レジスタは、垂直表示期間
(VDW)が設定されるレジスタである。そして、垂直
表示エンド位置レジスタは、垂直表示期間終了からVS
YNC(垂直同期信号)の立ち下がりまでの期間が設定
されるレジスタである。
【0042】図20は、各レジスタの設定値に応じて定
義される表示画面とHSYNC(水平同期信号)および
VSYNCとの関係を示す説明図である。すなわち、各
レジスタの設定値に応じて図20に示されたような表示
画面が設定される。
【0043】VDPレジスタ初期化処理では、画像表示
部9において、この遊技機において決められている所定
の位置に画像が表示されるようにVDP93,94の各
内部レジスタに設定値を書き込む処理を行う。また、V
DP93,94の動作モードを設定するために内部レジ
スタに所定値を書き込む。従って、以後、何らかの原因
でVDP93,94の内部レジスタの値が変更されてし
まうと、表示位置がずれたり、全く表示がなされなくな
ってしまったり、VDP93,94が動作しなくなって
しまう等の障害が生ずる。
【0044】VDPレジスタ初期化処理が終了すると表
示制御用CPU91は内蔵しているワークRAMを初期
化する処理を行う(ステップS402)。VDPレジス
タ初期化処理およびワークRAM初期化処理からなる初
期化処理の実行が終了すると、表示制御用CPU91
は、図17のフローチャートに示す処理のうちメインプ
ログラム(ステップS403移行の処理)を実行する。
この実施の形態では、IRQ1割込を基本サイクルとし
てメインプログラムが実行される。IRQ1割込は、図
6に示されるようにVDP93またはVDP94から発
生する。また、この実施の形態では、IRQ1割込は1
/60秒毎に発生する。1/60秒はVSYNCの周期
と同一である。1/60秒を基本サイクルとすることに
よって、VSYNCに同期して表示内容を更新すること
が可能になり、その結果、画面のちらつき等を防止でき
る。
【0045】具体的には、図18に示すIRQ1割込処
理プログラムにおいて割込発生フラグをセットし(ステ
ップS600)、メインプログラムでは、割込発生フラ
グがセットされたら処理が開始される(ステップS40
3)。メインプログラムでは、まず、ウォッチドッグタ
イマ設定処理が行われる(ステップS404)。図5に
示されたリセット回路83は、ウォッチドッグタイマ機
能も有している。すなわち、CLK端子に所定時間以上
全くクロック信号が入力されないと、リセット回路83
は、表示制御用CPU91に対してリセット信号を出力
する。この所定時間は、1/60秒の何倍かの時間に設
定される。表示制御用CPU91は、ウォッチドッグタ
イマ設定処理において所定の出力ポートからリセット回
路83に対してパルス信号を与える。VDP93,94
から正常にIRQ1割込が発生し続け、かつ、表示制御
用CPU91が正常に動作し続ければ、ウォッチドッグ
タイマ設定処理は1/60秒毎に実行されるので、リセ
ット回路83からリセット信号が発生することはない。
【0046】VDP93,94からIRQ1割込が発生
しなくなったり表示制御用CPU91が暴走したりする
とウォッチドッグタイマ設定処理が実行されなくなる。
すると、所定時間経過後、リセット回路83からリセッ
ト信号が出力される。リセット信号によって、表示制御
用CPU91がリセットされるとともに、初期化処理が
実行されるので、表示制御用CPU91およびVDP9
3,94は、正常状態に復旧することができる。
【0047】ウォッチドッグタイマ設定処理の後、表示
制御用CPU91は、表示制御用コマンドデータの解析
を行い(ステップS405)、受信している表示制御用
コマンドデータおよび内部状態に応じて、以下のような
処理を行う。なお、表示制御用コマンドデータは、表示
制御用CPU91においてIRQ2割込処理によって受
信され、所定のRAMエリアに格納されている。
【0048】デモンストレーション画面表示処理(ステ
ップS500):デモンストレーション画面用のキャラ
クタデータをVDP93,94を介してVRAM86に
転送するとともに必要な画像データ(背景画像等)をV
DP93,94を介してVRAM86に転送する。デモ
ンストレーション画面表示処理は、メイン基板31から
の表示制御用コマンドデータであるデモンストレーショ
ン表示コマンド(図11参照)に応じて行われるもので
ある。また、メイン基板31における基本回路53は、
所定時間(例えば30秒)以上全く入賞がなかった場合
にデモンストレーション表示コマンドを出力する。所定
時間以上全く入賞がなかった場合とは、一般に、遊技が
行われていない場合である。
【0049】大当たり表示処理(ステップS501):
大当たり表示画面をVRAM86に描画する。 大当たり図柄表示処理(ステップS502):大当たり
図柄をVRAM86に描画する。 大入賞口開放中処理(ステップS503):大入賞口開
放中演出画面をVRAM86に描画する。また、大入賞
口開放ラウンド数をおよびラウンド数に対応した演出画
面をVRAM86に描画する。さらに、特定領域通過表
示をVRAM86に描画する。
【0050】リーチ開始時処理(ステップS504):
リーチキャラクタデータをVDP93,94を介してV
RAM86に転送するとともに必要な画像データ(背景
画像等)をVDP93,94を介してVRAM86に転
送する。また、図柄表示データをVRAM86に転送す
る。 リーチ処理(ステップS505):図柄表示データをV
DP93,94を介してVRAM86に転送する。 通常時図柄表示画面処理(ステップS506):通常時
の図柄表示データをVDP93,94を介してVRAM
86に転送する。
【0051】全図柄変動表示処理(ステップS50
7):全図柄が変動していく図柄表示データをVRAM
86に転送する。 左図柄停止開始表示処理(ステップS508):最終停
止する左図柄の2図柄手前の図柄をVRAM86に転送
する。その後、所定速度で変動していく左図柄表示デー
タをVRAM86に転送する。 左図柄停止表示処理(ステップS509):左停止図柄
をVRAM86に転送する。 右図柄停止開始表示処理(ステップS510):最終停
止する右図柄の2図柄手前の図柄をVRAM86に転送
する。その後、所定速度で変動していく右図柄表示デー
タをVRAM86に転送する。 右図柄停止表示処理(ステップS511):右停止図柄
をVRAM86に転送する。 中図柄停止開始表示処理(ステップS512):最終停
止する中図柄の2図柄手前の図柄をVRAM86に転送
する。その後、所定速度で変動していく中図柄表示デー
タをVRAM86に転送する。 全図柄停止表示処理(ステップS513):停止図柄を
VRAM86に転送する。
【0052】以上のいずれかの処理を実行すると、表示
制御用CPU91は、IRQ1割込待ちの状態に入る。
なお、図17に示されたステップS500〜S513の
処理は一例であって、遊技機に用意されている遊技演出
のバリエーションに応じてさらに多くの処理が行われる
こともある。例えば、図柄の一時停止処理などが付加さ
れることもある。また、VRAM86に描画された画像
データは、HSYNCおよびVSYNCに同期してVD
P93,94からビデオカラーエンコーダ96に転送さ
れる。ビデオカラーエンコーダ96は、画像データをR
GBビデオ信号に変換してCRT82側に出力する。
【0053】ここで特徴的なことは、ステップS507
の全図柄変動表示処理において、表示制御用CPU91
は、VDP93,94をリセットすることである。具体
的には、VRAM86を初期化する。VRAM86の画
像データはVDP93,94によって読み書きされるの
で、VRAM86を初期化することも、VDP93,9
4をリセットする概念に含まれる。なお、全図柄変動表
示処理は、メイン基板31から全図柄変動表示コマンド
を受けると開始される。表示制御用CPU91は、直前
に表示されていた表示内容を認識している。そこで、表
示制御用CPU91は、VRAM86を初期化する処理
として、直前に表示されていた表示内容と同一の内容の
画像データをVDP93,94を介してVRAM86に
書き込む。静電気ノイズ等によってVRAM86の内容
が変化していると画像表示部9に正規の表示とは異なる
表示がなされている。しかし、上述したようにVRAM
86を初期化するようにすれば、画像表示部9の表示内
容は正規の状態に復旧する。
【0054】頻繁にVRAM86の初期化を行うように
すればより効果は大きい。しかし、VRAM86の全デ
ータを書き換える処理を行っているときには、CRT8
2における表示が一瞬消えたりちらついたりする。従っ
て、頻繁にVRAM86の初期化を行うとCRT82の
ちらつき等が頻繁に生ずることになり、遊技の興趣が損
なわれてしまう。そこで、この実施の形態では、図柄変
動の開始時にVRAM86の全データを書き換える初期
化処理が行われる。
【0055】また、デモンストレーション表示コマンド
の受信に応じて実行されるデモンストレーション画面表
示処理(ステップS500)でも、表示制御用CPU9
1はVDP93,94をリセットする。ここでは、VD
P93,94をリセットする処理として、VRAM86
の初期化とともに、VDP93,94の内蔵レジスタの
初期化も行う。すなわち、表示制御用CPU91は、電
源投入時のVDPレジスタ初期化処理(ステップS40
1)と同様の処理を行う。
【0056】静電気ノイズ等によってVDP93,94
の動作に障害が生ずると、上述したようにIRQ1割込
が生じなくなってウォッチドッグタイマによる復旧がな
されることが期待される。しかし、IRQ1割込は生じ
ているもののVDP93,94に異常が生じていること
もありうる。例えば、内蔵レジスタの設定値が変化して
いるがVDP93,94は動作している場合である。そ
のような場合には、CRT82における表示がおかしく
なっている可能性があるが、IRQ1割込は生じてい
る。従って、そのような場合には、ウォッチドッグタイ
マによる復旧はなされない。
【0057】しかし、この実施の形態のようにデモンス
トレーション画面表示処理においてVDP93,94を
リセットするようにすれば、IRQ1割込は生じている
もののVDP93,94に異常が生じている場合であっ
ても、VDP93,94を正常な状態に復旧させること
ができる。
【0058】なお、この実施の形態では、VDP93,
94をリセットする処理として、図柄変動開始時にVR
AM86の初期化を行い、デモンストレーション画面表
示開始時にVRAM86の初期化およびVDP93,9
4の内蔵レジスタの初期化を行うようにした。図柄の変
動開始時にはなるべく短時間で図柄変動を開始したいか
らである。しかし、遊技の興趣を削がないのであれば、
図柄変動開始時にもVDP93,94の内蔵レジスタの
初期化を行うようにしてもよい。
【0059】また、この実施の形態では、メイン基板3
1からの全図柄変動表示コマンドおよびデモンストレー
ション表示コマンドに応じてVDP93,94のリセッ
トを行うようにしたが、メイン基板31から表示制御基
板80に与えられる表示制御コマンドデータとして、新
たなVDPリセットコマンドを定義してもよい。そし
て、メイン基板31の基本回路53が図柄変動開始時や
デモンストレーション画面表示開始時にVDP初期化コ
マンドを送出するようにすれば、上記の実施の形態の場
合と同様の処理が行われる。また、VDPリセットコマ
ンドを定義した場合には、図柄変動開始時やデモンスト
レーション画面表示開始時以外の任意のタイミングでV
DPのリセット処理を行うことができる。
【0060】なお、上記の実施の形態では、図柄を可変
表示するためのCRT82による画像表示部9を用いた
場合について説明したが、LCDによる可変表示装置を
用いた場合であってもよい。さらに、盤面が全て映像で
構成される映像式のパチンコ遊技機やスロットマシンに
本発明を適用することもできる。
【0061】
【発明の効果】以上のように、本発明によれば、遊技機
を、電源投入時以外の所定時期にビデオディスプレイプ
ロセッサをリセットするように構成したので、静電気ノ
イズ等によって表示制御手段の制御が異常状態に陥って
も容易に正常状態に復旧させることができる。遊技制御
手段からの指令に応じてビデオディスプレイプロセッサ
をリセットするように構成した場合には、所望の任意の
タイミングでビデオディスプレイプロセッサを初期化で
きる効果がある。また、可変表示装置の表示がデモンス
トレーション画面に移行するとき、すなわち遊技が行わ
れていない可能性の高いときにビデオディスプレイプロ
セッサをリセットするように構成した場合には、遊技に
影響を与えない状況においてビデオディスプレイプロセ
ッサをリセットできる効果がある。さらに、ビデオディ
スプレイプロセッサをリセットする際に、その内蔵レジ
スタの値を初期化するように構成した場合には、内蔵レ
ジスタの値が変化したことにもとづく障害から容易に復
旧できる効果がある。
【図面の簡単な説明】
【図1】 パチンコ遊技機を正面からみた正面図であ
る。
【図2】 パチンコ遊技機の内部構造を示す全体背面図
である。
【図3】 パチンコ遊技機の遊技盤を背面からみた背面
図である。
【図4】 遊技制御基板における回路構成の一例を示す
ブロック図である。
【図5】 表示制御基板内の回路とCRTによる画像表
示部の構成を示すブロック図である。
【図6】 CRTコントロール回路の構成の一例を示す
ブロック図である。
【図7】 表示優先度を示す説明図である。
【図8】 メイン基板における表示制御コマンドデータ
送出部分と表示制御基板における表示制御コマンドデー
タ受信部分とを示すブロック図である。
【図9】 表示制御コマンドデータの構成例を示す説明
図である。
【図10】 表示制御コマンドデータの送出タイミング
を示すタイミング図である。
【図11】 表示制御コマンドデータの一例を示す説明
図である。
【図12】 図柄の変動種別を示す説明図である。
【図13】 おけるはずれ時の左右中図柄の図柄の変動
を示すタイミング図である。
【図14】 リーチ時の左右中図柄の図柄の変動を示す
タイミング図である。
【図15】 この実施の形態で用いられる各乱数を示す
説明図である。
【図16】 基本回路における特別図柄処理のプログラ
ムの一例を示すフローチャートである。
【図17】 表示制御用CPUが実行する表示制御プロ
グラムの主プログラムの一例を示すフローチャートであ
る。
【図18】 表示制御プログラムにおけるIRQ1割込
処理プログラムを示すフローチャートである。
【図19】 この実施の形態で用いられるVDPの内部
レジスタのうち主要なものを示す説明図である。
【図20】 VDPの内蔵レジスタの設定値に応じて定
義される表示画面とHSYNCおよびVSYNCとの関
係を示す説明図である。
【符号の説明】
8 可変表示装置 9 画像表示部 31 遊技制御基板(メイン基板) 53 基本回路 80 表示制御基板 81 CRTコントロール回路 83 リセット回路 86 VRAM 91 表示制御用CPU 93,94 ビデオディスプレイプロセッサ(VDP)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 表示状態が変化可能な可変表示装置を含
    み、前記可変表示装置に表示される識別情報の表示結果
    があらかじめ定められた特定の表示態様となった場合に
    所定の遊技価値が付与可能となる遊技機であって、 遊技の進行を制御する遊技制御手段と、 前記遊技制御手段からの指令に応じて前記可変表示装置
    の表示を制御する表示制御手段とを備え、 前記表示制御手段は、画像メモリから前記可変表示装置
    側に画像データを転送する制御を行うビデオディスプレ
    イプロセッサを含み、 前記ビデオディスプレイプロセッサを電源投入時以外の
    所定時期にリセットすることを特徴とする遊技機。
  2. 【請求項2】 遊技制御手段からの指令に応じてビデオ
    ディスプレイプロセッサをリセットする請求項1記載の
    遊技機。
  3. 【請求項3】 可変表示装置の表示がデモンストレーシ
    ョン画面に移行するときにビデオディスプレイプロセッ
    サをリセットする請求項1または請求項2記載の遊技
    機。
  4. 【請求項4】 ビデオディスプレイプロセッサをリセッ
    トする際に、その内蔵レジスタの値を初期化する請求項
    1ないし請求項3記載の遊技機。
JP9279455A 1997-09-26 1997-09-26 遊技機 Withdrawn JPH1199252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9279455A JPH1199252A (ja) 1997-09-26 1997-09-26 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9279455A JPH1199252A (ja) 1997-09-26 1997-09-26 遊技機

Publications (1)

Publication Number Publication Date
JPH1199252A true JPH1199252A (ja) 1999-04-13

Family

ID=17611316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9279455A Withdrawn JPH1199252A (ja) 1997-09-26 1997-09-26 遊技機

Country Status (1)

Country Link
JP (1) JPH1199252A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000237410A (ja) * 1999-02-19 2000-09-05 Sankyo Kk 遊技機
JP2006346121A (ja) * 2005-06-15 2006-12-28 Sankyo Kk 遊技機
JP2007050036A (ja) * 2005-08-15 2007-03-01 Daiman:Kk 遊技機
JP2009233466A (ja) * 2009-07-24 2009-10-15 Sankyo Co Ltd 遊技機
JP2009233467A (ja) * 2009-07-24 2009-10-15 Sankyo Co Ltd 遊技機
JP2015126807A (ja) * 2013-12-27 2015-07-09 株式会社三共 遊技機
JP2015159930A (ja) * 2014-02-27 2015-09-07 株式会社三共 遊技機
JP2016054933A (ja) * 2014-09-09 2016-04-21 株式会社三共 遊技機
JP2017023167A (ja) * 2015-07-15 2017-02-02 株式会社三共 遊技機
JP2020110476A (ja) * 2019-01-16 2020-07-27 株式会社藤商事 遊技機
JP2020110477A (ja) * 2019-01-16 2020-07-27 株式会社藤商事 遊技機
JP2020124331A (ja) * 2019-02-04 2020-08-20 株式会社藤商事 遊技機

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000237410A (ja) * 1999-02-19 2000-09-05 Sankyo Kk 遊技機
JP2006346121A (ja) * 2005-06-15 2006-12-28 Sankyo Kk 遊技機
JP2007050036A (ja) * 2005-08-15 2007-03-01 Daiman:Kk 遊技機
JP2009233466A (ja) * 2009-07-24 2009-10-15 Sankyo Co Ltd 遊技機
JP2009233467A (ja) * 2009-07-24 2009-10-15 Sankyo Co Ltd 遊技機
JP4658212B2 (ja) * 2009-07-24 2011-03-23 株式会社三共 遊技機
JP4658211B2 (ja) * 2009-07-24 2011-03-23 株式会社三共 遊技機
JP2015126807A (ja) * 2013-12-27 2015-07-09 株式会社三共 遊技機
JP2015159930A (ja) * 2014-02-27 2015-09-07 株式会社三共 遊技機
JP2016054933A (ja) * 2014-09-09 2016-04-21 株式会社三共 遊技機
JP2017023167A (ja) * 2015-07-15 2017-02-02 株式会社三共 遊技機
JP2020110476A (ja) * 2019-01-16 2020-07-27 株式会社藤商事 遊技機
JP2020110477A (ja) * 2019-01-16 2020-07-27 株式会社藤商事 遊技機
JP2020124331A (ja) * 2019-02-04 2020-08-20 株式会社藤商事 遊技機

Similar Documents

Publication Publication Date Title
JPH11104312A (ja) 遊技機
JP2896369B1 (ja) 遊技機
JP2896370B1 (ja) 遊技機
JP2000051494A (ja) 遊技機
JPH1199252A (ja) 遊技機
JPH1147408A (ja) 遊技機
JP3330063B2 (ja) 遊技機
JP2000262680A (ja) 遊技機
JP2005224644A (ja) 遊技機
JPH11192365A (ja) 遊技機
JP2000126426A (ja) 遊技機
JP2019201934A (ja) 遊技機
JP2002113196A (ja) 遊技機
JP4754109B2 (ja) 遊技機
JP4187950B2 (ja) 遊技機
JP2000225250A (ja) 遊技機
JPH11216238A (ja) 遊技機
JP2000325633A (ja) パチンコ遊技機
JP2006081938A (ja) 遊技機
JP2020005774A (ja) 遊技機
JP4252261B2 (ja) 遊技機
JP2005185869A (ja) 遊技機
JP4173214B2 (ja) 遊技機
JP2000140262A (ja) 遊技機
JPH11216240A (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040913

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060118

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080425