JP2005185869A

JP2005185869A - 遊技機

Info

Publication number: JP2005185869A
Application number: JP2005092908A
Authority: JP
Inventors: Shohachi Ugawa; 詔八鵜川
Original assignee: Sankyo Co Ltd
Current assignee: Sankyo Co Ltd
Priority date: 2005-03-28
Filing date: 2005-03-28
Publication date: 2005-07-14

Abstract

【課題】電源投入時に、表示制御手段が遊技制御手段からの表示制御コマンドデータを取り損なうおそれがある。
【解決手段】遊技制御基板３１において、初期リセット回路６５は、ＣＰＵ５６へのリセット信号を出力する。表示制御基板８０において、リセット回路８３は、表示制御用ＣＰＵ９１へのリセット信号を出力する。遅延回路６５５は、初期リセット回路６５からのリセット信号を遅延させてＣＰＵ５６に供給する。よって、表示制御用ＣＰＵ９１のパワーオンリセット解除タイミングは、ＣＰＵ５６のパワーオンリセット解除タイミングよりも早くなり、表示制御手段において確実に遊技制御手段からの表示制御コマンドデータを取り込むことができる。
【選択図】図８

Description

本発明は、パチンコ遊技機、コイン遊技機またはスロットマシン等の遊技機に関し、特に、表示状態が変化可能な可変表示装置を含み、可変表示装置における表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値が付与可能となる遊技機に関する。

遊技機として、表示状態が変化可能な可変表示部を有する可変表示装置が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。遊技価値とは、遊技機の遊技領域に設けられた可変表示装置等の特別遊技装置における図柄変動等の特別遊技の結果にもとづいて可変入賞球装置の状態が打玉が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。

可変表示装置には、複数の可変表示部を有するものがあり、通常、複数の可変表示部の表示結果を時期を異ならせて表示するように構成されている。可変表示部には、例えば、図柄等の複数の識別情報が可変表示される。可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当たり」という。

また、「大当たり」の組合せ以外の「はずれ」の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。遊技者は、大当たりをいかにして発生させるかを楽しみつつ遊技を行う。

遊技の趣向を向上させるために、可変表示装置には、識別情報以外に背景画像やキャラクタ画像も表示される。識別情報やキャラクタ画像に関連のある背景画像が表示されることによって、遊技者に対する遊技効果をより高めることができる。また、可変表示部において識別情報の可変表示が行われているときの各段階で種々のキャラクタが種々の表現を行うような表示を行えば、遊技者により高い期待感を持たせることができる。

遊技機における遊技進行はマイクロコンピュータ等による遊技制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、遊技制御手段からの表示制御コマンドデータに従って動作する表示制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、一般に、表示制御用のマイクロコンピュータとマイクロコンピュータからのデータをＶＲＡＭに転送するとともに可変表示装置側にＶＲＡＭのデータを転送するビデオディスプレイプロセッサ（ＶＤＰ）とによって制御されるが、表示制御用のマイクロコンピュータのプログラム容量は大きい。従って、プログラム容量に制限のある遊技制御手段のマイクロコンピュータで可変表示装置に表示される識別情報等を制御することはできず、表示制御用のマイクロコンピュータが用いられる。

なお、本願発明の先行技術として下記のものがある。

特開平８−２９９５５４号公報特開平５−１４３１９６号公報特表平７−５０５２４１号公報特開平１−１２９３１６号公報特開平８−１７９８５７号公報特開平２−１１８８６８号公報実公平７−１０４１７号公報

以上のように、従来の遊技機では、遊技制御手段とは別の表示制御手段によって可変表示装置における表示が制御される。遊技制御手段および表示制御手段がそれぞれマイクロコンピュータで構成される場合には、電源投入時にそれぞれのマイクロコンピュータを初期化するためのリセット回路が設けられる。表示制御手段は遊技制御手段から送信されてくる表示制御コマンドデータを受信するが、双方のリセット回路からのリセット信号の同期がとれていないと、表示制御手段が遊技制御手段から送信されてくる表示制御コマンドデータを取り損なうおそれがある。そこで、共通のリセット信号によって遊技制御手段および表示制御手段のマイクロコンピュータをリセットする方式が提案されている。
しかし、双方のマイクロコンピュータは、リセットが解除されると、それぞれ初期化プログラムを実行する。すると、表示制御手段のマイクロコンピュータの初期化プログラムを実行している時間が遊技制御手段のマイクロコンピュータの初期化プログラムを実行している時間よりも長い場合等には、共通のリセット信号を用いると、表示制御手段における初期化プログラムの実行が完了しないうちに遊技制御手段から表示制御コマンドデータが送出されてしまう可能性がある。そのような場合には、表示制御手段は表示制御コマンドデータを取り損なってしまう。すなわち、共通のリセット信号によって遊技制御手段および表示制御手段のマイクロコンピュータをリセットするようにしても、表示制御手段が遊技制御手段からの表示制御コマンドデータを取り損なう可能性は残る。また、一般に、遊技制御手段と表示制御手段とは別基板上に構成される。従って、共通のリセット信号を用いようとすると、リセット信号を基板間に配線しなければならない。そのような場合には、リセット信号にノイズがのりやすい。リセット信号はマイクロコンピュータをリセットするものであるから、リセット信号にノイズが乗ると遊技進行中にマイクロコンピュータがリセットされてしまって遊技が中断してしまう。

そこで、本発明は、リセット信号にノイズが乗る危険性を防止しつつ、表示制御手段において確実に遊技制御手段からの表示制御コマンドデータを取り込むことができる遊技機を提供することを目的とする。

本発明による遊技機は、表示状態が変化可能な可変表示装置を含み、可変表示装置に表示される識別情報の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御する遊技制御用のマイクロコンピュータと、遊技制御用のマイクロコンピュータからの指令に応じて可変表示装置の表示を制御する表示制御用のマイクロコンピュータとを備え、表示制御用のマイクロコンピュータのパワーオンリセット解除タイミングが、遊技制御用のマイクロコンピュータのパワーオンリセット解除タイミングよりも早くなるように構成されたものである。

遊技機は、例えば、遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路と、初期リセット回路からのリセット信号を遅延させて遊技制御用のマイクロコンピュータに供給する遅延回路とを備える。

また、遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路とを備え、初期リセット回路におけるリセット信号を作成するためのコンデンサの容量を、リセット回路におけるリセット信号を作成するためのコンデンサの容量よりも大きくしてもよい。

遊技制御用のマイクロコンピュータがパワーオンリセット解除時にセキュリティチェックプログラム等の所定プログラムを実行する場合には、遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路とを備えた構成とし、初期リセット回路とリセット回路とを同一構成にしてもよい。

以上のように、本発明によれば、遊技機を、表示制御用のマイクロコンピュータのパワーオンリセット解除タイミングが、遊技制御用のマイクロコンピュータのパワーオンリセット解除タイミングよりも早くなるように構成したので、表示制御手段において確実に遊技制御手段からの表示制御コマンドデータを取り込むことができる効果がある。

遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路と、初期リセット回路からのリセット信号を遅延させて遊技制御用のマイクロコンピュータに供給する遅延回路とを備えた構成とした場合には、初期リセット回路とリセット回路とを同一構成にできる。

また、初期リセット回路におけるリセット信号を作成するためのコンデンサの容量をリセット回路におけるリセット信号を作成するためのコンデンサの容量よりも大きくした場合には、回路構成が簡略化される効果がある。

遊技制御用のマイクロコンピュータがパワーオンリセット解除時にセキュリティチェックプログラム等の所定プログラムを実行する場合には、初期リセット回路とリセット回路とを同一構成にすることができるとともに、回路構成がさらに簡略化される効果がある。

以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロットマシン等であってもよい。

図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。

遊技領域７の中央付近には、複数種類の図柄を可変表示するための画像表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。画像表示部９には、「左」、「中」、「右」の３つの図柄表示エリア９ａ，９ｂ，９ｃがあり、これらの図柄表示エリア９ａ，９ｂ，９ｃは各可変表示部を構成する。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートセンサ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口センサ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。可変入賞球装置１５の下部には、特定遊技状態（大当たり状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントセンサ２２で検出され、他方に入った入賞球はカウントセンサ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、画像表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。

遊技盤６には、複数の入賞口１９，２４が設けられている。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ランプ・ＬＥＤ２８が設けられている。そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する玉切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット５０も示されている。

打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートセンサ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口センサ１７で検出されると、画像表示部９内の図柄が回転を始める。画像表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当たり図柄の組み合わせであると、大当たり遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントセンサ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。この継続権の発生は、所定回数（例えば１６回）許容される。

停止時の画像表示部９内の画像の組み合わせが確率変動を伴う大当たり図柄の組み合わせであって、可変表示器１０の示す図柄が所定の図柄である場合には、その後、可変入賞球装置１５が高い頻度で開状態となるとともに、次に大当たりとなる確率が高くなる。すなわち、遊技者にとってさらに有利な状態となる。

次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。

機構板３６には、中継基板３０を介して画像表示装置９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う払出制御用マイクロコンピュータ等が搭載された賞球基板３７が設置されている。さらに、機構板３６には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、スピーカ２７および遊技効果ランプ・ＬＥＤ２８に信号を送るための電飾基板３５が設置されている。

また、遊技盤６の裏面には、図３に示すように、各入賞口および入賞球装置に入賞した入賞玉を所定の入賞経路に沿って導く入賞玉集合カバー４０が設けられている。入賞玉集合カバー４０に導かれる入賞玉のうち、開閉板２０を経て入賞したものは、玉払出装置９７が相対的に多い景品玉数（例えば１５個）を払い出すように制御される。始動入賞口１４を経て入賞したものは、玉払出装置（図３において図示せず）が相対的に少ない景品玉数（例えば６個）を払い出すように制御される。そして、その他の入賞口２４および入賞球装置を経て入賞したものは、玉払出装置が相対的に中程度の景品玉数（例えば１０個）を払い出すように制御される。
このような制御を行うために、始動口センサ１７、Ｖカウントセンサ２２およびカウントセンサ２３からの信号が、遊技制御基板３１に送られる。遊技制御基板３１に各センサからの信号が送られると、遊技制御基板３１から賞球基板３７に後述する賞球個数信号が送られる。

図４は、遊技制御基板（メイン基板）３１における回路構成の一例を示すブロック図である。なお、図４には、賞球基板３７、電飾基板３５および表示制御基板（サブ基板）８０も示されている。メイン基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートセンサ１２、始動口センサ１７、Ｖカウントセンサ２２およびカウントセンサ２３からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、７セグメントＬＥＤによる可変表示器１０を駆動するとともに装飾ランプ２５を点滅させるランプ・ＬＥＤ回路６０と、賞球基板３７に基本回路５３からの賞球個数信号を送信するとともに賞球基板３７からの入賞データ信号を基本回路５３に入力する賞球基板入出力回路６１とが設けられている。入賞があったことは入賞玉検出器９９で検出されるが、その場合に、賞球基板３７は、入賞データ信号を出力する。基本回路５３は、賞球基板３７からの入賞データ信号に応じて、賞球基板３７に賞球個数信号を与える。例えば、基本回路５３は、始動口センサ１７のオンに対応した入賞データ信号の入力があると、賞球個数信号に「６」を出力し、カウントセンサ２３またはＶカウントセンサ２２のオンに対応した入賞データ信号の入力があると、賞球個数信号に「１５」を出力する。そして、それらのセンサがオンしない場合に入賞データ信号の入力があると、賞球個数信号に「１０」を出力する。

また、メイン基板３１には、電飾基板３５に基本回路５３からのコマンドを送信する電飾基板コマンド出力回路６２と、サブ基板８０に基本回路５３からのコマンドやストローブ信号を与える表示装置回路６３と、基本回路５３から与えられるデータに従って、大当たりの発生を示す大当たり情報、画像表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４と、基本回路５３からの制御信号に応じて効果音等の音声信号を出力する音声合成回路７１と、音声合成回路７１からの音声信号を増幅して図１に示されているスピーカ２７に与える音量増幅回路７２とが設けられている。

基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。なお、ＲＡＭ５５はＣＰＵ５６に内蔵されている場合もある。

さらに、メイン基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、定期的（例えば、２ｍｓ毎）に基本回路５３にリセットパルスを与えてゲーム制御用のプログラムを先頭から再度実行させるための定期リセット回路６６と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。

図５は、サブ基板８０内の回路とＣＲＴ８２による画像表示部９の構成を示すブロック図である。サブ基板８０には、ＣＲＴコントロール回路８１をリセットするためのリセット回路８３、ＣＲＴコントロール回路８１にクロック信号を与える発振回路８４と、ＣＲＴコントロール回路８１が生成した画像データを記憶するＶＲＡＭ８６とが含まれている。
なお、使用頻度の高い画像データを記憶するキャラクタＲＯＭを備えていてもよい。使用頻度の高い画像データとは、例えば、ＣＲＴ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。

ＣＲＴコントロール回路８１は、メイン基板３１の表示装置回路６３からストローブ信号が入力されると表示装置回路６３からの表示制御コマンドデータを入力し、そのコマンドデータが示す状態を認識する。ＣＲＴコントロール回路８１は、表示制御コマンドデータの状態に従ってＣＲＴ８２に表示するための画像データを生成する。そして、画像データをＶＲＡＭ８６に記憶する。ＶＲＡＭ８６に記憶された画像データは、ＲＧＢ色信号とＳＹＮＣ信号とからなるビデオ信号としてＣＲＴ８２に送出され、ＣＲＴ８２において画像が表示される。

図６は、ＣＲＴコントロール回路８１の構成の一例を示すブロック図である。ＣＲＴコントロール回路８１には、表示制御用ＣＰＵ９１、表示制御用プログラムが記憶された制御データＲＯＭ９２、ビデオディスプレイプロセッサ９３，９４およびビデオカラーエンコーダ９５が含まれる。表示制御用ＣＰＵ９１は、制御データＲＯＭ９２の表示制御用プログラムに従って表示装置回路６３からの表示制御コマンドデータを解析する。そして、表示制御用ＣＰＵ９１は、表示制御用コマンドデータにもとづいて画像データを作成しビデオコントローラ９３，９４を介してＶＲＡＭ８６に画像データを転送する。ＲＡＭ８６に格納された画像データは、カラービデオエンコーダ９５からの同期信号に同期して、ビデオコントローラ９３，９４からカラービデオエンコーダ９５に転送される。カラービデオエンコーダ９５は、画像データをビデオ信号に変換してＣＲＴ８２に送出する。なお、図４には示されていないが、サブ基板８０とＣＲＴ８２との間には、ビデオ信号にもとづいてＣＲＴ８２を駆動するためのＣＲＴ駆動回路を有するＣＲＴ基板が設けられている。
なお、この遊技機では２つのＶＤＰ９３，９４が設けられているので、図柄、背景およびキャラクタ情報を容易に重畳表示できる。

図７は、表示制御コマンドデータの送出タイミングを示すタイミング図である。表示制御コマンドデータを構成する各表示制御データは連続して送出されるが、図７に示すように、表示制御データは２ｍｓ毎に送出される。そして、各表示制御データに同期してストローブ信号が出力される。表示制御用ＣＰＵ９１には、ストローブ信号の立ち上がりで割込がかかるので、表示制御用ＣＰＵ９１は、割込処理プログラムによって各表示制御データを取り込むことができる。

図８は、メイン基板３１およびサブ基板８０における初期リセット回路６５およびリセット回路８３の周辺を示す回路図である。この実施の形態では、初期リセット回路６５およびリセット回路８３において、同一のリセットＩＣ６５１，８３１が用いられる。リセットＩＣ６５１，８３１は、所定端子の入力電位が所定値（例えば３Ｖ）を越えると、ＲＥＳＥＴ￣端子の出力レベルをローレベルからハイレベルに変化させる。そこで、初期リセット回路６５におけるリセットＩＣ６５１の所定端子に、電源にプルアップされた抵抗６５２とコンデンサ６５３とが接続される。コンデンサ６５３の他端は接地される。また、リセット回路８３におけるリセットＩＣ８３１の所定端子に、電源にプルアップされた抵抗８３２とコンデンサ８３３とが接続される。コンデンサ６５３の他端は接地される。なお、抵抗６５２の抵抗値と抵抗８３２の抵抗値とは等しく、例えば４７０ｋΩのものが用いられる。また、コンデンサ６５３の容量とコンデンサ８３３の容量とは等しく、例えば１０００ｐＦのものが用いられる。従って、遊技機に電源が投入されると、初期リセット回路６５におけるリセットＩＣ６５１のＲＥＳＥＴ￣端子の出力レベルと、リセット回路８３におけるリセットＩＣ８３１のＲＥＳＥＴ￣端子の出力レベルとは、ほぼ同時にハイレベルに変化する。

メイン基板３１における初期リセット回路６５とＣＰＵ５６との間には遅延回路６５５が設けられている。遅延回路６５５は、リセットＩＣ６５１のＲＥＳＥＴ￣端子の出力を遅延させてＣＰＵ５６のリセット入力端子（ＲＳＴ￣端子）に供給する。

図８には、表示制御コマンドデータを送出する出力ポート５７１およびその他の出力ポート５７２〜５７５も示されている。なお、出力ポート５７１〜５７５は、図４に示されたＩ／Ｏポート部５７の一部である。出力ポート５７１〜５７５はリセット入力端子（ＲＳＴ￣端子）を有し、リセット入力端子には、遅延回路６５５の出力が２つのシュミットトリガ反転回路（以下、単に反転回路という。）６５６，６５７でさらに遅延された信号が供給される。

図８に示すように、表示制御コマンドデータは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート５７１から出力される。また、出力ポート５７１からの出力に同期して出力ポート５７２からストローブ信号が出力される。ストローブ信号は、表示制御用ＣＰＵ９１の割込入力端子であるＩＲＱ２端子に入力される。従って、表示制御用ＣＰＵ９１は、ＩＲＱ２端子の割込要求によって表示制御コマンドデータが送出されたことを知ることができる。また、表示制御コマンドデータは、表示制御用ＣＰＵ９１の内蔵入力ポートに入力される。表示制御プログラムにおける割込制御プログラムでは、入力ポートに入力された表示制御コマンドデータを取り込んでそれを記憶する。
なお、表示装置回路６３は、表示制御コマンドデータおよびストローブ信号を電流増幅するものである。
また、図９は、図８に示された回路における主要部の信号例を示すタイミング図である。

次に動作について説明する。
パチンコ遊技機１に電源が投入されると、メイン基板３１の初期リセット回路６５において、抵抗６５２を介してコンデンサ６５３が充電されていく。従って、コンデンサ６５３の電位が上昇していく。コンデンサ６５３の電位が所定値を越えると、図９に示すように、リセットＩＣ６５１は、ＲＥＳＥＴ￣端子の出力レベルをローレベルからハイレベルに変化させる（タイミングＡの時点）。遅延回路６５５は、リセットＩＣ６５１のＲＥＳＥＴ￣端子の出力を遅延させてＣＰＵ５６にリセット信号として供給する。従って、ＣＰＵ５６には、図９に示すように、電源投入後タイミングＡよりも遅れたタイミングＢの時点までローレベルのリセット信号が与えられ、タイミングＢの時点でリセット信号はハイレベルに立ち上がる。すなわち、タイミングＢの時点でＣＰＵ５６のリセットは解除される。
なお、遅延回路６５５における遅延量は、例えば、表示制御用ＣＰＵ９１の初期化プログラムの実行が完了しないうちに遊技制御手段から表示制御コマンドデータが送出されないような量に設定される。

パチンコ遊技機１に電源が投入されると、サブ基板８０では、抵抗８３２を介してコンデンサ８３３が充電されていく。従って、コンデンサ８３３の電位が上昇していく。リセットＩＣ８３１はリセットＩＣ６５１と同一のものであって、抵抗８３２の抵抗値は抵抗６５２の抵抗値と等しく、コンデンサ８３３の容量はコンデンサ６５３の容量と等しいので、リセット回路８３は、ほぼタイミングＡの時点でＲＥＳＥＴ￣端子の出力レベルをローレベルからハイレベルに変化させる。サブ基板８０では、ＲＥＳＥＴ￣端子は直接表示制御用ＣＰＵ９１のリセット入力端子に接続されているので、図９に示すように、表示制御用ＣＰＵ９１は、タイミングＡの時点でリセット解除される。

なお、メイン基板３１における出力ポート５７１〜５７５のリセット入力端子に入力される信号は、反転回路６５６，６５７によって、図９に示すようにタイミングＢからやや遅れたタイミングＣの時点までローレベル（リセット状態）になっている。よって、ＣＰＵ５６のリセットが解除される前に出力ポート５７１〜５７５から不正データが出力されることはない。

ＣＰＵ５６のリセットが解除されると、ＣＰＵ５６は図１０のフローチャートに示すような処理を実行する。
上述したように、この処理は、定期リセット回路６６が発するリセットパルスによって、例えば２ｍｓ毎に起動される。ＣＰＵ５６が起動されると、まず、スタックポインタの指定アドレスをセットするためのスタックセット処理を行う（ステップＳ１）。次いで、初期化処理を行う（ステップＳ２）。初期化処理では、ＣＰＵ５６は、ＲＡＭ５５にエラーが含まれているか判定し、エラーが含まれている場合には、ＲＡＭ５５を初期化するなどの処理を行う。そして、サブ基板８０に送出される表示制御コマンドコードをＲＡＭ５５の所定の領域に設定する処理を行った後に（ステップＳ３）、出力ポート５７１を介してコマンドコードを出力する処理を行う（ステップＳ４）。
なお、ステップＳ１およびＳ２の処理は、上述した初期リセットが解除された後に１回だけ実行される。

次いで、出力ポートおよび電飾基板コマンド出力回路６２を介して、電飾基板３５にＬＥＤ点灯制御用の所定のコマンドを送信するための処理を行うとともに、出力ポートおよび情報出力回路６４を介して、ホール管理用コンピュータに大当たり情報、始動情報、確率変動情報などのデータを送信するための処理を行う（データ出力処理：ステップＳ５）。また、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ６）。

次に、各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ７）。ステップＳ７では、ＣＰＵ５６は、大当たりとするか否か決定するための大当たり判定用乱数および大当たり時の図柄の組合せを決定するための特定図柄判定用乱数のカウントアップ（１加算）を行う。すなわち、それらが判定用乱数である。

次に、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ８）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
なお、特別図柄プロセス処理において、ＣＰＵ５６は、出力ポートおよびソレノイド回路５９を介してソレノイド１６，２１に所定のタイミングで制御信号を出力し、出力ポートを介して音声合成回路７１に制御信号を与える。

また、ＣＰＵ５６は、普通図柄プロセス処理を行う（ステップＳ９）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。さらに、ＣＰＵ５６は、スイッチ回路５８および入力ポートを介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３、Ｖカウントセンサ２２の状態を入力し、各入賞口や入賞球装置に対する入賞があったか否か判定する（ステップＳ１０）。

ＣＰＵ５６は、さらに、表示用乱数を更新する処理を行う（ステップＳ１１）。すなわち、はずれ図柄決定用の乱数やリーチとするか否か決定するためのリーチ判定用の乱数等のカウントアップ（１加算）を行う。

また、ＣＰＵ５６は、賞球基板３７との間の信号処理を行う（ステップＳ１２）。入賞があったことは入賞玉検出器９９で検出されるが、その場合に、賞球基板３７は、入賞データ信号を出力する。ＣＰＵ５６は、入力ポートを介して入賞データ信号を入力すると、ステップＳ１０で確認した各センサのＯＮ／ＯＦＦ状態に応じた賞球個数を決定し、決定結果を賞球個数信号として、出力ポートおよび賞球基板入出力回路６１を介して賞球基板３７に出力する。賞球基板３７に搭載されている払出制御用マイクロコンピュータは、賞球個数信号に応じて玉払出装置９７を駆動する。

その後、ＣＰＵ５６は、次に定期リセット回路６６からリセットパルスが与えられるまで、ステップＳ１３の表示用乱数更新処理を繰り返す。すなわち、各乱数の値の１加算を行う。

そして、上記の各ステップの処理に応じて、遊技制御プログラム中の表示制御コマンドデータを送出する処理を行うモジュールは、対応する表示制御コマンドデータを出力ポート５７１に出力するとともに、ストローブ信号を出力ポート５７２に出力する。

サブ基板８０において、表示制御用ＣＰＵ９１のリセットが解除されると、表示制御用ＣＰＵ９１は動作を開始する。動作を開始すると、表示制御用ＣＰＵ９１は、図１１のフローチャートに示すように、まず、初期化処理を行う。初期化処理において、まず、ＶＤＰ９３，９４の内部レジスタを初期化する処理が行われる（ステップＳ４０１）。

ＶＤＰレジスタ初期化処理では、画像表示部９において、この遊技機において決められている所定の位置に画像が表示されるようにＶＤＰ９３，９４の各内部レジスタに設定値を書き込む処理を行う。また、ＶＤＰ９３，９４の動作モードを設定するために内部レジスタに所定値を書き込む。

ＶＤＰレジスタ初期化処理が終了すると表示制御用ＣＰＵ９１は内蔵しているワークＲＡＭを初期化する処理を行う（ステップＳ４０２）。ＶＤＰレジスタ初期化処理およびワークＲＡＭ初期化処理からなる初期化処理の実行が終了すると、表示制御用ＣＰＵ９１は、図１１のフローチャートに示す処理のうちメインプログラム（ステップＳ４０３移行の処理）を実行する。この実施の形態では、ＩＲＱ１割込を基本サイクルとしてメインプログラムが実行される。ＩＲＱ１割込は、図８に示されるようにＶＤＰ９３またはＶＤＰ９４から発生する。また、この実施の形態では、ＩＲＱ１割込は１／６０秒毎に発生する。１／６０秒はＶＳＹＮＣの周期と同一である。１／６０秒を基本サイクルとすることによって、ＶＳＹＮＣに同期して表示内容を更新することが可能になり、その結果、画面のちらつきとを防止できる。

具体的には、ＩＲＱ１割込処理プログラムにおいて割込発生フラグをセットし、メインプログラムでは、割込発生フラグがセットされたら処理が開始される（ステップＳ４０３）。
メインプログラムでは、まず、ウォッチドッグタイマ設定処理が行われる（ステップＳ４０４）。図８に示されたリセット回路８３は、ウォッチドッグタイマ機能も有している。すなわち、ＣＬＫ端子に所定時間以上全くクロック信号が入力されないと、リセット回路８３は、表示制御用ＣＰＵ９１に対してリセット信号を出力する。この所定時間は、１／６０秒の何倍かの時間に設定される。表示制御用ＣＰＵ９１は、ウォッチドッグタイマ設定処理において所定の出力ポートからリセット回路８３に対してパルス信号を与える。ＶＤＰ９３，９４から正常にＩＲＱ１割込が発生し続け、かつ、表示制御用ＣＰＵ９１が正常に動作し続ければ、ウォッチドッグタイマ設定処理は１／６０秒毎に実行されるので、リセット回路８３からリセット信号が発生することはない。

ＶＤＰ９３，９４からＩＲＱ１割込が発生しなくなったり表示制御用ＣＰＵ９１が暴走したりするとウォッチドッグタイマ設定処理が実行されなくなる。すると、所定時間経過後、リセット回路８３からリセット信号が出力される。リセット信号によって、表示制御用ＣＰＵ９１がリセットされるとともに、初期化処理が実行されるので、表示制御用ＣＰＵ９１およびＶＤＰ９３，９４は、正常状態に復旧することができる。

ウォッチドッグタイマ設定処理の後、表示制御用ＣＰＵ９１は、表示制御用コマンドデータの解析を行い（ステップＳ４０５）、受信している表示制御用コマンドデータおよび内部状態に応じて、以下のような処理を行う。
なお、表示制御用コマンドデータは、表示制御用ＣＰＵ９１においてＩＲＱ２割込処理によって受信され、所定のＲＡＭエリアに格納されている。

デモンストレーション画面表示処理（ステップＳ５００）：デモンストレーション画面用のキャラクタデータをＶＤＰ９３，９４を介してＶＲＡＭ８６に転送するとともに必要な画像データ（背景画像等）をＶＤＰ９３，９４を介してＶＲＡＭ８６に転送する。デモンストレーション画面表示処理は、メイン基板３１からの表示制御用コマンドデータであるデモンストレーション表示コマンドに応じて行われるものである。また、メイン基板３１における基本回路５３は、所定時間（例えば３０秒）以上全く入賞がなかった場合にデモンストレーション表示コマンドを出力する。所定時間以上全く入賞がなかった場合とは、一般に、遊技が行われていない場合である。

大当たり表示処理（ステップＳ５０１）：大当たり表示画面をＶＲＡＭ８６に描画する。
大当たり図柄表示処理（ステップＳ５０２）：大当たり図柄をＶＲＡＭ８６に描画する。
大入賞口開放中処理（ステップＳ５０３）：大入賞口開放中演出画面をＶＲＡＭ８６に描画する。また、大入賞口開放ラウンド数をおよびラウンド数に対応した演出画面をＶＲＡＭ８６に描画する。さらに、特定領域通過表示をＶＲＡＭ８６に描画する。

リーチ開始時処理（ステップＳ５０４）：リーチキャラクタデータをＶＤＰ９３，９４を介してＶＲＡＭ８６に転送するとともに必要な画像データ（背景画像等）をＶＤＰ９３，９４を介してＶＲＡＭ８６に転送する。また、図柄表示データをＶＲＡＭ８６に転送する。
リーチ処理（ステップＳ５０５）：図柄表示データをＶＤＰ９３，９４を介してＶＲＡＭ８６に転送する。
通常時図柄表示画面処理（ステップＳ５０６）：通常時の図柄表示データをＶＤＰ９３，９４を介してＶＲＡＭ８６に転送する。

全図柄変動表示処理（ステップＳ５０７）：全図柄が変動していく図柄表示データをＶＲＡＭ８６に転送する。
左図柄停止開始表示処理（ステップＳ５０８）：最終停止する左図柄の２図柄手前の図柄をＶＲＡＭ８６に転送する。その後、所定速度で変動していく左図柄表示データをＶＲＡＭ８６に転送する。
左図柄停止表示処理（ステップＳ５０９）：左停止図柄をＶＲＡＭ８６に転送する。
右図柄停止開始表示処理（ステップＳ５１０）：最終停止する右図柄の２図柄手前の図柄をＶＲＡＭ８６に転送する。その後、所定速度で変動していく右図柄表示データをＶＲＡＭ８６に転送する。
右図柄停止表示処理（ステップＳ５１１）：右停止図柄をＶＲＡＭ８６に転送する。
中図柄停止開始表示処理（ステップＳ５１２）：最終停止する中図柄の２図柄手前の図柄をＶＲＡＭ８６に転送する。その後、所定速度で変動していく中図柄表示データをＶＲＡＭ８６に転送する。
全図柄停止表示処理（ステップＳ５１３）：停止図柄をＶＲＡＭ８６に転送する。

以上のいずれかの処理を実行すると、表示制御用ＣＰＵ９１は、ＩＲＱ１割込待ちの状態に入る。なお、図１１に示されたステップＳ５００〜Ｓ５１３の処理は一例であって、遊技機に用意されている遊技演出のバリエーションに応じてさらに多くの処理が行われることもある。例えば、図柄の一時停止処理などが付加されることもある。
また、ＶＲＡＭ８６に描画された画像データは、ＨＳＹＮＣおよびＶＳＹＮＣに同期してＶＤＰ９３，９４からビデオカラーエンコーダ９６に転送される。ビデオカラーエンコーダ９６は、画像データをＲＧＢビデオ信号に変換してＣＲＴ８２側に出力する。

この実施の形態では、遅延回路６５５を設けることによって、パチンコ遊技機１に電源が投入されたときに、表示制御手段を構成する表示制御用ＣＰＵ９１のリセット解除のタイミングを、遊技制御手段を構成するＣＰＵ５６のリセット解除のタイミングよりも早くなるようにしたので、表示制御手段における初期化プログラムの実行が完了しないうちに遊技制御手段から表示制御コマンドデータが送出されて表示制御手段が表示制御コマンドデータを取り損なうという事態は生じない。

図１２はこの発明による遊技機におけるメイン基板３１およびサブ基板８０における初期リセット回路６５およびリセット回路８３の他の実施の形態を示す回路図である。この実施の形態では遅延回路６５５は設けられていない。また、初期リセット回路６５の出力は、直接ＣＰＵ５６のリセット入力端子に接続される。しかし、メイン基板３１の初期リセット回路６５におけるコンデンサ６５４の容量は、サブ基板８０のリセット回路におけるコンデンサ８３３の容量よりも大きい。パチンコ遊技機１に電源が投入されると、コンデンサ６５４，８３３の充電が開始されるが、コンデンサ６５４の電位の上昇の程度は、コンデンサ８３３の電位の上昇の程度よりも小さい。従って、コンデンサ８３３の電位の方が早く所定値に達する。すると、図１３に示すように、リセット回路８３のＲＥＳＥＴ￣端子の出力、すなわち表示制御用ＣＰＵ９１に与えられるリセット信号の方が早く立ち上がる。よって、表示制御用ＣＰＵ９１は、メイン基板３１のＣＰＵ５６よりも早くリセット解除される。

なお、この実施の形態でも、メイン基板３１における出力ポート５７１〜５７５のリセット入力端子は、図１３に示すようにタイミングＢからやや遅れたタイミングＣの時点までローレベル（リセット状態）になっている。よって、ＣＰＵ５６のリセットが解除される前に出力ポート５７１〜５７５から不正データが出力されることはない。

以上のように、この実施の形態でも、遊技機に電源が投入されたときに、表示制御手段を構成する表示制御用ＣＰＵ９１のリセット解除のタイミングを、遊技制御手段を構成するＣＰＵ５６のリセット解除のタイミングよりも早くなるようにしたので、表示制御手段における初期化プログラムの実行が完了しないうちに遊技制御手段から表示制御コマンドデータが送出されて表示制御手段が表示制御コマンドデータを取り損なうという事態は生じない。また、この実施の形態では、遅延回路６５５を用いる必要はないので、回路構成が簡略化される。

メイン基板３１のＣＰＵ５６は、リセット解除後に、遊技制御プログラムに先立って所定のセキュリティチェックプログラムを実行するように構成されることもある。セキュリティチェックプログラムの実行にある程度の時間がかかるのであれば、その時間を利用してサブ基板８０の表示制御用ＣＰＵ９１のリセット解除を早くすることができる。図１４は、そのような考え方にもとづくさらに他の実施の形態を示す回路図である。

この場合にも、遅延回路６５５は設けられず、また、初期リセット回路６５の出力は直接ＣＰＵ５６のリセット入力端子に接続される。そして、メイン基板３１におけるコンデンサ６５３の容量は、サブ基板８０におけるコンデンサ８３３の容量と同じでよい。従って、図１５に示すように、メイン基板３１のＣＰＵ５６とサブ基板８０の表示制御用ＣＰＵ９１とは、ほぼ同時にリセット解除される（タイミングＡの時点）。ＣＰＵ５６は、リセット解除されると、まず、セキュリティチェックプログラムを実行する。セキュリティチェックプログラムが実行されている間、表示制御コマンドデータがＣＰＵ５６から出力されることはない。セキュリティチェックプログラムの実行に十分な時間がかかるのであれば、その間に、表示制御用ＣＰＵ９１は、初期化プログラムの実行を終えている。よって、表示制御コマンドを待っている状態になる。

この実施の形態では、図１５に示すように、セキュリティチェックプログラムの実行完了時が実質的なＣＰＵ５６のリセット解除タイミングとなっている。従って、この実施の形態でも、遊技機の電源投入後、表示制御手段を構成する表示制御用ＣＰＵ９１のリセット解除のタイミングは、遊技制御手段を構成するＣＰＵ５６のリセット解除のタイミングよりも実質的に早くなっている。よって、表示制御手段における初期化プログラムの実行が完了しないうちに遊技制御手段から表示制御コマンドデータが送出されて表示制御手段が表示制御コマンドデータを取り損なうという事態は生じない。

なお、この実施の形態では、図１５に示すように、同一のリセットＩＣ６５１，８３１を用い、抵抗６５２，８３２の抵抗値を同一にし、コンデンサ６５３，８３３の容量を同一にして、ほぼ同一タイミングで双方のリセット信号が立ち上がるように構成したが、ＣＰＵ５６がセキュリティチェックプログラムを実行する場合であっても、先の実施の形態で示したように、サブ基板８０における実際のリセット信号の立ち上がりタイミングの方を早くしておいてもよい。

また、上記の各実施の形態では、図柄を可変表示するためのＣＲＴ８２による画像表示部９を用いた場合について説明したが、ＬＣＤによる可変表示装置を用いた場合であってもよい。さらに、盤面が全て映像で構成される映像式のパチンコ遊技機やスロットマシンに本発明を適用することもできる。

本発明は、パチンコ遊技機、コイン遊技機またはスロットマシン等の遊技機に適用可能である。

パチンコ遊技機を正面からみた正面図である。パチンコ遊技機の内部構造を示す全体背面図である。パチンコ遊技機の遊技盤を背面からみた背面図である。遊技制御基板における回路構成の一例を示すブロック図である。サブ基板内の回路とＣＲＴによる画像表示部の構成を示すブロック図である。ＣＲＴコントロール回路の構成の一例を示すブロック図である。表示制御コマンドデータの送出タイミングを示すタイミング図である。メイン基板およびサブ基板における初期リセット回路およびリセット回路の周辺を示す回路図である。図８に示された回路における主要部の信号例を示すタイミング図である。メイン基板におけるＣＰＵの動作を示すフローチャートである。サブ基板における表示制御用ＣＰＵの動作を示すフローチャートである。メイン基板およびサブ基板における初期リセット回路およびリセット回路の周辺の他の実施の形態を示す回路図である。図１２に示された回路における主要部の信号例を示すタイミング図である。メイン基板およびサブ基板における初期リセット回路およびリセット回路の周辺のさらに他の実施の形態を示す回路図である。図１４に示された回路における主要部の信号例を示すタイミング図である。

符号の説明

８可変表示装置
９画像表示部
３１遊技制御基板（メイン基板）
５３基本回路
５６ＣＰＵ
６５初期リセット回路
８０表示制御基板（サブ基板）
８３リセット回路
９１表示制御用ＣＰＵ
６５１，８３１リセットＩＣ
６５２，８３２抵抗
６５３，６５４，８３３コンデンサ
６５５遅延回路

Claims

表示状態が変化可能な可変表示装置を含み、前記可変表示装置に表示される識別情報の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値が付与可能となる遊技機であって、
遊技の進行を制御する遊技制御用のマイクロコンピュータと、
前記遊技制御用のマイクロコンピュータからの指令に応じて前記可変表示装置の表示を制御する表示制御用のマイクロコンピュータと
を備え、
前記表示制御用のマイクロコンピュータのパワーオンリセット解除タイミングは、前記遊技制御用のマイクロコンピュータのパワーオンリセット解除タイミングよりも早い
ことを特徴とする遊技機。
遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、
表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路と、
前記初期リセット回路からのリセット信号を遅延させて前記遊技制御用のマイクロコンピュータに供給する遅延回路と
を備えた請求項１記載の遊技機。
遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、
表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路と
を備え、
前記初期リセット回路におけるリセット信号を作成するためのコンデンサの容量は、前記リセット回路におけるリセット信号を作成するためのコンデンサの容量よりも大きい
請求項１記載の遊技機。
遊技制御用のマイクロコンピュータは、パワーオンリセット解除時に所定のプログラムを実行するものであって、
前記遊技制御用のマイクロコンピュータへのリセット信号を出力する初期リセット回路と、
表示制御用のマイクロコンピュータへのリセット信号を出力するリセット回路と
を備え、
前記初期リセット回路と前記リセット回路とは同一構成である
請求項１記載の遊技機。