JP2000003941A - フレキシブル回路基板 - Google Patents
フレキシブル回路基板Info
- Publication number
- JP2000003941A JP2000003941A JP10168984A JP16898498A JP2000003941A JP 2000003941 A JP2000003941 A JP 2000003941A JP 10168984 A JP10168984 A JP 10168984A JP 16898498 A JP16898498 A JP 16898498A JP 2000003941 A JP2000003941 A JP 2000003941A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- thickness
- lead
- bonding
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ＴＡＢ用フレキシブルテ−プ基板の構造に関
し、ＴＡＢ用テ−プのボンデングの品質向上と薄メッキ
化によるコスト低減を両立する。 【解決手段】ＴＡＢ用テ−プのー搬部銅箔リ−ドに薄金
メッキを施しながら、ＩＣバンプとの金属接合の必要な
リ−ドパタ−ン部は、メッキ厚を厚くする事によりボン
デングの信頼性を確保する。銅箔リ−ドパタ−ン７は、
ポリイミドベ−ス材１にＩＣ用プレス穴２を加工した
後、銅箔をラミネ−トし、フォトエッチング加工をした
ものである。その後リ−ド全体に金メッキを施すもので
あるが、ＩＣバンプとのボンデングするリ−ド７のメッ
キ厚み７は、ー搬リ−ド部４のそのメッキ厚８よりも金
メッキを厚くすることを特徴とする。その製造工程は、
基板全体に薄金メッキを施し、ＩＣバンプとのボンデン
グするリ−ド７以外をメッキレジスト等でマスキング
し、再メッキを施すことによりメッキ厚を選択できる。
し、ＴＡＢ用テ−プのボンデングの品質向上と薄メッキ
化によるコスト低減を両立する。 【解決手段】ＴＡＢ用テ−プのー搬部銅箔リ−ドに薄金
メッキを施しながら、ＩＣバンプとの金属接合の必要な
リ−ドパタ−ン部は、メッキ厚を厚くする事によりボン
デングの信頼性を確保する。銅箔リ−ドパタ−ン７は、
ポリイミドベ−ス材１にＩＣ用プレス穴２を加工した
後、銅箔をラミネ−トし、フォトエッチング加工をした
ものである。その後リ−ド全体に金メッキを施すもので
あるが、ＩＣバンプとのボンデングするリ−ド７のメッ
キ厚み７は、ー搬リ−ド部４のそのメッキ厚８よりも金
メッキを厚くすることを特徴とする。その製造工程は、
基板全体に薄金メッキを施し、ＩＣバンプとのボンデン
グするリ−ド７以外をメッキレジスト等でマスキング
し、再メッキを施すことによりメッキ厚を選択できる。
Description
【０００１】
【発明の属する技術分野】本発明は、フレキシブル回路
基板及びその製造方法に関し、例えばＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Bｏｎｄｉｎｇ）実装に用いる
フレキシブル回路基板及びその製造方法に関するもので
ある。
基板及びその製造方法に関し、例えばＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Bｏｎｄｉｎｇ）実装に用いる
フレキシブル回路基板及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】ＩＣ等の電子部品が実装される様々な回
路基板において、配線パタ−ンは年々細密化してきてお
り、その流れは回路基板のー種であるＴＡＢ実装用ＴＡ
Ｂ用フレキシブルテ−プに用いるフレキシブル回路基板
においても同様にいえることである。
路基板において、配線パタ−ンは年々細密化してきてお
り、その流れは回路基板のー種であるＴＡＢ実装用ＴＡ
Ｂ用フレキシブルテ−プに用いるフレキシブル回路基板
においても同様にいえることである。
【０００３】以下、フレキシブル回路基板の中でもＴＡ
Ｂ実装用に用いるフレキシブルテ−プ回路基板について
説明する。配線パタ−ンの細密化、高密度化といった場
合には、特に以下の点それぞれについて小さくなるとい
ったことを示すことになる。具体的には、電気的導通を
図る為のリ−ドとして利用される銅箔パタ−ンの、各パ
タ−ン間の間隔距離（パタ−ン間ピッチ）についてであ
り、この距離は従前に比べより細かくなってきている。
さらに、それと同様に銅箔パタ−ン幅自体とその接合部
のメッキ厚に付いても考慮する必要が有り、金属同士の
接合共晶部の電気的信頼性向上も重要になってきてい
る。しかしながら、回路基板に対する単価面では、年々
厳しい単価ダウン要請が強まって来ている。その中で、
客先のＣ、Ｄ、Ｑを満足する総合的な基板の提供が必要
不可欠である。その為、回路基板の金メッキ厚を全体的
に薄くしながら、前述のパタ−ンリ−ドとＩＣのボンデ
ング部の共晶部のピ−ル強度等の信頼性を向上させる必
要がある為、適正なボンデング共晶を得られる金メッキ
厚を確保する必要があるなど、合い反する要因を持って
いる。特に回路基板単価に対する金メッキの金代の比重
は大きくメッキ代改善の為にも金メッキ厚を全体的に薄
くしたい意向をもっており、そのニ−ズも年々高まって
居る。しかしながら、パタ−ン細密化と合わせて、回路
基板の金メッキ厚を薄くして、パタ−ンリ−ドとＩＣの
ボンデング部の共晶部のリ−ドはがれ等のピ−ル強度面
での電気的信頼性を確保するのは不可能であり、現状で
はＩＣのボンデング部の共晶部のピ−ル強度を確保する
に必要な、金メッキ厚を回路基板全体に付けているのが
ー般的であった。
Ｂ実装用に用いるフレキシブルテ−プ回路基板について
説明する。配線パタ−ンの細密化、高密度化といった場
合には、特に以下の点それぞれについて小さくなるとい
ったことを示すことになる。具体的には、電気的導通を
図る為のリ−ドとして利用される銅箔パタ−ンの、各パ
タ−ン間の間隔距離（パタ−ン間ピッチ）についてであ
り、この距離は従前に比べより細かくなってきている。
さらに、それと同様に銅箔パタ−ン幅自体とその接合部
のメッキ厚に付いても考慮する必要が有り、金属同士の
接合共晶部の電気的信頼性向上も重要になってきてい
る。しかしながら、回路基板に対する単価面では、年々
厳しい単価ダウン要請が強まって来ている。その中で、
客先のＣ、Ｄ、Ｑを満足する総合的な基板の提供が必要
不可欠である。その為、回路基板の金メッキ厚を全体的
に薄くしながら、前述のパタ−ンリ−ドとＩＣのボンデ
ング部の共晶部のピ−ル強度等の信頼性を向上させる必
要がある為、適正なボンデング共晶を得られる金メッキ
厚を確保する必要があるなど、合い反する要因を持って
いる。特に回路基板単価に対する金メッキの金代の比重
は大きくメッキ代改善の為にも金メッキ厚を全体的に薄
くしたい意向をもっており、そのニ−ズも年々高まって
居る。しかしながら、パタ−ン細密化と合わせて、回路
基板の金メッキ厚を薄くして、パタ−ンリ−ドとＩＣの
ボンデング部の共晶部のリ−ドはがれ等のピ−ル強度面
での電気的信頼性を確保するのは不可能であり、現状で
はＩＣのボンデング部の共晶部のピ−ル強度を確保する
に必要な、金メッキ厚を回路基板全体に付けているのが
ー般的であった。
【０００４】図３は従来の回路基板表面図、図４はその
拡大断面図である。図３に示す様にに示す様に、ポリイ
ミドベ−ス材１に金型等でパンチングしたＩＣ用デバイ
ス穴２に、シ−ト状の銅箔をラミネ−トした後フォトエ
ッチングにより加工され、上記ＩＣ穴２にオ−バ−ハン
グされたボンデング用銅箔リ−ドパタ−ン３及びポリイ
ミドベ−ス材上のＯＬＢ部及び引き回し用銅箔リ−ドパ
タ−ン４、ＩＣ５で形成されたＴＡＢ用フレキシブルテ
−プ基板がある。
拡大断面図である。図３に示す様にに示す様に、ポリイ
ミドベ−ス材１に金型等でパンチングしたＩＣ用デバイ
ス穴２に、シ−ト状の銅箔をラミネ−トした後フォトエ
ッチングにより加工され、上記ＩＣ穴２にオ−バ−ハン
グされたボンデング用銅箔リ−ドパタ−ン３及びポリイ
ミドベ−ス材上のＯＬＢ部及び引き回し用銅箔リ−ドパ
タ−ン４、ＩＣ５で形成されたＴＡＢ用フレキシブルテ
−プ基板がある。
【０００５】図３に示すインナ−リ−ド３及びリ−ド４
の部分は、フォトエッチングにより加工された後リ−ド
に金メッキされており、リ−ドパタ−ンの四面全面に均
等の金の厚みが施されている。インナ−リ−ド３は、Ｉ
Ｃのバンプと共晶ボンデングされる部分であり金属共晶
するだけのある程度の金メッキの厚み（量）が必要であ
った。ＯＬＢ部及び引き回し用銅箔リ−ドパタ−ン４
は、パタ−ン引き回し及び半田付け等に使用される為金
メッキの厚み（量）は薄くても良い。
の部分は、フォトエッチングにより加工された後リ−ド
に金メッキされており、リ−ドパタ−ンの四面全面に均
等の金の厚みが施されている。インナ−リ−ド３は、Ｉ
Ｃのバンプと共晶ボンデングされる部分であり金属共晶
するだけのある程度の金メッキの厚み（量）が必要であ
った。ＯＬＢ部及び引き回し用銅箔リ−ドパタ−ン４
は、パタ−ン引き回し及び半田付け等に使用される為金
メッキの厚み（量）は薄くても良い。
【０００６】上記内容であるが、金メッキは、機能上必
要な厚み７を全面に均等に施しているのが現状であっ
た。
要な厚み７を全面に均等に施しているのが現状であっ
た。
【０００７】
【発明が解決しようとする課題】しかしながら前述の従
来技術では、図２に示される様にＴＡＢテ−プの金メッ
キプロセスの金メッキ厚全体を薄くしようとするとＩC
バンプ６とのボンデング部のリ−ド３との共晶部ピ−ル
強度が、確保できなくなり、リ−ド外れ等の問題が発生
し、電気的信頼性に大きなデメリットを与える事になっ
てしまう。更に今後のＩＣのシュリンク（細密化）が進
む中でボンデング部のリ−ドが細くなる傾向に有り、メ
ッキ厚は、重要な要素になる。そのため現状では、基板
全体の金の厚みを厚くせざるをえなかった。しかし、基
板原価における金代の占める割合は、全体の３割に及び
金の使用量を減らすことが、コスト競争を勝ち抜く必要
条件である。
来技術では、図２に示される様にＴＡＢテ−プの金メッ
キプロセスの金メッキ厚全体を薄くしようとするとＩC
バンプ６とのボンデング部のリ−ド３との共晶部ピ−ル
強度が、確保できなくなり、リ−ド外れ等の問題が発生
し、電気的信頼性に大きなデメリットを与える事になっ
てしまう。更に今後のＩＣのシュリンク（細密化）が進
む中でボンデング部のリ−ドが細くなる傾向に有り、メ
ッキ厚は、重要な要素になる。そのため現状では、基板
全体の金の厚みを厚くせざるをえなかった。しかし、基
板原価における金代の占める割合は、全体の３割に及び
金の使用量を減らすことが、コスト競争を勝ち抜く必要
条件である。
【０００８】そこで本発明は、このような問題点を解決
するもので、その目的とするところは細密リ−ドパタ−
ンのＩCとのボンデング部のリ−ド共昌ピ−ル強度を損
なうことなく更に外的衝撃等の外的負荷においても、リ
−ド外れの発生防止し、安価な上にもフレキシブル回路
基板の信頼性の向上を提供するところに有る。
するもので、その目的とするところは細密リ−ドパタ−
ンのＩCとのボンデング部のリ−ド共昌ピ−ル強度を損
なうことなく更に外的衝撃等の外的負荷においても、リ
−ド外れの発生防止し、安価な上にもフレキシブル回路
基板の信頼性の向上を提供するところに有る。
【０００９】
【課題を解決するための手段】本発明のフレキシブル回
路基板は、ベ−ス基材上のＯＬＢ部及びー搬リ−ド部
と、前記ベ−ス基材に設けられたＩCとのボンデング部
の金メッキ厚を他の部分の厚みよりも厚く設けた導電パ
タ−ンと、を有することを特徴とする。このように形成
する事により、 ＩCとのボンデング部の金メッキ厚を維
持できるー方で、導電パタ−ンの他の部分は金メッキ厚
を薄くすることが出来、安価で且つ強度の得られるフレ
キシブル回路基板が提供できることを特徴とする。
路基板は、ベ−ス基材上のＯＬＢ部及びー搬リ−ド部
と、前記ベ−ス基材に設けられたＩCとのボンデング部
の金メッキ厚を他の部分の厚みよりも厚く設けた導電パ
タ−ンと、を有することを特徴とする。このように形成
する事により、 ＩCとのボンデング部の金メッキ厚を維
持できるー方で、導電パタ−ンの他の部分は金メッキ厚
を薄くすることが出来、安価で且つ強度の得られるフレ
キシブル回路基板が提供できることを特徴とする。
【００１０】また上記構造において、 ＩCとのボンデン
グ部の金メッキ厚みを０．４μｍ程度に設け、前記ボン
デング部を除く前記導電パタ−ン部の厚みを、０．１μ
ｍ程度に設けることが望ましい。
グ部の金メッキ厚みを０．４μｍ程度に設け、前記ボン
デング部を除く前記導電パタ−ン部の厚みを、０．１μ
ｍ程度に設けることが望ましい。
【００１１】上記構造を提供すべく、フレキシブル回路
基板の製造方法は、図２で説明する。パタ−ンエッチン
グ後のメッキ工程を二工程に分けてメッキをする。まず
最初に回路基板全体にー搬部のメッキ８を施す。その後
ＩＣとのボンデング部のリ−ド部以外８にレジスト等で
マスキング剤を施し、 ＩCとのボンデング部のリ−ドの
メッキ厚７を得られる様金メッキを施す。その後マスキ
ング剤の剥離をする工程とを、有する事を特徴とする。
基板の製造方法は、図２で説明する。パタ−ンエッチン
グ後のメッキ工程を二工程に分けてメッキをする。まず
最初に回路基板全体にー搬部のメッキ８を施す。その後
ＩＣとのボンデング部のリ−ド部以外８にレジスト等で
マスキング剤を施し、 ＩCとのボンデング部のリ−ドの
メッキ厚７を得られる様金メッキを施す。その後マスキ
ング剤の剥離をする工程とを、有する事を特徴とする。
【００１２】
【発明の実施の形態】図１は請求項１記載の発明に関す
るフレキシブル回路基板の第１の実施例の要部を示す図
である。及び図２は、本発明の実施例における細密フレ
キシブル基板構造図であって、図１は正面図、図２は側
面から見た拡大断面図である。
るフレキシブル回路基板の第１の実施例の要部を示す図
である。及び図２は、本発明の実施例における細密フレ
キシブル基板構造図であって、図１は正面図、図２は側
面から見た拡大断面図である。
【００１３】図１において、ＴＡＢテ−プ基板１にプレ
ススリット穴２，がある。ここで使用している銅箔リ−
ドパタ−ン３は、ポリイミドベ−ス材１にＩＣ穴等のプ
レス穴加工した後に、銅箔をラミネ−トした後、フォト
エッチング加工をしたものである。銅箔リ−ドパタ−ン
４はその引き回しリ−ドである。前述の全リ−ドには、
フォトエッチング加工後金メッキを施してある。
ススリット穴２，がある。ここで使用している銅箔リ−
ドパタ−ン３は、ポリイミドベ−ス材１にＩＣ穴等のプ
レス穴加工した後に、銅箔をラミネ−トした後、フォト
エッチング加工をしたものである。銅箔リ−ドパタ−ン
４はその引き回しリ−ドである。前述の全リ−ドには、
フォトエッチング加工後金メッキを施してある。
【００１４】図２において本発明により、エッチングし
たリ−ド７とリ−ド４部は、リ−ド断面から見たときメ
ッキ厚さが異なっている。リ−ド７は、ＩＣ穴をオ−バ
−ハングした形でリ−ドが走っており、特にこの部分
は、図２に示すように、ＩＣバンプとの共晶部分であ
り、共晶に必要な厚みの金メッキが施されている。リ−
ド７の厚みが薄いと金属共晶量が確保できず、ボンデン
グ部リ−ド外れ等クラックが入る。又は、折れやすくな
る等の課題が残る。この為に金メッキ厚を金属共晶可能
程度に確保する構造で有る。更に細密化された細いリ−
ドになると、必要な合金共晶量確保の為にも、メッキ厚
確保が重要になる。
たリ−ド７とリ−ド４部は、リ−ド断面から見たときメ
ッキ厚さが異なっている。リ−ド７は、ＩＣ穴をオ−バ
−ハングした形でリ−ドが走っており、特にこの部分
は、図２に示すように、ＩＣバンプとの共晶部分であ
り、共晶に必要な厚みの金メッキが施されている。リ−
ド７の厚みが薄いと金属共晶量が確保できず、ボンデン
グ部リ−ド外れ等クラックが入る。又は、折れやすくな
る等の課題が残る。この為に金メッキ厚を金属共晶可能
程度に確保する構造で有る。更に細密化された細いリ−
ドになると、必要な合金共晶量確保の為にも、メッキ厚
確保が重要になる。
【００１５】そこで、本発明の図１及び図２に示すよう
に、ＩＣ５のバンプ部６にボンデングされて、金属共晶
の起こる部分であるリ−ド部３になるリ−ド部分の金メ
ッキ厚７のみ、他のリ−ド部４のメッキ厚８より厚くす
る方法を考えた。まず、テ−プ銅箔のラミネ−ト後に、
フォトエッチングによりＯＬＢ部４、ボンデング部３に
相当する部分の銅箔を、形成する。その後、テ−プ全体
に０．１μｍ程度の全体に金メッキを均一に施す。その
後ボンデング部以外のパタ−ンをレジスト又は電流斜柄
板等で覆いボンデング部を再金メッキをし、ボンデング
に必要なメッキ厚を確保する方式とした。当改善の場合
は、０．４μｍとした。この量は、テ−プの細密度によ
りメッキ電流のコントロ−ルにより調整する事もできる
利点も有している。
に、ＩＣ５のバンプ部６にボンデングされて、金属共晶
の起こる部分であるリ−ド部３になるリ−ド部分の金メ
ッキ厚７のみ、他のリ−ド部４のメッキ厚８より厚くす
る方法を考えた。まず、テ−プ銅箔のラミネ−ト後に、
フォトエッチングによりＯＬＢ部４、ボンデング部３に
相当する部分の銅箔を、形成する。その後、テ−プ全体
に０．１μｍ程度の全体に金メッキを均一に施す。その
後ボンデング部以外のパタ−ンをレジスト又は電流斜柄
板等で覆いボンデング部を再金メッキをし、ボンデング
に必要なメッキ厚を確保する方式とした。当改善の場合
は、０．４μｍとした。この量は、テ−プの細密度によ
りメッキ電流のコントロ−ルにより調整する事もできる
利点も有している。
【００１６】上記内容のボンデング時の共晶力の実験の
まとめを表１に示す。
まとめを表１に示す。
【００１７】
【表１】
【００１８】表１から明らかなようにボンデング条件と
メッキ厚の関係は、メッキ厚０．４μｍ以上で良好な結
果である。よって−搬部０．１μｍ、ボンデング部０．
４μｍ以上で量産可能である。
メッキ厚の関係は、メッキ厚０．４μｍ以上で良好な結
果である。よって−搬部０．１μｍ、ボンデング部０．
４μｍ以上で量産可能である。
【００１９】全面均一薄メッキした方法だと、図４に示
すようにリ−ド３及び４は、同一のメッキ厚み８のリ−
ドの為、ボンデング部リ−ドのメッキ厚が薄く金属共晶
が出来にくい状況となり接合品質が確保出来ない。
すようにリ−ド３及び４は、同一のメッキ厚み８のリ−
ドの為、ボンデング部リ−ドのメッキ厚が薄く金属共晶
が出来にくい状況となり接合品質が確保出来ない。
【００２０】逆に、全面均一厚金メッキした従前の方法
だと、ボンデング部リ−ドの金メッキ厚７は良好である
が、基板のコストアップという相反する要因をもってい
た。
だと、ボンデング部リ−ドの金メッキ厚７は良好である
が、基板のコストアップという相反する要因をもってい
た。
【００２１】
【発明の効果】以上述べたように発明によれば、あらか
じめＯＬＢ部を含めたー搬部引き回しリ−ド部の金メッ
キ厚を最小必要限に薄くし、ＩＣとのボンデング共晶リ
−ド部の金メッキ厚を厚くして、電機的信頼性を確保出
来るＴＡＢテ−プが提供できる。この事はより信頼性の
高い安価なＴＡＢテ−プが提供でき、今後更に細密ピッ
チ化が進むなかで、ＴＡＢテ−プの細密ピッチ化と信頼
性の向上の両方に寄与できるという効果を有する。
じめＯＬＢ部を含めたー搬部引き回しリ−ド部の金メッ
キ厚を最小必要限に薄くし、ＩＣとのボンデング共晶リ
−ド部の金メッキ厚を厚くして、電機的信頼性を確保出
来るＴＡＢテ−プが提供できる。この事はより信頼性の
高い安価なＴＡＢテ−プが提供でき、今後更に細密ピッ
チ化が進むなかで、ＴＡＢテ−プの細密ピッチ化と信頼
性の向上の両方に寄与できるという効果を有する。
【図１】本発明のＴＡＢ用フレキシブルテ−プ基板の構
造図。
造図。
【図２】本発明のＴＡＢ用フレキシブルテ−プ基板の構
造断面図。
造断面図。
【図３】従来迄のＴＡＢ用フレキシブルテ−プ基板の構
造図。
造図。
【図４】従来迄のＴＡＢ用フレキシブルテ−プ基板の構
造断面図。
造断面図。
１ ポリイミドベ−ス材 ２ ポリイミドＩＣデバイス穴 ３ ボンデング用フィンガ−部 ４ ー搬銅箔パタ−ンリ−ド ５ ＩＣ ６ ボンデング用バンプ ７ 厚金メッキ（0.4μｍ） ８ 薄金メッキ（0.1μｍ）
Claims (3)
- 【請求項１】 ベース基材と、前記ベース基材に設けら
れた導電パタ−ンのボンデイング部のメッキ厚みを他の
部分の厚みよりも厚く設けた導電パタ−ンと、を有する
事を特徴とするフレキシブル回路基板。 - 【請求項２】 前記ボンデイング部のメッキ厚みを0.４
μｍ程度に設け、前記ボンデイング部を除く前記導電パ
タ−ン部の厚みを0.1μｍ程度に設けたことを特徴とす
る請求項１記載のフレキシブル回路基板。 - 【請求項３】 開口部を有するベース基材と、前記ベー
ス基材上から前記開口部内に延出形成された導電パター
ンと、を有するフレキシブル回路基板であって、前記導
電パターンにおける前記開口部内に突出した領域の厚み
を前記ベース基材上の領域の厚みに比して厚く形成され
てなることを特徴とするフレキシブル回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10168984A JP2000003941A (ja) | 1998-06-16 | 1998-06-16 | フレキシブル回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10168984A JP2000003941A (ja) | 1998-06-16 | 1998-06-16 | フレキシブル回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000003941A true JP2000003941A (ja) | 2000-01-07 |
Family
ID=15878205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10168984A Withdrawn JP2000003941A (ja) | 1998-06-16 | 1998-06-16 | フレキシブル回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000003941A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8695670B2 (en) | 2007-12-11 | 2014-04-15 | Sato Holdings Kabushiki Kaisha | Label sheet and label sheet manufacturing device |
-
1998
- 1998-06-16 JP JP10168984A patent/JP2000003941A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8695670B2 (en) | 2007-12-11 | 2014-04-15 | Sato Holdings Kabushiki Kaisha | Label sheet and label sheet manufacturing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2797542B2 (ja) | リードフレームの製造方法 | |
| US6576540B2 (en) | Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads | |
| JP2009253294A (ja) | 配線基板及び配線基板の製造方法 | |
| JP3555502B2 (ja) | Ｃｏｆ用ｔａｂテープキャリアの製造方法 | |
| KR100743231B1 (ko) | 인쇄회로기판의 제조방법 | |
| US20070045847A1 (en) | Printed wiring board and method for fabricating the same | |
| JP2000003941A (ja) | フレキシブル回路基板 | |
| JP2565387B2 (ja) | Ｉｃカード用プリント配線板とその製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP2006100300A (ja) | プリント配線板の製造方法、およびプリント配線板 | |
| JP2760360B2 (ja) | はんだバンプとその製造方法 | |
| JP4326410B2 (ja) | 回路基板の製造方法 | |
| JP2002368397A (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JP5056923B2 (ja) | 配線回路基板 | |
| US6635407B1 (en) | Two pass process for producing a fine pitch lead frame by etching | |
| JP2007294932A (ja) | メタルコアプリント配線板及びその製造方法 | |
| JPH1032227A (ja) | フレキシブル回路基板及びその製造方法、及び電子機器 | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JPS6350862B2 (ja) | ||
| JP2000332064A (ja) | 微細配線テープキャリアの製造方法 | |
| JPH05183083A (ja) | リードフレーム及びその製造法 | |
| JP2021125571A (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |