ITVA990007A1 - Struttura efficiente di integratore a capacita' commutate integrato - Google Patents

Description

“STRUTTURA EFFICIENTE DI INTEGRATORE A CAPACITA’ COMMUTATE INTEGRATO”

SCENARIO TECNICO DELL’INVENZIONE

Nella conversione D/A e A/D in applicazioni di telecomunicazione, audio, strumentazione, ecc., sono sempre più richiesti filtri molto precisi e di piccole dimensioni.

Per questi motivi si ricorre all’utilizzo di filtri switched capacitor, nei quali l’elemento base è l’integratore.

Avere quindi una struttura di integratore particolarmente efficiente, risulta molto utile per le applicazioni suddette.

Come esempio di applicazione si consideri un convertitore D/A ΣΔ per segnali passa-basso.

In Fig. 1 è illustrato lo schema di principio di un tale convertitore.

In questi tipi di convertitori, il modulatore ΣΔ converte un segnale digitale ad V bit in uno ad 1 solo bit, spostando il rumore di quantizzazione così introdotto fuori dalla banda del segnale. Il filtro analogico passa-basso eliminerà questo rumore.

Lo scopo del IbitDAC è quello di costituire l’interfaccia tra il mondo digitale, rappresentato dal bit-stream in uscita dal modulatore, e il mondo analogico, costituito dal filtro switched capacitor passa-basso.

In Fig. 2 si può osservare in dettaglio l’uscita del IbitDAC.

In Fig. 2 si nota come l’energia corrispondente ai livello logico “1” sia diversa da quella corrispondente al livello “0” e anche come l’energia di due “1” consecutivi sia diversa da quella che si otterrebbe sommando due “1” separati tra di loro.

Anche per questi motivi si preferisce usare filtri switched capacitor, in quanto quello che è. importante è il valore assunto dal segnale di Fig. 2 solo in un preciso istante.

In Fig. 2 è anche mostrato l’effetto nel tempo del rumore generato dai riferimenti di tensione Vh, V1 che si sovrappone al segnale utile. In frequenza si ha che il rumore ad alta frequenza contenuto nel segnale di ingresso verrà ripiegato in banda, determinando così una notevole degradazione del rapporto segnale/rumore totale, come evidenziato in Fig. 3.

L’effetto del ripiegamento in banda del rumore è maggiormente evidente quanto più il rumore sovrapposto ai segnale in uscita dal IbitDAC è dipendente dal bit-stream.

Si ha infatti che la tensione di uscita dal filtro avrà la seguente espressione:

(1) dove:

• K : parola in ingresso al DAC {0≤Κ<Τ^-1);

■ N : n° di bit del convertitore

• C : costante che permette di traslare la curva;

• α(K) : variabile, dipendente da K, che esprime la non perfetta linearità del convertitore;

• VrefK Vh,-V1 : tensione di riferimento.

Dall’Eq. 1 si vede che la presenza di una non linearità si traduce in un fattore moltiplicativo della Vnj, determinando così un effetto di distorsione.

Nel caso di un convertitore ad un solo bit (N=l) come quello in Fig. 1, il sistema è sempre lineare ( a(K)=\ V K), sempre che la Vref sia perfettamente stabile e priva di componenti a frequenza diversa da 0. Se questo non accade, tali componenti andranno a modulare le componenti dello spettro del segnale in ingresso, determinando così un effetto di distorsione.

Quanto esposto mette in luce l’importanza di trovare una struttura efficiente di integratore switched capacitor, che permetta di realizzare i filtri desiderati e che non introduca disturbi eccessivi sui riferimenti Vhe V1 .

SOLUZIONI NOTE

Spesso il IbitDAC viene integrato direttamente all’intemo del filtro switch-cap seguente, soprattutto nelle applicazioni destinate ad essere integrate su un singolo chip.

Dato che l’elemento base di un filtro è quasi sempre un integratore, esistono diverse strutture note che permettono di unire il IbitDAC allintegratore stesso .

La soluzione di Fig. 4 è la classica struttura di integratore switched capacitor con connessione “stray-insensitive” della capacità di ingresso Cu.

In Fig. 5 è mostrata una nota evoluzione dell’integratore di Fig. 4, che permette di ottenere un raddoppio della dinamica del segnale di uscita, attraverso l’utilizzo di una struttura “fully-differential”.

Le capacità Ca C ,Cc e Cd rappresentano le capacità parassite delle capacità C1 e C11 realizzate su silicio. Tipicamente, una delle due parassite risulta molto più grossa dell’altra, in quanto la distanza tra uno dei due piatti e il substrato collegato a massa risulta la più bassa.

Indicando con si ottiene:

dove K= 1 con bs=1 e K= 0 con bs=0 ( bs è il bit-stream).

L’Eq. 2 è stata ricavata considerando nel circuito di Fig. 5 tutti i componenti ideali, .ad eccezione delle capacità alle quali sono aggiornate le capacità parassite. Inoltre l operazionale deve essere in grado di mantenere il valore medio delle uscite ad un valore costante nel tempo.

Si ha poi che, indicando con Vx(∞) la tensione asintotica dei morsetti di ingresso dell’operazionale:

. (3 )

Dalle Eq. 2 e Eq. 3 si vede la necessità di minimizzare le capacità C*, mentre le altre parassite non entrano in gioco, ad eccezione della Cc che contribuisce a determinare il tempo che il sistema impiega per avere VX=VX(∞).

Problematica fondamentale di queste due soluzioni è il fatto che il carico capacitivo sui riferimenti Vh e V1 è dipendente dal bit-stream, rischiando così di introdurre un effetto di distorsione non voluto.

Per ovviare a questo inconveniente fu sviluppato lo schema di Fig. 6. Questa soluzione permette di avere un carico costante sui riferimenti Vh e V1 , indipendente dal valore del bit-stream<1>. .

Le relazioni di funzionamento di questo schema modificato sono identiche a quelle dello schema di Fig. 5.

SCOPO E SOMMARIO DELL’INVENZIONE

Di fronte a questo stato della tecnica è stata ora trovata una struttura di integratore a capacità commutate decisamente più efficiente delle strutture

<1 >Steven R. Norsworthy, Richard Schreier, Gabor C. Temes, “ΔΣ data converters, theory, design and simulation” pag.359

note, particolarmente adatto per realizzare filtri senza introdurre disturbi significativi sui nodi dei potenziali di riferimento dell’integratore.

Rispetto a una tecnica anteriore più efficace, identificabile in uno schema del tipo della Fig. 6, l’aspetto fondamentale della presente invenzione è nel dimezzare la capacità complessiva di ingresso da caricare durante una fase di funzionamento e nell’ effettuare il trasferimento di carica elettrica tra la capacità commutata di ingresso ed il condensatore di integrazione dell’uno e dell’altro ramo di retroazione dell’amplificatore differenziale in modo diretto, cioè non riferito ad un potenziale comune fisso come nei circuiti noti. Questo induce una minore sollecitazione dell’amplificatore operazionale in quanto la corrente erogata da un morsetto di uscita per scaricare un condensatore è esattamente identica alla corrente erogata attraverso l’altro morsetto che carica l’altro condensatore. Esiste quindi un unico cammino di corrente evitando sostanzialmente gli effetti dovuti ad eventuali mi smatch tra le capacità, a differenza di quanto avviene nei circuiti noti delle Figg. 5 e 6 dove il cammino di corrente coinvolge tutte e quattro i condensatori, cioè la coppia di condensatori di ingresso e la coppia di condensatori di integrazione, aumentando così i problemi determinati dal mismatch capacitivo.

Il circuito dell’invenzione è più precisamente definito nelle annesse rivendicazioni.

BREVE DESCRIZIONE DEI DISEGNI

La Figura 1 è, come già commentato, uno schema di principio di un convertitore D-A ΣΔ.

La Figura 2 mostra la forma del segnale di uscita del convertitore IbitDAC.

La Figura 3 mostra lo spettro in uscita dal convertitore in presenza di disturbi sui nodi dei potenziali di riferimento dipendente dal bitstream.

La Figura 4 mostra lo schema classico di integratore a capacità commutata impiegante un convertitore IbitDAC.

La Figura 5 mostra una forma nota di realizzazione di un integratore interamente differenziale impiegante un convertitore da IbitDAC.

La Figura 6 mostra un’altra struttura nota di integratore differenziale con IbitDAC.

La Figura 7 mostra la struttura di integratore interamente differenziale con IbitDAC oggetto della presente invenzione.

La Figura 8a e la Figura 8b evidenziano per confronto lo schema funzionale di una struttura nota con lo schema funzionale della struttura oggetto dell’ invenzione, durante la fase di integrazione.

La Figura 9 mostra diagrammi di funzionamento di una struttura nota della Fig. 5 e di una struttura dell’invenzione della Fig. 7 per tre distinte condizioni di funzionamento.

DESCRIZIONE DI UNA FORMA DI REALIZZAZIONE DELL’INVENZIONE

La struttura dell’invenzione è illustrata in Fig. 7. Essa permette come una delle strutture note di avere un carico sui due nodi di tensione di riferimento Vhe V1 , indipendentemente dal bit-stream come nella struttura nota della Fig. 6, ma presenta ulteriori vantaggi che sono di seguito descritti.

Nel circuito dell’invenzione della Fig. 7, durante la fase 1, viene caricata la capacità di ingresso C11 , che è realizzata in forma integrata mediante due condensatori con capacità di valore dimezzato, C11/2 preferibilmente con piatti contrapposti per avere capacità parassite uguali su Vhe V1 . La capacità di ingresso C11 viene scaricata nella fase successiva, attraverso le due masse virtuali dell’ operazionale, cioè l’ingresso invertente (-) e l’ingresso non invertente (+).

Un primo vantaggio è quello di aver dimezzato, rispetto ai circuiti noti delle Figg. 5 e 6, la capacità totale da caricare durante la fase 1. Si è passati infatti dal dover caricare due Cu nei circuiti di Fig. 5 e Fig. 6, a dover caricare due C11/2 nel circuito dell’invenzione

Questo permette di sollecitare meno i nodi delle due tensioni di riferimento Vh e V1, diminuendo così la probabilità di introdurre effetti distorsivi.

La diminuzione di capacità integrata permette anche un non trascurabile risparmio di area occupata su silicio.

A differenza dei due schemi noti delle Fig. 5 e Fig. 6, il trasferimento della carica elettrica tra le capacità C11 e C1 non avviene attraverso il potenziale comune fisso Vcom, ma avviene direttamente.

In sostanza la carica evacuata dalla capacità di ingresso C11 viene prelevata da una delle due capacità di integrazione C1 e trasferita sull’altra attraverso un unico percorso di corrente. Questo permette di sollecitare di meno l’ operazionale, in quanto la corrente erogata da un morsetto di uscita per scaricare una capacità di integrazione C1 è esattamente la stessa che va a caricare l’altra capacità di integrazione C1, attraverso l’altro morsetto di uscita. Esiste quindi un unico cammino C1=> C11=>C1 attraverso cui scorre la carica, limitando così gli effetti dovuti al mismatch tra le capacità.

Nel caso dei circuiti noti delle Fig. 5 e Fig. 6, invece, il cammino della carica coinvolge tutte e quattro le capacità, aumentando così i problemi determinati dal mismatch anche tra le due capacità di ingresso C11.

Un altro vantaggio è costituito dalla maggior velocità di questa soluzione, dato che la retroazione fa muovere entrambi i potenziali di ingresso dell’operazionale in direzioni opposte (immediatamente dopo la chiusura degli interruttori della fase 2), scaricando così più rapidamente la doppia capacità C11/2.

Per chiarire questo concetto si faccia riferimento alle Figg. 8a e 8b, relative all’istante successivo all’inizio della fase 2 di integrazione, che pongono chiaramente a confronto lo schema noto (Fig. 8a) con lo schema dell’invenzione (Fig. 8b).

Le relazioni fondamentali che regolano lo schema di Fig. 7 (sempre sotto l’ipotesi di considerare tutti i componenti ideali ad eccezione dei condensatori) sono:

(4)

dove

Dalla Eq. 4 si vede chiaramente l’importanza di avere Cb1=Cb2.

Per questo motivo nella Fig. 7 la capacità Cu è stata ottenuta con due condensatori integrati C11/2 “incrociati”. In questo modo si avrà la certezza che le Cb1 e Cb2 saranno uguali.

A differenza degli altri due schemi considerati, però, in questo caso non si può collegare la capacità parassita più piccola ai morsetti di ingresso dell’operazionale per minimizzare il suo effetto, in quanto si avranno due capacità parassite uguali e pari alla somma delle due capacità parassite delle rispettive C11/2. Questo svantaggio è però minore di quello che potrebbe sembrare, dato che le capacità in gioco sono ora dimezzate e con esse diminuiscono anche le capacità parassite.

Indicando con Cb = Cb1 - Cb2 tali capacità parassite e sostituendo nell’Eq. 4, si avrà:

(5)

sempre nell’ipotesi che il modo comune dell’uscita venga mantenuto al valore Vcom .

Inoltre si ha che:

(6) Dalla Eq. 6 si vede che nessuna capacità entra in gioco nel determinare il valore asintotico dei morsetti di ingresso dell’operazionale, che risulta invece puramente fissato dalle tensione di riferimento Vh e V1.

Analizzando poi l’effetto di un eventuale rumore presente sulle tensioni di riferimento Vh, V1 e Vcom, i tre circuiti analizzati non presentano differenze.

A titolo di esempio di quanto esposto, si sono simulati i circuiti di Fig. 5 e di Fig. 7. ottenendo i risultati riportati in Fig. 9, dove si può osservare che il modo comune dell’uscita del circuito di Fig. 7 è più veloce di quello di Fig. 5.

Inoltre il segnale differenziale del circuito dell’invenzione raggiunge il valore di regime in un tempo minore rispetto agli altri schemi proposti.

Sempre in Fig. 9 è evidenziata la diminuzione della corrente che l’operazionale deve fornire ed inoltre i morsetti di ingresso dell’ operazionale risultano meno perturbati, nel caso del circuito dell’invenzione.

Claims (3)

1. RIVENDICAZIONI 1. Circuito integratore interamente differenziale a capacità commutate, interamente integrato, comprendente un convertitore digitale/analogico a bit singolo (1, C11/2 , 2&bs e 2&bs ) di interfaccia di ingresso per caricare una capacità di ingresso ( C11 ) durante una prima fase di commutazione (I) alternativamente ad una prima tensione di riferimento logica alta (Vf,) o ad una seconda tensione di riferimento logica bassa (V1) riferite ad un potenziale comune (Vcom), un amplificatore operazionale (A) configurato a stadio integratore ad uscita differenziale impiegante due condensatori (C1) di identica capacità connessi rispettivamente tra l'uscita non invertita (+) e l’ingresso invertente (-) e tra l’uscita invertita (-) e l’ingresso non invertente (+), mezzi di commutazione (2&bs, 2&bs) trasferenti la carica della capacità di ingresso ( C11 ) caricata a detta prima tensione di riferimento (Vh,) in un primo condensatore di integrazione (C/) attraverso l’uscita non invertita (+) di detto amplificatore operazionale (A) e della capacità di ingresso ( C11 ) caricata a detta seconda tensione di riferimento (V1) nell’altro condensatore di integrazione (C1) attraverso l' uscita invertita (-) di detto amplificatore operazionale (A) durante una seconda fase di commutazione (2), caratterizzato dal fatto che detta capacità di ingresso ( C11 ) è realizzata sotto forma di due condensatori integrati di capacità dimezzata (Cu/2) connessi in parallelo, detti mezzi di commutazione stabilendo un unico cammino di corrente di trasferimento di carica dalla capacità di ingresso ( C11 ) a detto primo condensatore di integrazione e da detto secondo condensatore di integrazione a detta capacità di ingresso, tale da mantenere identiche le rispettive correnti di detta uscita non invertita (+) e di detta uscita invertita (-) dell’amplificatore operazionale (A).
2. 2. Il circuito integratore secondo la rivendicazione 1, caratterizzato dal fatto che detti condensatori integrati ( C11/2) e detti condensatori di integrazione (C1) sono realizzati con strati di polisilicio o di metal sovrapposti isolati da uno strato dielettrico interpoli.
3. 3. Convertitore digitale/analogico di tipo ΣΔ comprendente una prima sezione circuitale di tipo digitale comprendente un blocco interpolatore di ingresso la cui uscita è alimentata ad un blocco modulatore di tipo ΣΔ, ed una porzione circuitale analogica composta da un filtro passa-basso a capacità commutata, caratterizzato dal fatto che detto filtro passa-basso a circuito a capacità commutata è un circuito integratore realizzato secondo la rivendicazione 1, l’uscita di detto blocco modulatore di tipo ΣΔ essendo accoppiata all’ingresso di detto convertitore digitale/analogico a bit singolo di interfaccia di ingresso.