TW201528690A - 加入偏移値之轉換裝置與方法 - Google Patents

加入偏移値之轉換裝置與方法 Download PDF

Info

Publication number
TW201528690A
TW201528690A TW103100251A TW103100251A TW201528690A TW 201528690 A TW201528690 A TW 201528690A TW 103100251 A TW103100251 A TW 103100251A TW 103100251 A TW103100251 A TW 103100251A TW 201528690 A TW201528690 A TW 201528690A
Authority
TW
Taiwan
Prior art keywords
value
capacitor
capacitor cell
charge
capacitance
Prior art date
Application number
TW103100251A
Other languages
English (en)
Other versions
TWI536745B (zh
Inventor
Ming-Cheng Chiang
wei-cheng Tang
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW103100251A priority Critical patent/TWI536745B/zh
Priority to US14/588,816 priority patent/US9287888B2/en
Publication of TW201528690A publication Critical patent/TW201528690A/zh
Application granted granted Critical
Publication of TWI536745B publication Critical patent/TWI536745B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/356—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本發明實施例提供了一種轉換裝置。轉換裝置包含有一開關電路、一第一電容、複數個外加電容胞、以及一運算放大器。開關電路，包含有複數個開關。第一電容用以根據開關電路的切換來儲存一第一電荷值。複數個外加電容胞包含具有一電容差值之一第一外加電容胞與一第二外加電容胞，用以根據開關電路的切換來分別儲存極性大小不同之一第二電荷值與一第三電荷值。運算放大器依據第一電荷值產生一直流偏壓，直流偏壓包含有一直流偏移值，運算放大器並依據第二電荷值與第三電荷之差值產生一反相直流偏移值，以補償直流偏移值。

Description

加入偏移值之轉換裝置與方法
本發明係關於一種電子裝置；特別關於一種外加偏移值之數位/類比轉換裝置與類比/數位轉換裝置。
一般電路訊號之偏移(offset)常引發許多問題。例如在音訊應用中，音訊電路輸出之直流偏移(DC offset)常引起人耳聽到爆破音(pop-noise)。目前解決此直流偏移造成爆破音之方法，係加入單一反相直流偏移來降低該直流偏移，但因製程與環境的變異而有其限制。
上述方法可應用於類比/數位轉換器(Analog-to-Digital Converter,ADC)與數位/類比轉換器(Digital-to-Analog Converter,DAC)，但直流偏移或爆破音的消除仍有限。如第1A圖所示採用開關電容(switch-cap)形式之類比/數位轉換器100a。類比/數位轉換器100a包含有一迴路濾波器(Loop Filter)100a1、一N位元量化器(N-bit Quantizer)100a2、一N位元內部數位/類比轉換器(N-bit Internal DAC)100a3。上述方法亦可應用於如第1B圖所示之採用開關電容(switch-cap)形式之數位/類比轉換器100b。數位/類比轉換器100b包含有一運算放大器100b1、成對的電容C1與C2、成對的開關S1、S2、S3、S4。
以習知三位元增量累加(Three bits Sigma-Delta DAC)數位/類比轉換器為例說明。請參考第1B、2A圖，如第2A圖所示，數位/類比轉換器100b之電容C1包含有七個電容胞(Cell)-電容胞1~7。此七個電容胞1~7依據三位元之輸入碼之數值000、001、010、011、100、101、110、111決定 對電容胞1~7提供正參考電壓VRP或負參考電壓VRN，以產生相對應之八種不同狀態。當數位/類比轉換器100b依據時脈訊號CK1與CK2切換開關S1、S2、S3、S4時，數位/類比轉換器100b依據數位碼之八個數值可以產生下列八種大小之電荷值：(+1 +1 +1 +1 +1 +1 +1)*(C1/C2)=>+7 *(C1/C2)
(+1 +1 +1 +1 +1 +1 -1)*(C1/C2)=>+5 *(C1/C2)
(+1 +1 +1 +1 +1 -1 -1)*(C1/C2)=>+3*(C1/C2)
(+1 +1 +1 +1 -1 -1 -1)*(C1/C2)=>+1*(C1/C2)
(+1 +1 +1 -1 -1 -1 -1)*(C1/C2)=>-1*(C1/C2)
(+1 +1 -1 -1 -1 -1 -1)*(C1/C2)=>-3*(C1/C2)
(+1 -1 -1 -1 -1 -1 -1)*(C1/C2)=>-5*(C1/C2)
(-1 -1 -1 -1 -1 -1 -1)*(C1/C2)=>-7*(C1/C2)
以電荷值(+1 +1 +1 -1 -1 -1 -1)*(C1/C2)=>-1*(C1/C2)為例說明。假設正參考電壓VRP為+1V、負參考電壓VRN為-1V。接著，電荷值-1*(C1/C2)依據輸入碼100讓電容胞7、6、5接收正參考電壓VRP而得到數值+1(白色框框)，且讓電容胞4、3、2、1接收負參考電壓VRN而得到數值-1(黑色框框)。因此，可得到電荷值為(+1+1+1-1-1-1-1)*(C1/C2)=-1*(C1/C2)，若假設C1=C2，則可得到電荷值等於-1。其他輸入碼得到之電荷值依此類推。依此方式，可由運算放大器100b1產生電荷值為+7、+5、+3、+1、-1、-3、-5、-7之直流偏壓Vop或Von。
然而，一般數位/類比轉換器或類比數位轉換器之電容間可能因為製程漂移、環境變異或不對稱等因素，造成電容彼此發生大小不匹配現象(capacitor mismatch)而造成直流偏壓Vop或Von之直流偏移。如第2B圖所示，假設電容胞7與其他電容胞1~6之電容值大小不匹配。如該圖所示，例如電容胞7之電容值實際大小為實線框框處；而電容胞7之虛線框框處則用來表示電容胞7之電容值與其他電容胞匹配時之大小。習知技術在此時，會採用一個單一極小的電容，如第1D圖所示之電容胞0，來試圖填補電容胞7之電容空缺 處(虛線與實線之面積差)，以產生一個極小的單一反相直流偏移值來消除電容胞7之電容值不匹配所造成之直流偏移(DC offset)。但是往往會因為製程的漂移，而無法精確預知且製造出該極小之電容值(或電容胞的變異值)。因此習知技術仍無法解決數位/類比轉換裝置與類比/數位轉換裝置之直流偏移問題。
針對上述問題，本發明實施例之目的之一在提供一種可以加入複數個預設大小之反相偏移值之轉換裝置。
針對上述問題，本發明實施例之目的之一在提供一種利用複數個外加電容胞之差值產生預設大小之反相偏移值之轉換裝置，以補償轉換裝置產生之直流偏移值。
本發明實施例之轉換裝置可為一三角積分型態的數位/類比轉換裝置或類比/數位轉換裝置。
依據本發明之一實施例，提供了一種轉換裝置。轉換裝置包含有一開關電路、一第一電容、複數個外加電容胞、以及一運算放大器。開關電路，包含有複數個開關。第一電容用以根據開關電路的切換來儲存一第一電荷值。複數個外加電容胞包含具有一電容差值之一第一外加電容胞與一第二外加電容胞，用以根據開關電路的切換來分別儲存極性大小不同之一第二電荷值與一第三電荷值。運算放大器依據第一電荷值產生一直流偏壓，直流偏壓包含有一直流偏移值，運算放大器並依據第二電荷值與第三電荷之差值產生一反相直流偏移值，以補償直流偏移值。
依據本發明之另一實施例，提供了一種轉換裝置，包含有一運算放大器、一第一電容、一第一外加電容胞、一第二外加電容胞。運算放大器用以產生一直流偏壓。第一電容，包含有複數個第一電容胞，用以產生一第一電荷值，第一電荷值具有一電荷誤差值，其中至少一第一電容胞具有 一電容誤差值，電荷誤差值與電容誤差值有關。第一外加電容胞用以儲存一正電荷值。第二外加電容胞用以儲存一負電荷值，其中正電荷值與負電荷值具有一電荷差值。其中，運算放大器依據第一電荷值、正電荷值、負電荷值產生直流偏壓，且電荷差值用以補償電荷誤差值。
依據本發明之另一實施例，提供了一種補償轉換 裝置偏移值之方法，包含有下列步驟：首先，提供一開關電路，其包含複數個開關。根據開關電路的切換來利用一第一電容儲存一第一電荷值以產生一直流偏壓，其中第一電容包含有複數個第一電容胞，直流偏壓包含有一直流偏移值，直流偏移值係由於複數個第一電容胞之間不匹配而產生。根據開關電路的切換以及一第一外加電容胞與一第二外加電容胞之間之一電容差值來補償直流偏移值。
本發明實施例之轉換裝置與方法，利用複數個外 加電胞之間的差異製造出複數個極小反相偏移值的組合，以產生補償原本電路直流偏壓之直流偏移值，而可解決習知技術轉換裝置電容不匹配之問題。
100a、100b、300、300a、300b‧‧‧轉換裝置
100a1‧‧‧迴路濾波器
100a2‧‧‧量化器
100a3‧‧‧轉換器
100b1、301‧‧‧放大器
302a、302b‧‧‧電路
302a1、302b1‧‧‧外加電容胞
302a2、302b2‧‧‧開關電容電路
C0a、C0b、C1、C2‧‧‧電容
第1A圖顯示一習知採用開關電容(switch-cap)形式之類比/數位轉換器之示意圖。
第1B圖顯示一習知採用開關電容(switch-cap)形式之數位/類比轉換器之示意圖。
第2A圖顯示習知數位/類比轉換器電容之電容陣列之示意圖。
第2B圖顯示習知數位/類比轉換器電容之電容陣列之另一 示意圖。
第3A圖顯示本發明一實施例之一種加入偏移值之轉換裝置之示意圖。
第3B圖顯示本發明一實施例之轉換裝置為一數位/類比轉換裝置之實施例之運作狀態圖。
第3C圖顯示本發明另一實施例之轉換裝置為一數位/類比轉換裝置之實施例之運作狀態圖。
第4A圖顯示本發明一實施例之轉換裝置為一類比/數位轉換裝置之實施例之運作狀態圖。
第4B圖顯示本發明一實施例第4A圖轉換裝置之一等效電路之示意圖。
第4C圖顯示本發明一實施例第4A圖轉換裝置之一等效電路之示意圖。
第4D圖顯示本發明一實施例第4B圖轉換裝置之等效電路之示意圖。
第5A圖顯示本發明一實施例之轉換裝置為一類比/數位轉換裝置之實施例之運作狀態圖。
第5B圖顯示本發明一實施例第5A圖轉換裝置之一等效電路之示意圖。
第5C圖顯示本發明一實施例第5A圖轉換裝置之一等效電路之示意圖。
第6A圖顯示本發明一實施例之第一電容胞與外加電容胞之示意圖。
第6B圖顯示本發明另一實施例之第一電容胞與外加電容胞之示意圖。
第6C圖顯示本發明另一實施例之第一電容胞與外加電容胞之示意圖。
第7圖顯示本發明一實施例之一種提供偏移值於轉換裝置之方法之流程圖。
第3A圖顯示本發明一實施例之一種加入偏移值之轉換裝置300之示意圖。本實施例之轉換裝置300可為一數位/類比轉換裝置(Digital to Analog Converter,DAC)。轉換裝置300包含有一運算放大器301、一第一開關電容電路302a、以及一第二開關電容電路302b。
第一開關電容電路302a包含有形成一開關電路之複數個開 關S1~S8、一第一電容C1(可為一取樣電容)、一第二電容C2(可為一保持電容)、以及複數個外加電容胞C0a、C0b...。第二開關電容電路302b亦包含有複數個開關S1~S8、一第一電容C1、一第二電容C2、以及複數個外加電容胞C0a、C0b...。其中，第一外加電容胞C0a為一儲存正電荷之電容胞，第二外加電容胞C0b為一儲存負電荷之電容胞。
運算放大器301用以產生包含至少一直流偏壓Vop或Von 之輸出，且由於第一電容C1可能因位製程飄移、環境變異或不對稱等因素導致其具有電容誤差值，因此運算放大器301依據第一電容C1與第二電容C2產生之直流偏壓Vop或Von亦具有一直流偏移值(DC offset)。如該圖之示例，第一開關電容電路302a與第二開關電容電路302b分別耦接運算放大器301之非反向輸入端與反向輸入端。運算放大器301非反向輸入端與反向輸入端分別接收第一開關電容電路302a與第二開關電容電路302b提供之兩個電荷值，產生直流偏壓Vop與Von。
由於第一開關電容電路302a與第二開關電容電路302b之 架構與運作原理相同，因此以下僅以第一開關電容電路302a之單端(Single end)電路來說明。
複數個開關S1~S8中開關S1、S2、S6、及S8依據第一時 脈訊號CK1之控制導通(On)或斷路(Off)；而開關S3、S4、S5、及S7依據依據第二時脈訊號CK2之控制導通或斷路。開關S1之第一端耦接正參考電壓VRP或負參考電壓VRN，第二端耦接開關S3之第一端與第一電容C1之第一端。開關S2之第一端耦接一低電壓位準(如接地GND)，第二端耦接第一電容C1之第二端與開關S4之第一端，形成一第一節點A。開關S3之第二端耦接開關S5之第一端與開關S7之第一端，形成一第二節點B。開關S4之第二端耦接第二電容C2之第一端與運算放大器301之非反向輸入端。第一外加電容胞C0a之第一端耦接第一節點A與第二外加電容胞C0b之第一端，第一外加電容胞C0a之第二端耦接開關S6之第一端與開關S5之第二端。開關S6之第二端耦接正參考電壓VRP。開關S7之第二端耦接 第二外加電容胞C0b之第二端與開關S8之第一端。開關S8之第二端耦接負參考電壓VRN。
第一電容C1包含有複數個第一電容胞，一實施例請參考第 6A圖所示之第一電容C1包含之七個電容胞(Capacitor cell)1~7。當然，此僅為例示，本發明不限於此，亦可為其他型態、數目之電容。其中，電容C1中至少一第一電容胞可能因為製程飄移等環境因素具有一電容誤差值，如第6A圖之電容胞7。需注意，第6A~6F圖所示之電容胞7之電容誤差值僅為示例，其誤差大小之大小不限於此，且亦不限於僅電容胞7具有電容誤差值，亦可發生在其他電容胞中。而於運作時，第一電容C1與第二電容C2依據正參考電壓VRP或負參考電壓VRN產生一具有一電荷誤差值之第一電荷值。
複數個外加電容胞C0，每該外加電容胞C0之大小不同， 外加電容胞C0之間具有一預設比例之一電容差值。如第3A圖之示例，第一外加電容胞C0a為一儲存正電荷之電容胞，接收正參考電壓VRP以儲存一正電荷值。第二外加電容胞C0b為一儲存負電荷之電容胞，接收負參考電壓VRN以儲存一負電荷值。而第一外加電容胞C0a與一第二外加電容胞C0b之間具有一電容差值delta，電容差值delta用以作為一補償電容值(Capacitor offset)。假設正參考電壓VRP與負參考電壓VRN分別為+1V與-1V，且當第一外加電容胞C0a接收正參考電壓VRP產生一正電荷(第二電荷值)，第二外加電容胞C0b接收負參考電壓VRN產生一負電荷(第三電荷值)時，由於外加電容胞C0a與C0b具有電容差值delta之緣故，產生之正電荷值與該負電荷值具有一電荷差值。而運算放大器301將依據此電荷差值產生一反相偏移值，用以補償運算放大器301因為第一電容C1之電容誤差值造成之直流偏移值。
一實施例，請參考第3A、3B、3C圖。第3B、3C圖顯示 轉換裝置300之運作狀態圖。本實施例之轉換裝置300之運作狀態係以單端(Single end)之運作方式來說明，熟悉本領域之技術者應可依據此處之說明而得到轉換裝置300差動(Differential)之運作方式，因此不再贅述。運作時，第3A圖之開關S1、S2、S6、S8依據第一時脈訊號CK1導通(On)，開關S3、S4、S5、S7依據第二時脈訊號CK2斷路(Off)，此時第一開關電容 電路302a區分為左右兩部份電路，如第3B圖所示。正、負參考電壓VRP或VRN對第一電容C1充電，而正參考電壓VRP對第一外加電容胞C0a充電、負參考電壓VRN對第二外加電容胞C0b充電。接著，如第3C圖所示，於開關電容電路302a2之開關S1、S2、S6、S8依據第一時脈訊號CK1斷路，開關S3、S4、S5、S7依據第二時脈訊號CK2導通時，第一電容C1、第一外加電容胞C0a、第二外加電容胞C0b並聯第二電容C2，使第一電容C1、第一外加電容胞C0a、第二外加電容胞C0b之電荷提供至輸出節點，以於放大器301之輸出產生直流偏壓。
第4A圖本發明另一實施例之轉換裝置400之示意圖。轉換 裝置400為一類比/數位轉換裝置(ADC)。本實施例之轉換裝置400為一單端(Single end)轉換裝置，熟悉本領域之技術者應可依據此處之說明而得到差動(Differential end)之轉換裝置，因此不再贅述其細節。
轉換裝置400包含有一運算放大器401與一開關電容電路 402。開關電容電路402包含有形成一開關電路之複數個開關S1~S8、一第一電容C1、一第二電容C2、以及複數個外加電容胞C0a、C0b...。其中，第一外加電容胞C0a為一儲存正或負電荷之電容胞，第二外加電容胞C0b為一儲存負或正電荷之電容胞。上述元件之耦接方式如圖所示，不再贅述。
第4B、4C圖顯示轉換裝置400為一類比/數位轉換裝置之 實施例之運作狀態圖。第4B圖中，類比/數位轉換裝置400之開關電容電路402進行切換時，開關電容電路402之開關S2、S3、S5、S7依據第一時脈訊號CK1導通，開關S1、S4、S6、S8依據第二時脈訊號CK2斷路，此時轉換裝置400區分為左右兩部份電路，為簡潔起見如第一電容C1、第一外加電容胞C0a與第二外加電容胞C0b皆以C代表，圖面左方之圖式所示，第一電容C1之電路係接收輸入電壓Vi進行充電、第一外加電容胞C0a之電路與第二外加電容胞C0b之電路係接收電壓Vcm進行充電。其中，電壓Vcm為電荷轉換基準電壓或共模(Common mode)電壓。而如第4C圖所示，類比/數位轉換裝置之開關電容電路402切換時，開關電容電路402之開關S2、S3、S5、S7依據第一時脈訊號CK1斷路，開關S1、S4、S6、S8依據第二時脈訊號CK2導通，電容C1、第一外加電容胞C0a、第二外加電容胞C0b接收正參考電壓VRP或負參考電壓VRN，以儲存分別儲存第一電荷 值、第二電荷值、及一第三電荷值。其中若第一外加電容胞C0a係接收正參考電壓VRP時，第二電荷值為正值，且第二外加電容胞C0b接收負參考電壓VRN，第三電荷值為負值，反之亦然。
第5A圖本發明另一實施例之轉換裝置500之示意圖。轉換 裝置400為一類比/數位轉換裝置(ADC)。本實施例之轉換裝置500為一單端(Single end)轉換裝置，熟悉本領域之技術者應可依據此處之說明而得到差動(Differential end)之轉換裝置，因此不再贅述其細節。
轉換裝置500包含有一運算放大器501與一開關電容電路 502。開關電容電路502包含有形成一開關電路之複數個開關S1~S8、一第一電容C1、一第二電容C2、以及複數個外加電容胞C0a、C0b...。其中，第一外加電容胞C0a為一儲存正或負電荷之電容胞，第二外加電容胞C0b為一儲存負或正電荷之電容胞。上述元件之耦接方式如圖所示，不再贅述。
第5B、5C圖顯示轉換裝置500為一類比/數位轉換裝置之 實施例之運作狀態圖。第5B、5C圖之類比/數位轉換裝置500之開關電容電路502與第4B、4C圖之類比/數位轉換裝置400進行切換之方式大致相同，差異在於開關S2改為由第二時脈訊號CK2控制，開關S4改為由第一時脈CK1控制，而讓第5B、5C圖與第4B、4C圖反向。其詳細運作方式與技術特徵，熟悉本領欲之技術者應可由上述說明推得，不再贅述。
以下詳細說明本發明實施例之第一電容C1、第二電容C2、 第一外加電容胞C0a、第二外加電容胞C0b接收正參考電壓VRP或負參考電壓VRN，分別儲存第一電荷值、第二電荷值、及一第三電荷值，利用第二第三電荷值相減之電容差值，補償第一電荷值之電荷誤差值，達到產生反向偏壓值補償直流偏壓之直流偏移值之運作方式。本發明實施例中第一電容C1之一示例可為3位元<6：0>之電容陣列，如第6A圖所示。當然，本發明不限於此，亦可為其他型態或位元值大小之電容。
本發明實施例之複數個外加電容胞C0a、C0b...之一部份耦 接正參考電壓VRP、另一部份外加電容耦接VRN。如第6A圖所示，該圖中，第一外加電容胞C0a對應第一電容C1之任一電容胞1~7之大小比例值為100%；而第二外加電容胞C0b對應第一電容C1之任一電容胞1~7之大小比例值為99%，利用兩電容胞C0a與C0b之差可得到一極小的電容差值 delta(或delta * C1)，如1%* C1。而當開關電容電路進行切換時，第一外加電容胞C0a之第一電容值X與第二外加電容胞C0b之第二電容值Y分別乘以正參考電壓VRP(假設為+1V)與負參考電壓VRN(假設為-1V)而可得到相減之一電壓差值X-Y，此電壓差值即為反向偏移值，X-Y=X*VRP+Y*VRN，其中|X-Y|=電容差值<1、VRP=+1、VRN=-1。需注意，上述數值僅為示例，本發明不限於此。接著，於運作時，如第6A圖之實施例轉換裝置300之第一電容C1與第二電容C2依據輸入碼之選擇後，將七個第一電容胞依據輸入碼之選擇乘上正參考電壓VRP或負參考電壓VRN再結合第二電容C2，且再加上第一、第二外加電容C0a、C0b分別乘以正參考電壓VRP與負參考電壓VRN，可得到一包含有一反向偏移值之總電荷值，如下：(+1 +1 +1 +1 +1 +1 +1)*(C1/C2)+(+1 -1+delta)*(C1/C2)=>(+7 +delta)*(C1/C2)；(+1 +1 +1 +1 +1 +1 -1)*(C1/C2)+(+1 -1+delta)*(C1/C2)=>(+5+delta)*(C1/C2)；(+1 +1 +1 +1 +1 -1 -1)*(C1/C2)+(+1 -1+delta)*(C1/C2)=>(+3+delta)*(C1/C2)；(+1 +1 +1 +1 -1 -1 -1)*(C1/C2)+(+1 -1+delta)*(C1/C2)=>(+1+delta)*(C1/C2)；(+1 +1 +1 -1 -1 -1 -1)*(C1/C2)+(+1 -1+delta)*(C1/C2)=>(-1+delta)*(C1/C2)；(+1 +1 -1 -1 -1 -1 -1)*(C1/C2)+(+1 -1+delta)*(C1/C2)=>(-3+delta)*(C1/C2)；(+1 -1 -1 -1 -1 -1 -1)*(C1/C2)+(+1 -1+delta)*(C1/C2)=>(-5+delta)*(C1/C2)；(-1 -1 -1 -1 -1 -1 -1)*(C1/C2)+(+1 -1+delta)*(C1/C2)=>(-7+delta)*(C1/C2)。
依此方式，可得到總電容值分別有(+7+delta)、(+5+delta)、(+3+delta)、(+1+delta)、(-1+delta)、(-3+delta)、(-5+delta)、(-7+delta)。其中delta是由第 一、第二外加電容胞C0a與C0b決定，例如當第一外加電容胞C0a與第一電容C1之大小比例為100%，第二外加電容胞C0b與第一電容C1之大小比例99%。以(+1 +1 +1 +1 +1 +1 +1)*(C1/C2)+(+1 -1+delta)*(C1/C2)=>(+7 +delta)*(C1/C2)為例說明。首先，第一外加電容胞C0a為+1，可得到與第一電容大小之比例100%；而第二外加電容胞C0b為-1+delta，可得到與第一電容大小之比例99%。第6A圖中，第二外加電容胞C0b之空白虛線框框Dab表示-1，縮小後之實線框框Byb為-1+delta，因此縮小後之實線框框Byb與虛線框框Dab之差異即為預設之電容差值delta；而第一電容胞C0a為+1，如第6A圖中第一電容胞C0a之填滿剖面線之框框Bya為+1。接著，輸入碼為111時，第一電容胞1~7乘以正參考電壓使得每一第一電容胞1~7儲存之電荷皆為+1，因此，在開關電容電路302a運作時，可產生(+7 +delta)*(C1/C2)之總電荷值。利用此總電荷值(+7 +delta)*(C1/C2)可得到一包含有反向偏移值之直流偏壓Vop或Von，利用反向偏移值來補償直流偏移值造成之誤差，解決習知技術之問題。
以下舉例說明本發明實施例之第一、第二外加電容胞C0a與C0b決定之電容差值delta之各種比例設定方式。
一實施例，如第6B圖所示，當第一電容C1之所有電容胞之間無不匹配(mismatch)問題，此時不需要補償偏移值，可將第一、第二外加電容胞C0a與C0b之電容值設定為相同大小，即第一外加電容胞C0a之電容值等於第一電容C1之任一電容胞之電容值，第二外加電容胞C0b之電容值亦等於第一電容C1之任一電容胞之電容值。此時第一外加電容胞C0a之第一電容值X與第二外加電容胞C0b之第二電容值Y分別乘以正參考電壓VRP(假設為+1V)與負參考電壓VRN(假設為-1V)而可得到相減之一電壓差值X-Y=0，以得到反向偏移值等於零。
一實施例，如第6C圖所示，第一外加電容胞C0a之值等於 第一電容C1之任一電容胞之值+電容差值delta，如該圖所示之虛線框框處Daa+delta後等於實線框框處Bya；而第二外加電容胞C0b之值等於第一電容C1之任一電容胞之值，如該圖所示之實線框框Byb處。當開關電容電路進行切換時，第一外加電容胞C0a之第一電容值X乘以正參考電壓VRP(假設為+1V)等於+1+delta，而第二外加電容胞C0b之第二電容值Y乘以負參考電壓VRN(假設為-1V)等於-1，而可得到相減之一電壓差值X-Y，即為反向偏移值(+1+delta)-1=delta。轉換裝置加入反向偏移值後，運算放大器依據輸入碼之控制，可產生包含有反向偏移值之多個總電荷值，如下：(+1 +1 +1 +1 +1 +1 +1)*(C1/C2)+(+1+delta -1)*(C1/C2)=>(+7 +delta)*(C1/C2)；(+1 +1 +1 +1 +1 +1 -1)*(C1/C2)+(+1+delta -1)*(C1/C2)=>(+5+delta)*(C1/C2)；(+1 +1 +1 +1 +1 -1 -1)*(C1/C2)+(+1+delta -1)*(C1/C2)=>(+3+delta)*(C1/C2)；(+1 +1 +1 +1 -1 -1 -1)*(C1/C2)+(+1+delta -1)*(C1/C2)=>(+1+delta)*(C1/C2)；(+1 +1 +1 -1 -1 -1 -1)*(C1/C2)+(+1+delta -1)*(C1/C2)=>(-1+delta)*(C1/C2)；(+1 +1 -1 -1 -1 -1 -1)*(C1/C2)+(+1+delta -1)*(C1/C2)=>(-3+delta)*(C1/C2)；(+1 -1 -1 -1 -1 -1 -1)*(C1/C2)+(+1+delta -1)*(C1/C2)=>(-5+delta)*(C1/C2)；(-1 -1 -1 -1 -1 -1 -1)*(C1/C2)+(+1+delta -1)*(C1/C2)=>(-7+delta)*(C1/C2)。
另一實施例中，本發明實施利之外加電容胞之個數不限於兩個外加電容胞，可為上述之複數個，例如為六個，則電容偏移值可為[(+1)+(-1+delta1)+(1+delta2)+(-1+delta3)+(1+delta4)+(-1+delta5)]*C1=(delta1+delta2+delta3+delta4+delta5)*C1。進一步而言，電容偏移值或反向偏移值可為複數個外加電容胞之間的電容差值(delta1~delta5)的不同組合所產生的偏移值。一實施例，補償直流偏移 值之方式可根據開關電路的切換以及複數個外加電容胞與第一電容C1之任一電容胞間之複數個比例值或複數個外加電容胞之間的電容差值來補償直流偏移值。複數個比例值可為，例如，一第一外加電容胞C0a與第一電容C1之任一電容胞之一第一比例值、一第二外加電容胞C0b與第一電容C1之該任一電容胞之一第二比例值、一第三外加電容胞C0c(未圖示)與第一電容C1之該任一電容胞之一第三比例值。需注意外加電容胞之數目可依據需求調整。
需注意，上述正參考電壓VRP與負參考電壓VRN之值可為其他數值，不限於上述+1與-1。而外加電容胞之比例也可以依據需求任意調整，如預設為102%與98%之第一電容C1之任一電容胞之大小，且不限於依據第一電容之大小設定比例。
第7圖顯示本發明一實施例之一種提供偏移值於轉換裝置之方法，包含有下列步驟：步驟S702：開始。
步驟S704：提供一開關電路，其包含複數個開關。
步驟S706：根據開關電路的切換來利用一第一電容儲存一第一電荷值以產生一直流偏壓，其中第一電容包含有複數個第一電容胞，直流偏壓包含有一直流偏移值，直流偏移值係由於複數個第一電容胞之間不匹配而產生。
步驟S708：根據開關電路的切換以及一第一外加電容胞與一第二外加電容胞之間之一電容差值來補償直流偏移值。
步驟S710：結束。
綜上所述，本發明實施例之轉換裝置，利用複數個外加電容胞間的電容差值製造出複數種極小的反相偏移值，以產生補償原本電路直流偏壓之反相補償偏移值，而可解決習知技術轉換裝置電容不匹配之問題。
以上雖以實施例說明本發明，但並不因此限定本發明之範圍，只要不脫離本發明之要旨，該行業者進行之各種變形或變更均落入本發明之申請專利範圍。
300‧‧‧轉換裝置
301‧‧‧放大器
302a、302b‧‧‧電路
302a1、302b1‧‧‧外加電容胞
302a2、302b2‧‧‧開關電容電路
C0a、C0b、C1、C2‧‧‧電容

Claims (12)

  1. 一種轉換裝置，包含有：一開關電路，包含有複數個開關；一第一電容，用以根據該開關電路的切換來儲存一第一電荷值；複數個外加電容胞，包含具有一電容差值之一第一外加電容胞與一第二外加電容胞，用以根據該開關電路的切換來分別儲存極性大小不同之一第二電荷值與一第三電荷值；以及一運算放大器，依據該第一電荷值產生一直流偏壓，該直流偏壓包含有一直流偏移值，該運算放大器並依據該第二電荷值與該第三電荷之差值產生一反相直流偏移值，以補償該直流偏移值。
  2. 如申請專利範圍第1項所述之裝置，其中該第一電容包含有複數個第一電容胞，其中該第一外加電容胞之電容值小於該第一電容胞之電容值，該第二外加電容胞之電容值不小於該第一電容胞之電容值。
  3. 如申請專利範圍第1項所述之裝置，其中該第一電容包含有複數個第一電容胞，該直流偏移值係由於該複數個第一電容胞之間不匹配而產生。
  4. 如申請專利範圍第1項所述之裝置，其中一該第一外加電容胞與一該第一電容胞具有一第一比例值，且一該第二外加胞與一該第一電容胞具有一第二比例值，該運算放大器依據該第一比例值與該第二比例值之差值來補償該直流偏移值。
  5. 一種轉換裝置，包含有：一運算放大器，用以產生一直流偏壓；一第一電容，包含有複數個第一電容胞，用以產生一第一電荷值，該第一電荷值具有一電荷誤差值，其中至少一該第一電 容胞具有一電容誤差值，該電荷誤差值與該電容誤差值有關；一第一外加電容胞，用以儲存一正電荷值；一第二外加電容胞，用以儲存一負電荷值，其中該正電荷值與該負電荷值具有一電荷差值；以及其中，該運算放大器依據該第一電荷值、該正電荷值、該負電荷值產生該直流偏壓，且該電荷差值用以補償該電荷誤差值。
  6. 如申請專利範圍第5項所述之裝置，更包含複數個開關，該複數個開關用以依據一第一時脈訊號與一第二時脈訊號切換該第一電容、該第一外加電容胞、及該第二外加電容胞來進行充放電。
  7. 如申請專利範圍第5項所述之裝置，其中該第一外加電容胞與該第二外加電容胞具有一電容差值，且該運算放大器依據該電容差值來補償該電荷誤差值。
  8. 如申請專利範圍第5項所述之裝置，其中該第一外加電容胞與一該第一電容胞具有一第一比例值，該第二外加電容胞與一該第一電容胞具有一第二比例值，該第一比例值與該第二比例值大小不同，該運算放大器依據該第一比例值與該第二比例值之差值來補償該電荷誤差值。
  9. 一種補償轉換裝置偏移值之方法，包含：提供一開關電路，其包含複數個開關；根據該開關電路的切換來利用一第一電容儲存一第一電荷值以產生一直流偏壓，其中該第一電容包含有複數個第一電容胞，該直流偏壓包含有一直流偏移值，該直流偏移值係由於該複數個第一電容胞之間不匹配而產生；以及根據該開關電路的切換以及一第一外加電容胞與一第二外加電容胞之間之一電容差值來補償該直流偏移值。
  10. 如申請專利範圍第9項所述之方法，其中該第一外加電容胞之電容值大於該第一電容胞之電容值，該第二外加電容胞之電容值不大於該第一電容胞之電容值。
  11. 如申請專利範圍第9項所述之方法，其中該第一外加電容胞與一該第一電容胞具有一第一比例值，且該第二外加電容胞與一該第一電容胞具有一第二比例值，該補償該直流偏移值之步驟包含：依據該第一比例值與該第二比例值之差值來補償該直流偏移值。
  12. 如申請專利範圍第11項所述之方法，其中該補償該直流偏移值之步驟更包含：根據該開關電路的切換以及一第三外加電容胞與一該第一電容胞間之一第三比例值來補償該直流偏移值。
TW103100251A 2014-01-03 2014-01-03 加入偏移値之轉換裝置與方法 TWI536745B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103100251A TWI536745B (zh) 2014-01-03 2014-01-03 加入偏移値之轉換裝置與方法
US14/588,816 US9287888B2 (en) 2014-01-03 2015-01-02 Converter with an additional DC offset and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103100251A TWI536745B (zh) 2014-01-03 2014-01-03 加入偏移値之轉換裝置與方法

Publications (2)

Publication Number Publication Date
TW201528690A true TW201528690A (zh) 2015-07-16
TWI536745B TWI536745B (zh) 2016-06-01

Family

ID=53495980

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103100251A TWI536745B (zh) 2014-01-03 2014-01-03 加入偏移値之轉換裝置與方法

Country Status (2)

Country Link
US (1) US9287888B2 (zh)
TW (1) TWI536745B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9998105B2 (en) * 2014-05-30 2018-06-12 Cypress Semiconductor Corporation Programmable switched capacitor block
US9831864B2 (en) * 2014-05-30 2017-11-28 Cypress Semiconductor Corporation Programmable switched capacitor block
US10008928B2 (en) * 2015-08-14 2018-06-26 Intersil Americas LLC Enhanced switched capacitor filter (SCF) compensation in DC-DC converters
TWI800808B (zh) 2021-03-25 2023-05-01 瑞昱半導體股份有限公司 數位類比轉換裝置及其數位類比轉換方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9224238D0 (en) * 1992-11-19 1993-01-06 Vlsi Technology Inc Pipelined analog to digital converters and interstage amplifiers for such converters
US5574457A (en) * 1995-06-12 1996-11-12 Motorola, Inc. Switched capacitor gain stage
KR100431747B1 (ko) * 2001-11-29 2004-05-17 주식회사 하이닉스반도체 스위칭 노이즈가 제거된 스위치드 커패시터 적분기
US7009549B1 (en) * 2004-12-30 2006-03-07 Texas Instruments Incorporated Switched-capacitor circuit with scaled reference voltage
TWI270254B (en) * 2005-09-16 2007-01-01 Univ Nat Chiao Tung Reprogrammable switched-capacitor input circuit for receiving digital test stimulus signal in analog test
US7429946B2 (en) * 2006-12-05 2008-09-30 Infineon Technologies Ag Capacitor averaging converter
US8009074B2 (en) * 2010-01-12 2011-08-30 Mediatek Inc. Digital-to-analog converter and code mapping method applied to the digital-to-analog converter

Also Published As

Publication number Publication date
TWI536745B (zh) 2016-06-01
US9287888B2 (en) 2016-03-15
US20150194976A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
US9385740B2 (en) SAR ADC and method thereof
JP5836020B2 (ja) Ａ／ｄ変換器
US10158369B2 (en) A/D converter
US20080238743A1 (en) Dither circuit and analog digital converter having dither circuit
US9097556B2 (en) Method for reducing non-linearity during measurement of a physical parameter and electronic circuit for implementing the same
US9065480B1 (en) Digital-to-analog converter apparatus having a reconfigurable resistor-capacitor circuit
TWI536745B (zh) 加入偏移値之轉換裝置與方法
JP2011120091A (ja) 逐次比較ａ／ｄ変換器
US10735016B2 (en) D/A conversion circuit, quantization circuit, and A/D conversion circuit
US7095350B2 (en) DA converter circuit provided with DA converter of segment switched capacitor type
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
JP2016100871A (ja) Δς変調器
JP5198427B2 (ja) シグマデルタ変調器
CN104779959B (zh) 加入偏移值的转换装置与方法
TW201921843A (zh) 使用靴帶式開關之五位階切換電容式數位轉類比轉換器(dac)
JP4454498B2 (ja) スイッチトキャパシタシステム、方法、および使用
TW201728090A (zh) 電荷再分配連續逼近式類比數位轉換器及其控制方法
TWI726822B (zh) 訊號轉換裝置
JP2013192273A (ja) Ａ／ｄ変換回路、電子機器及びａ／ｄ変換方法
JP6131102B2 (ja) 逐次比較型ａ／ｄ変換器及びその駆動方法
JP2011244200A (ja) デルタシグマ変調装置
KR100685688B1 (ko) 설정 에러의 변경을 억제할 수 있는 스위치형 커패시터회로 타입의 디지털/아날로그 컨버터
CN105703775B (zh) 一种积分模数转换器和积分模数的转换方法
KR101186916B1 (ko) 커패시터 간의 미스매치를 보정하는 디지털-아날로그 컨버터
WO2021144941A1 (ja) デジタル／アナログ合成積分器とそれを用いたδς変調器