CN111697963B - 一种适用于纹波消除环路的积分器 - Google Patents

一种适用于纹波消除环路的积分器 Download PDF

Info

Publication number
CN111697963B
CN111697963B CN202010541457.9A CN202010541457A CN111697963B CN 111697963 B CN111697963 B CN 111697963B CN 202010541457 A CN202010541457 A CN 202010541457A CN 111697963 B CN111697963 B CN 111697963B
Authority
CN
China
Prior art keywords
switch
pole plate
cint1
cint2
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010541457.9A
Other languages
English (en)
Other versions
CN111697963A (zh
Inventor
李靖
吴健民
张中
宁宁
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010541457.9A priority Critical patent/CN111697963B/zh
Publication of CN111697963A publication Critical patent/CN111697963A/zh
Application granted granted Critical
Publication of CN111697963B publication Critical patent/CN111697963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/945—Proximity switches
    • H03K17/955—Proximity switches using a capacitive detector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Abstract

本发明属于集成电路领域，尤其涉及一种适用于纹波消除环路的积分器。本发明采用三个状态的积分器，在自归零(AZ)状态和信号传输(TS)状态之间加入一个预充电(PC)状态；在自归零(AZ)状态结束后，通过对运放Gm3输出端电容进行预充电，使其电压提前充电至与积分电容Cint1_a和Cint2_a上电压一致，使得在自归零(AZ)状态结束切换至信号传输(TS)状态时不会有较大的充放电过程，这样当积分器从预充电(PC)状态切换至信号传输(TS)状态时，运放输出端不会经历电压跳变，也就不会形成残余尖峰，从而提高了信号质量。

Description

一种适用于纹波消除环路的积分器
技术领域
本发明属于集成电路领域，尤其涉及一种适用于纹波消除环路的积分器。
背景技术
随着几年来物联网的飞速发展，越来越多的现实应用需要低频信号测量装置，如脑电图(EEG)，心电图(ECG)和肌电图(EMG)等生物信号，都需要通过传感器将这些生物信号转化为电信号进行检测。这些生物信号都十分微弱，小到几十微伏到几十毫伏的数量级，并且提供的频率范围只从直流到几百Hz，在如此低的频率下，通常会受到闪烁噪声和失调电压等非理想因素的影响，这种非理想因素已证明对信号的采集是相当不利的，因此有必要采取相对应的技术来消除这些非理想因素同时又能处理该微弱的生物信号，仪表放大器作为一种精密放大器，被广泛的应用于放大微小的差分信号。相较于传统的运算放大器，高精密仪表放大器呈现出高输入阻抗，低噪声，低失调电压和高共模抑制比等优点，而且实现低噪声、低纹波性能的高精度仪表放大器对于处理这些微弱信号来说尤为重要。
降低系统失调和噪声所采用的动态失调消除技术，通常有自调零技术和斩波技术，但是自调零技术会引入过采样宽带噪声，同时开关电荷的注入会带来残余失调，所以自调零技术不适合于低噪声领域，所以通常采用斩波技术来消除失调和噪声。由于传统斩波稳定结构存在残余失调与残余纹波幅度的折中，为解决该问题，引入纹波消除环路(Ripplereductionloop)来实现较低的残余失调的性能同时还能降低输出纹波幅度。
如图1，是一种常见的纹波抑制环路结构示意图，其原理为将输出的纹波，经过电容采样，积分器101积分，并最终通过跨导放大器转化为反馈电流补偿失调，从而抑制了纹波。然而积分器101的失调电压会通过检测电容Cs1、Cs2在输出形成较大的残余纹波，故而必须消除。为了消除残余纹波，一种方法是对积分器101加上输入失调存储(如图2)，可是这又带来了新的问题：积分器101在整个工作中一直在自归零(AZ)状态和信号传输(TS)状态之间转换，当其处于自归零(AZ)状态时(如图3)，积分器101输出为其失调电压，当其处于信号传输(TS)状态时(如图4)，积分器101输出为正常纹波补偿时的电压，约为几百毫伏，这种转换会在输出形成新的残余尖峰，影响信号质量，必须被消除。
发明内容
针对上述存在问题或不足，为解决现有纹波抑制环路结构中积分器输入失调存储过程中引入残余尖峰的问题，本发明提供了一种适用于纹波消除环路的积分器，包含三个状态，在自归零(AZ)状态和信号传输(TS)状态之间加入一个预充电(PC)状态，使得在自归零(AZ)状态结束切换至信号传输(TS)状态时不会有较大的充放电过程，因此极大幅度的抑制甚至消除了尖峰。
为实现上述目的，本发明技术方案为：
一种适用于纹波消除环路的积分器(如图5)，包括运放Gm3、积分电容Cint1_a、Cint1_b、Cint2_a、Cint1_b、自归零电容Caz1、Caz2、斩波器CH2、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第九开关S9、第十开关S10、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16。
第一开关S1连接积分电容Cint1_a下极板和积分电容Cint1_b下极板，第二开关S2连接积分电容Cint2_a下极板和积分电容Cint2_b下极板，第三开关S3连接积分电容Cint1_b下极板和运放Gm3正输出端，第四开关S4连接积分电容Cint2_b下极板和运放Gm3负输出端，第五开关S5连接运放正输出端和负输入端，第六开关S6连接运放负输出端和正输入端，第七开关S7连接积分电容Cint1_a上极板和地，第八开关S8连接积分电容Cint2_a上极板和地，第九开关S9连接积分电容Cint1_b上极板和地，第十开关S10连接积分电容Cint2_b上极板和地，第十一开关S11连接积分电容Cint1_a上极板和自归零电容Caz1的下极板，第十二开关S12连接积分电容Cint2_a上极板和自归零电容Caz2的下极板，第十三开关S13连接积分电容Cint1_b上极板和自归零电容Caz1的下极板，第十四开关S14连接积分电容Cint2_b上极板和自归零电容Caz2的下极板，第十五开关S15连接斩波器CH2的输入端和地，第十六开关S16连接斩波器CH2的另一输入端和地。
上述开关工作在(如图6)所示的时序下，使积分器工作于三种状态，分别为信号传输(TS)状态、自归零(AZ)状态、预充电(PC)状态。
在信号传输(TS)状态，(如图7)所示：第一开关S1、第二开关S2、第三开关S3、第四开关S4、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14闭合，第五开关S5、第六开关S6、第七开关S7、第八开关S8、第九开关S9、第十开关S10、第十五开关S15、第十六开关S16断开。
在自归零(AZ)状态，(如图8)所示，第一开关S1、第二开关S2、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第九开关S9、第十开关S10、第十五开关S15、第十六开关S16闭合，第三开关S3、第四开关S4、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14断开。
在预充电(PC)状态，(如图9)所示，第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第十三开关S13、第十四开关S14闭合。第一开关S1、第二开关S2、第九开关S9、第十开关S10、第十一开关S11、第十二开关S12、、第十五开关S15、第十六开关S16断开。
上述适用于纹波消除环路的积分器负输出端为积分电容Cint1_a的下极板，其正输出端为积分电容Cint2_a的下极板；积分器正输入端为第十五开关S15的非接地端，其负输入端为第十六开关S16的非接地端。
本发明采用三个状态的积分器，在自归零(AZ)状态和信号传输(TS)状态之间加入一个预充电(PC)状态；在自归零(AZ)状态结束后，通过对运放Gm3输出端电容进行预充电，使其电压提前充电至与积分电容Cint1_a和Cint2_a上电压一致，使得在自归零(AZ)状态结束切换至信号传输(TS)状态时不会有较大的充放电过程，这样当积分器从预充电(PC)状态切换至信号传输(TS)状态时，运放输出端不会经历电压跳变，也就不会形成残余尖峰，从而提高了信号质量。
附图说明
图1为现有纹波抑制环路结构示意图；
图2为现有带有输入失调存储的纹波抑制环路结构示意图；
图3为传统输入失调存储中的自归零(AZ)状态示意图；
图4为传统输入失调存储中的信号传输(TS)状态示意图；
图5为本发明带有预充电状态的积分器结构示意图；
图6为本发明的控制开关时序示意图；
图7为本发明中积分器的信号传输(TS)状态示意图；
图8为本发明中积分器的自归零(AZ)状态示意图；
图9为本发明中积分器的预充电(PC)状态示意图；
具体实施方式
下面结合附图和具体实施例进一步说明本发明。
如图5所示为本发明提供的一种适用于纹波消除环路的带有预充电状态的积分器示意图，包括运放Gm3、积分电容Cint1_a,b、Cint2_a,b,自归零电容Caz1，2、斩波器CH2、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第九开关S9、第十开关S10、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16。
第一开关S1连接积分电容Cint1_a下极板和积分电容Cint1_b下极板，第二开关S2连接积分电容Cint2_a下极板和积分电容Cint2_b下极板，第三开关S3连接积分电容Cint1_b下极板和运放Gm3正输出端，第四开关S4连接积分电容Cint2_b下极板和运放Gm3负输出端，第五开关S5连接运放正输出端和负输入端，第六开关S6连接运放负输出端和正输入端，第七开关S7连接积分电容Cint1_a上极板和地，第八开关S8连接积分电容Cint2_a上极板和地，第九开关S9连接积分电容Cint1_b上极板和地，第十开关S10连接积分电容Cint2_b上极板和地，第十一开关S11连接积分电容Cint1_a上极板和自归零电容Caz1的下极板，第十二开关S12连接积分电容Cint2_a上极板和自归零电容Caz2的下极板，第十三开关S13连接积分电容Cint1_b上极板和自归零电容Caz1的下极板，第十四开关S14连接积分电容Cint2_b上极板和自归零电容Caz2的下极板，第十五开关S15连接斩波器CH2的输入端和地，第十六开关S16连接斩波器CH2的另一输入端和地。
本实例的工作过程为：
在自归零(AZ)状态(如图8),此时与传统的输入失调存储状态一致，Caz1,2上存储失调电压，运放Gm3的输出为失调电压，而积分电容Cint1,2上保持上一周期结束时Gm3的输出电压，也即是正确的纹波补偿电压，在预充电(PC)状态(如图9),此时Cint1_b、Cint2_b率先开始积分，经过预充电状态后运放Gm3的输出变为正确的纹波补偿电压，而Cint1_a、Cint2_a仍然保持上一周期结束时的电压，持续补偿纹波，在信号传输(TS)状态(如图7)，此时与传统的信号传输状态一致，积分电容Cint1_a、Cint1_b、Cint2_a、Cint2_b上开始存储正确的纹波补偿电压，由于预充电状态的存在，运放Gm3输出端电压经历跳变时与下一级断开，不会影响到跨导放大器Gm4的输入，从而避免的尖峰的产生。
综上可见，本发明积分器在自归零阶段(AZ)，进行输入失调存储，接着在预充电阶段(PC)，对运放输出电容进行预充电，此阶段积分器与跨导放大器断开，当其输出电压与积分电容Cint1_a和Cint2_a上电压一致后进入信号传输阶段(TS)，积分器输出再接通下一级。由于预充电状态的存在，运放Gm3输出端电压经历跳变时与下一级断开，不会影响到跨导放大器Gm4的输入，从而避免的尖峰的产生。

Claims (2)

1.一种适用于纹波消除环路的积分器，其特征在于：
包括运放Gm3、积分电容Cint1_a、Cint1_b、Cint2_a、Cint2_b、自归零电容Caz1、Caz2、斩波器CH2、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第九开关S9、第十开关S10、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15和第十六开关S16；
第一开关S1连接积分电容Cint1_a下极板和积分电容Cint1_b下极板，第二开关S2连接积分电容Cint2_a下极板和积分电容Cint2_b下极板，第三开关S3连接积分电容Cint1_b下极板和运放Gm3正输出端，第四开关S4连接积分电容Cint2_b下极板和运放Gm3负输出端，第五开关S5连接运放正输出端和负输入端，第六开关S6连接运放负输出端和正输入端，第七开关S7连接积分电容Cint1_a上极板和地，第八开关S8连接积分电容Cint2_a上极板和地，第九开关S9连接积分电容Cint1_b上极板和地，第十开关S10连接积分电容Cint2_b上极板和地，第十一开关S11连接积分电容Cint1_a上极板和自归零电容Caz1的下极板，第十二开关S12连接积分电容Cint2_a上极板和自归零电容Caz2的下极板，第十三开关S13连接积分电容Cint1_b上极板和自归零电容Caz1的下极板，第十四开关S14连接积分电容Cint2_b上极板和自归零电容Caz2的下极板，第十五开关S15连接斩波器CH2的输入端和地，第十六开关S16连接斩波器CH2的另一输入端和地；
上述开关使适用于纹波消除环路的积分器工作于三种状态，分别为信号传输TS状态、自归零AZ状态和预充电PC状态；
在信号传输TS状态：第一开关S1、第二开关S2、第三开关S3、第四开关S4、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14闭合，第五开关S5、第六开关S6、第七开关S7、第八开关S8、第九开关S9、第十开关S10、第十五开关S15、第十六开关S16断开；
在自归零AZ状态：第一开关S1、第二开关S2、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第九开关S9、第十开关S10、第十五开关S15、第十六开关S16闭合，第三开关S3、第四开关S4、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14断开；
在预充电PC状态：第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第十三开关S13、第十四开关S14闭合；第一开关S1、第二开关S2、第九开关S9、第十开关S10、第十一开关S11、第十二开关S12、第十五开关S15、第十六开关S16断开；
上述适用于纹波消除环路的积分器负输出端为积分电容Cint1_a的下极板，其正输出端为积分电容Cint2_a的下极板；积分器正输入端为第十五开关S15的非接地端，其负输入端为第十六开关S16的非接地端。
2.如权利要求1所述适用于纹波消除环路的积分器，其特征在于：
其工作流程具体如下：
在自归零AZ状态Caz1,2上存储失调电压，运放Gm3的输出为失调电压，而积分电容Cint1,2上保持上一周期结束时Gm3的输出电压，也即是正确的纹波补偿电压；
在预充电PC状态,此时Cint1_b、Cint2_b率先开始积分，经过预充电状态后运放Gm3的输出变为正确的纹波补偿电压，而Cint1_a、Cint2_a仍然保持上一周期结束时的电压，持续补偿纹波；
在信号传输TS状态，积分电容Cint1_a、Cint1_b、Cint2_a、Cint2_b上开始存储正确的纹波补偿电压，运放Gm3输出端电压经历跳变时与下一级断开；
在自归零阶段AZ，进行输入失调存储；接着在预充电阶段PC，对运放输出电容进行预充电，此阶段积分器与跨导放大器断开，当其输出电压与积分电容Cint1_a和Cint2_a上电压一致后进入信号传输阶段TS，积分器输出再接通下一级。
CN202010541457.9A 2020-06-15 2020-06-15 一种适用于纹波消除环路的积分器 Active CN111697963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010541457.9A CN111697963B (zh) 2020-06-15 2020-06-15 一种适用于纹波消除环路的积分器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010541457.9A CN111697963B (zh) 2020-06-15 2020-06-15 一种适用于纹波消除环路的积分器

Publications (2)

Publication Number Publication Date
CN111697963A CN111697963A (zh) 2020-09-22
CN111697963B true CN111697963B (zh) 2023-03-21

Family

ID=72480932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010541457.9A Active CN111697963B (zh) 2020-06-15 2020-06-15 一种适用于纹波消除环路的积分器

Country Status (1)

Country Link
CN (1) CN111697963B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362761B1 (en) * 1999-03-19 2002-03-26 Stmicroelectronics S.R.L. Efficient switched capacitor integrator
CN108494370A (zh) * 2018-05-31 2018-09-04 福州大学 斩波稳定仪表放大器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2585249B2 (ja) * 1987-03-06 1997-02-26 株式会社東芝 音声増幅器のシヨツク音防止回路
KR100674912B1 (ko) * 2004-09-24 2007-01-26 삼성전자주식회사 슬루 레이트（ｓｌｅｗ ｒａｔｅ）를 개선시킨 차동 증폭회로
US8093914B2 (en) * 2007-12-14 2012-01-10 Cypress Semiconductor Corporation Compensation circuit for a TX-RX capacitive sensor
JP5102603B2 (ja) * 2007-12-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体集積回路
US20090273386A1 (en) * 2008-05-01 2009-11-05 Custom One Design, Inc Apparatus for current-to-voltage integration for current-to-digital converter
CN101304251B (zh) * 2008-05-30 2010-06-02 西安电子科技大学 用于片上长线互连的差分接口电路
CN103119473B (zh) * 2010-09-28 2016-06-08 株式会社藤仓 静电电容传感器以及静电电容传感器的故障判定方法
CN102075167B (zh) * 2010-11-22 2014-03-12 西安电子科技大学 时钟调整电路和时钟电路的调整方法
JP2012119941A (ja) * 2010-12-01 2012-06-21 Toyota Central R&D Labs Inc 反転電圧出力回路
US8901965B2 (en) * 2011-08-03 2014-12-02 Ben-Gurion University Of The Negev Research And Development Authority Device and method for dual-mode logic
CN103997306B (zh) * 2013-02-16 2018-07-27 马克西姆综合产品公司 快速稳定的电容耦合放大器
KR101659789B1 (ko) * 2013-11-26 2016-09-26 셈테크 코포레이션 근접 검출을 위한 용량성 감지 인터페이스
CN105490649B (zh) * 2014-09-15 2018-11-02 杭州万高科技股份有限公司 仪表放大器
CN106972834B (zh) * 2017-02-24 2019-09-20 浙江大学 一种用于电容耦合斩波放大器的纹波消除环路
CN110212873B (zh) * 2019-07-10 2023-12-05 桂林电子科技大学 应用于可穿戴干电极心电监测的低噪声高输入阻抗放大器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362761B1 (en) * 1999-03-19 2002-03-26 Stmicroelectronics S.R.L. Efficient switched capacitor integrator
CN108494370A (zh) * 2018-05-31 2018-09-04 福州大学 斩波稳定仪表放大器

Also Published As

Publication number Publication date
CN111697963A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
US11266340B2 (en) Multi-channel scalable EEG acquisition system on a chip with integrated patient specific seizure classification and recording processor
CN108431749B (zh) 一种电容变化量检测电路及触摸屏、触摸检测方法
CN101399550B (zh) 离散时间可编程增益adc输入电路及方法
CN109787563A (zh) 一种基于运放失调补偿的相关双采样电路
US8362939B2 (en) Switched-capacitor pipeline ADC stage
WO2008094626A2 (en) Common-mode insensitive sampler
US10809792B2 (en) Correlated double sampling amplifier for low power
CN111697963B (zh) 一种适用于纹波消除环路的积分器
US6396334B1 (en) Charge pump for reference voltages in analog to digital converter
US20090167362A1 (en) Comparator
CN114257241A (zh) 一种开关电容采样电路共模抵消电路
US11264959B2 (en) Reference precharge system
CN103762989B (zh) 数模转换电路
CN111865313A (zh) 快速电容感应装置及电容信号检测方法
CN101123122A (zh) 一种数据采样/保持方法及其电路
CN106353683A (zh) 半导体装置、电池监视装置以及电池单元的电压检测方法
CN109639261A (zh) 比较电路、延时消除方法
JPS60501085A (ja) 演算増幅器の改良されたスル−レ−トを達成するための回路
CN213275733U (zh) 一种霍尔传感器电流监测电路
CN220983777U (zh) 一种电压输出驱动电路、转换器及电子设备
Mu et al. An 8-Channel Analog Front-End with a PVT-lnsensitive Switched-Capacitor and Analog Combo DC Servo Loop Achieving 300mV Tolerance and 0.64 s Recovery Time to Electrode-DC Offset for Physiological Signal Recording
CN116840570A (zh) 伪差分电容检测电路及检测方法
Karimlou et al. A time-based analogue-to-digital converter for ECG applications
CN113824909B (zh) 可消除寄生效应的高级数tdi模拟域电路及其实现方法
CN215839116U (zh) 脑电信号采集终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant