CN114665715B - 具有纹波抑制电路的斩波运放电路及电器设备 - Google Patents

Abstract

本发明公开一种具有纹波抑制电路的斩波运放电路及电器设备，所述具有纹波抑制电路的斩波运放电路包括：第一斩波开关；第一放大器及第二斩波开关；第一放大器的输入失调电压经第一放大器和第二斩波开关后输出为第一高频毛刺电压信号；第二放大器，输入与第二斩波开关的输出连接，输出为整个斩波运放电路的输出；纹波抑制电路，其输入端与所述第二斩波开关的输出端连接，所述纹波抑制电路的输出端与所述第一放大器的输出端连接；本发明可以实现放大器超低输入失调电压情况下，解决现有失调电压抑制技术所引起的输出纹波干扰问题。

Description

具有纹波抑制电路的斩波运放电路及电器设备

技术领域

本发明涉及斩波运放技术领域，特别涉及一种具有纹波抑制电路的斩波运放电路及电器设备。

背景技术

随着科技发展，低失调电压和低失调电压漂移的高精度运算放大器在工业控制、医疗检测和无线传感器网络等领域均有广泛的运用，如脑电图、心电图和肌电图等医疗检测信号，都需要通过传感器将这些医疗检测信号转化为电信号进行检测。这些医疗检测信号都十分微弱，小到几十微伏到几十毫伏的数量级，并且提供的频率范围只从直流到几百赫兹，在如此低的频率下，通常会受到闪烁噪声和失调电压等非理想因素的影响，这种非理想因素已证明对信号的采集是相当不利的，因此有必要采取相对应的技术来消除这些非理想因素同时又能处理该微弱的医疗检测信号。因此，如何能够在实现超低输入失调电压的情况下，实现有效的解决常规斩波运放的输出纹波问题，解决现有失调电压抑制技术所引起的输出纹波干扰，成了人们的追求所在。

发明内容

本发明的主要目的是提出一种具有纹波抑制电路的斩波运放电路及电器设备，旨在实现放大器超低输入失调电压情况下，解决现有失调电压抑制技术所引起的输出纹波干扰。

为实现上述目的，本发明提出的具有纹波抑制电路的斩波运放电路，所述具有纹波抑制电路的斩波运放电路包括：

第一斩波开关，用于接入第一有用低频电压信号，所述第一有用低频电压信号经所述第一斩波开关后为第一有用高频电压信号；

第一放大器及第二斩波开关，依次与所述第一斩波开关的输出端连接，所述第一有用高频电压信号经所述第一放大器和所述第二斩波开关后输出为第一有用低频电压信号；所述第一放大器的输入失调电压经第一放大器和所述第二斩波开关后输出为第一高频毛刺电压信号；

第二放大器，所述第二放大器的输入端与所述第二斩波开关的输出连接，所述第二放大器的输出端为所述斩波运放电路的输出端；

纹波抑制电路，其输入端与所述第二斩波开关的输出端连接，所述纹波抑制电路的输出端与所述第一放大器的输出端连接；所述纹波抑制电路用于采集所述第二斩波开关输出的第二有用低频电压信号和第一高频毛刺电压信号，所述纹波抑制电路对所述第一高频毛刺电压信号进行处理，以将所述第一高频毛刺电压信号转换为第二低频失调电流信号，并与所述第一放大器的输入失调电压引起的所述第一放大器输出的失调电流相抵消，以消除所述第一放大器的输入失调电压。

可选地，所述纹波抑制电路包括：

第三放大器，所述第三放大器的输入端为所述纹波抑制电路的输入端，所述第三放大器用于采集所述第二斩波开关输出的第二有用低频电压信号和第一高频毛刺电压信号，并转换为有用低频电流信号和第一高频毛刺电流信号；

毛刺规避型开关，所述毛刺规避型开关具有直流电压输入端、第一受控端、第二受控端、第三受控端、第一输入端、第二输入端、第一输出端及第二输出端，所述毛刺规避型开关的直流电压输入端用于接入直流电压，所述毛刺规避型开关的第一受控端用于接入第一开关信号，所述毛刺规避型开关的第二受控端用于接入第二开关信号，所述毛刺规避型开关的第三受控端用于接入充电控制信号，所述毛刺规避型开关的第一输入端及第二输入端分别与所述第三放大器的输出端连接，所述毛刺规避型开关用于将所述有用低频电流信号和第一高频毛刺电流信号转换为有用高频电流信号和第一低频失调电流信号；

积分器，所述积分器的输入端与所述毛刺规避型开关的输出端连接，所述积分器用于将所述有用高频电流信号转换成第二有用高频电压信号并滤除，以及将所述第一低频失调电流信号转换为低频失调电压信号；

双采样滤波器，所述双采样滤波器的输入端与所述积分器的输出端连接，所述双采样滤波器对所述积分器输出的信号进行进一步高频滤波处理，输出的信号只包含低频失调电压信号；

第四放大器，所述第四放大器的输入端与所述双采样滤波器的输出连接将所述双采样滤波器输出的低频失调电压信号转换为第二低频失调电流信号，并反馈至所述第一放大器的输出端，以与所述第一放大器输入失调电压引起的输出的失调电流相抵消。

可选地，所述毛刺规避型开关包括第一MOS管、第二MOS管、第三MOS、第四MOS管、第五MOS管及第六MOS管；

所述第一MOS管的栅极为所述毛刺规避型开关的第一受控端，并与所述第三MOS管的栅极连接，所述第一MOS管的源极为所述毛刺规避型开关的第一输入端，并与所述第二MOS管的源极和所述第五MOS管的漏极连接，所述第一MOS管的漏极为所述毛刺规避型开关的第一输出端，并与所述第四MOS管的漏极连接；所述第三MOS管的源极为所述毛刺规避型开关的第二输入端，并与所述第四MOS管的源极和所述第六MOS管的漏极连接，所述第三MOS管的漏极为所述毛刺规避型开关的第二输出端，并与所述第二MOS管的漏极连接，所述第二MOS管的栅极为所述毛刺规避型开关的第二受控端，并与所述第四MOS管的栅极连接；所述第五MOS管的栅极为所述毛刺规避型开关的第三受控端，并与所述第六MOS管的栅极连接，所述第五MOS管的源极为所述毛刺规避型开关的直流电压输入端，并与所述第六MOS管的源极连接；其中，

所述第五MOS管及所述第六MOS管在接收到充电控制信号时，能够在所述第二开关信号或所述第一开关信号输入之前的预设时间内导通，以使所述第一输入端的寄生电容，以及所述第二输入端的寄生电容接入直流电源，并进行充电，以减小所述毛刺规避型开关输出与输入导通前时刻输入信号上的毛刺信号，进而减小所述毛刺规避型开关导通后输出信号上的毛刺。

可选地，所述双采样滤波器包括两路采样滤波支路，所述采样滤波支路具有第一受控端、第二受控端、第三受控端、第四受控端、输入端及输出端，包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第一电容、第二电容、第三电容、第四电容及第五电容；

所述第一开关和所述第五开关与所述第一受控端电连接，所述第一开关的第一端、所述第四开关的第二端、所述第五开关的第一端及所述第八开关的第二端为所述采样滤波支路的输入端，所述第一开关的第二端与所述第一电容的第一端及所述第二开关的第一端分别连接；所述第二开关和所述第三开关与所述第二受控端电连接，所述第二开关的第二端为所述采样滤波支路的输出端，并与所述第三开关的第一端、所述第六开关的第二端、所述第七开关的第一端及所述第五电容的第一端分别连接；所述第三开关的第二端与所述第四开关的第一端及所述第二电容的第一端分别连接；所述第四开关和所述第八开关与所述第三受控端电连接；所述第五开关的第二端与所述第三电容的第一端及所述第六开关的第一端分别连接；所述第六开关和所述第七开关与所述第四受控端电连接；所述第七开关的第二端及所述第八开关的第一端及所述第四电容的第一端分别连接；所述第一电容的第二端、所述第二电容的第二端、所述第三电容的第二端、所述第四电容的第二端及所述第五电容的第二端分别接地。

可选地，在t=n-1时刻，所述第一开关和所述第五开关由闭合转为断开，所述第二开关和所述第三开关由断开转为闭合，所述第四开关、所述第六开关、所述第七开关以及所述第八开关保持断开状态，以使所述第一电容和所述第三电容在t=n-1时刻对所述积分器的输出信号进行采样，所述第五电容储存t=n-1时刻的第一输出信号；

在t=n时刻，所述第四开关和所述第八开关由闭合转为断开，所述第六开关和所述第七开关由断开转为闭合，所述第一开关、所述第二开关、所述第三开关以及所述第五开关保持断开状态，以使所述第二电容和所述第四电容在t=n时刻对所述积分器的输出信号进行采样，所述第五电容、所述第三电容及所述第四电容进行电荷共享得到t=n时刻的第二输出信号，所述第五电容储存t=n时刻的输出信号；

在t=n+1时刻，所述第一开关和所述第五开关由闭合转为断开，所述第二开关和所述第三开关由断开转为闭合，所述第四开关、所述第六开关、所述第七开关以及所述第八开关保持断开状态，以使所述第一电容和所述第三电容在t=n+1时刻对所述积分器的输出信号进行采样，所述第五电容、所述第一电容及所述第二电容进行电荷共享得到t=n+1时刻的第三输出信号，其中，n为大于等于1的正整数；

所述第一输出信号、所述第二输出信号及所述第三输出信号分别表示为t=n-1时刻、t=n时刻及t=n+1时刻的所述双采样滤波器的输出信号。

可选地，所述双采样滤波器还用于当所述双采样滤波器受控端的开关频率为斩波频率时，对所述积分器的输出信号在斩波频率处进行大于100dB抑制的陷波。

可选地，所述积分器包括第五放大器、第一电阻、第二电阻、第六电容及第七电容；

所述第五放大器的反向输入端为所述积分器的第一输入端，并与所述第六电容的第一端连接，所述第六电容的第二端与所述第一电阻的第二端连接，所述第五放大器的第一输出端为所述积分器的第一输出端，并与所述第一电阻的第一端连接；

所述第五放大器的正向输入端为所述积分器的第二输入端，并与所述第七电容的第一端连接；所述第七电容的第二端与所述第二电阻的第二端连接；所述第五放大器的第二输出端为所述积分器的第二输出端，并与所述第二电阻的第一端连接。

本发明还提出一种电器设备，包括上述的具有纹波抑制电路的斩波运放电路。

本发明技术方案通过设置纹波抑制电路将所述第一放大器A1的输入失调电压通过所述第二斩波开关CH2后产生的第一高频毛刺电流信号，调制成能与所述第一放大器A1的输入失调电压引起的所述第一放大器A1输出的失调电流相抵消的第二低频失调电流信号，进而减小了失调电压对高精度运算放大器的影响，并且减小了所述失调电压产生的高频纹波信号对输出信号造成的干扰。与常规电路中在斩波运放输出端接滤波器相比，本发明能够做到超低的输入失调电压，并且能够有效的解决常规斩波运放的输出纹波问题的同时还不会增加斩波运放的总体成本，而且不会限制斩波运放的有效信号带宽。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明具有纹波抑制电路的斩波运放电路一实施例的结构功能框图；

图2为本发明具有纹波抑制电路的斩波运放电路一实施例毛刺规避型开关的电路结构示意图；

图3为本发明具有纹波抑制电路的斩波运放电路一实施例毛刺规避型开关的工作时序示意图；

图4为本发明具有纹波抑制电路的斩波运放电路一实施例双采样滤波器的电路结构示意图；

图5为本发明具有纹波抑制电路的斩波运放电路一实施双采样滤波器的时序图。

附图标号说明：

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，若本发明实施例中有涉及方向性指示（诸如上、下、左、右、前、后……），则该方向性指示仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种具有纹波抑制电路的斩波运放电路。

参照图1，在一实施例中，所述具有纹波抑制电路的斩波运放电路包括：

第一斩波开关CH1，用于接入第一有用低频电压信号，所述第一有用低频电压信号经所述第一斩波开关CH1后为第一有用高频电压信号；

第一放大器A1及第二斩波开关CH2，依次与所述第一斩波开关CH1的输出端连接，所述第一有用高频电压信号经所述第一放大器A1和所述第二斩波开关CH2后输出为第一有用低频电压信号；所述第一放大器A1的输入失调电压Vos1经所述第一放大器A1和所述第二斩波开关CH2后输出为第一高频毛刺电压信号；

第二放大器A2，所述第二放大器A2的输入端与所述第二斩波开关CH2的输出连接，所述第二放大器A2的输出端为所述斩波运放电路的输出端Vout；

纹波抑制电路，其输入端与所述第二斩波开关CH2的输出端连接，所述纹波抑制电路的输出端与所述第一放大器A1的输出端连接；所述纹波抑制电路用于采集所述第二斩波开关CH2输出的第二有用低频电压信号和第一高频毛刺电压信号，所述纹波抑制电路对所述第一高频毛刺电压信号进行处理，以将所述第一高频毛刺电压信号转换为第二低频失调电流信号，并与所述第一放大器A1的输入失调电压Vos1引起的所述第一放大器A1输出的失调电流相抵消，以消除所述第一放大器A1的输入失调电压Vos1。

在本实施例中，所述斩波运放电路的第一输入端Vinn及第一输入端Vinp分别与所述第一斩波开关CH1的第一输入端及第二输入端连接，所述斩波运放电路的第一输入端Vinn及第一输入端Vinp用于输入第一有用低频电压信号；所述第一斩波开关CH1用于接收到的第一有用低频电压信号进行斩波并输出第一有用高频电压信号，所述第一放大器A1用于将接收到的所述第一有用高频电压信号进行放大处理，所述第二斩波开关CH2用于对放大后的第一有用高频电压信号进行斩波，并输出第二有用低频电压信号。

在斩波运放电路中，失调电压Vos1难以避免会存在，当所述第一放大器A1的输入端产生失调电压Vos1时，所述失调电压Vos1会通过所述第二斩波开关CH2，并被所述第二斩波开关CH2斩波处理成为第一高频毛刺电压信号。

需要说明的是，在工业控制、医疗检测和无线传感器网络等产业，对检测设备的精密程度要求很高，需要高精度运算放大器来实现几微伏到几十微伏量级的低输入失调电压Vos1，整个产品在任何情况下都不可以有因失调电压Vos1导致的检测结果失误的风险。当待检测的低频信号输入斩波运放，所述第一放大器A1的输出端输出的信号会携带高频纹波，该高频纹波会对检测结果造成干扰。目前，斩波运放电路通常是在斩波运放电路的信号输出端级联低通滤波器来减小纹波干扰信号。额外的低通滤波器不仅增大了斩波运放的总体成本，而且还在一定程度上限制了斩波运放的有效信号带宽。

为了解决上述问题，本发明引进了纹波抑制电路与斩波运放电路构成反馈回路，从而将所述第二斩波开关CH2输出的第一高频毛刺电压信号调制成能够与所述第一放大器A1输出的失调电流相抵消的第二低频失调电流信号，进而实现低输入失调电压放大器，而且还能有效的解决常规斩波运放的输出纹波问题。

具体地，所述第一放大器A1对第一有用高频电压信号进行放大，并输出给所述第二斩波开关CH2，所述第一有用高频电压信号被调制成第二有用低频电压信号，所述第一放大器A1的输入失调电压Vos1则被所述第二斩波开关CH2调制成第一高频毛刺电压信号输出。

所述纹波抑制电路用于采集第一高频毛刺电压信号，通过对所述第一高频毛刺电压信号进行电压-电流转换，将所述第一高频毛刺电压信号转换成第一高频毛刺电流信号，并对所述第一高频毛刺电流信号进行调制，将所述第一高频毛刺电流信号调制成第二低频失调电流信号。由于所述纹波抑制电路的输出端与所述第一放大器A1的输出端相连，在所述纹波抑制电路负反馈的作用下，所述第二低频失调电流信号通过所述纹波抑制电路的输出端输出给所述第一放大器A1的输出端，与所述第一放大器A1输入失调电压Vos1引起的所述第一放大器A1输出的失调电流相抵消，从而将失调电压Vos1被抵消的第一有用高频电压信号输出给所述第二斩波开关CH2，使得所述第二斩波开关CH2输出的信号为纯净的第二有用低频电压信号，实现具有超低失调电压Vos1的斩波运放输出。

进一步地，在失调电压Vos1为0V时，经所述第二斩波开关CH2还原后的第二有用低频电压信号输入所述纹波抑制电路，所述纹波抑制电路对所述第二有用低频电压信号进行调制，将其调制成有用高频电流信号，由于所述纹波抑制电路具有低通滤波作用，所述有用高频电流信号在通过所述纹波抑制电路时被衰减，即所述有用高频电流信号被滤除。因此，即使所述纹波抑制电路的输出端与所述第一放大器A1的输出端相连，所述纹波抑制电路的输出信号也不会干扰常规斩波运放对输入信号即第一低频电压信号的放大操作。

本发明通过设置纹波抑制电路将所述第一放大器A1的输入失调电压Vos1通过所述第二斩波开关CH2后产生的第一高频毛刺电流信号，调制成能与所述第一放大器A1的输入失调电压Vos1引起的所述第一放大器A1输出的失调电流相抵消的第二低频失调电流信号，进而减小了失调电压Vos1对高精度运算放大器的影响，并且减小了所述失调电压Vos1产生的高频纹波信号对输出信号造成的干扰。与常规电路中在斩波运放输出端接滤波器相比，本发明能够做到超低的输入失调电压Vos1，并且能够有效的解决常规斩波运放的输出纹波问题的同时还不会增加斩波运放的总体成本，而且不会限制斩波运放的有效信号带宽。

参照图1至图5，在一实施例中，所述纹波抑制电路包括：

所述纹波抑制电路包括：

第三放大器A3，所述第三放大器A3的输入端为所述纹波抑制电路的输入端，所述第三放大器A3用于采集所述第二斩波开关CH2输出的第二有用低频电压信号和第一高频毛刺电压信号，并分别转换为有用低频电流信号和第一高频毛刺电流信号；

毛刺规避型开关CH3，所述毛刺规避型开关CH3具有直流电压输入端、第一受控端、第二受控端、第三受控端、第一输入端、第二输入端、第一输出端及第二输出端，所述毛刺规避型开关CH3的直流电压输入端用于接入直流电压，所述毛刺规避型开关CH3的第一受控端Φchop用于接入第一开关信号，所述毛刺规避型开关CH3的第二受控端Φchopb用于接入第二开关信号，所述毛刺规避型开关CH3的第三受控端ΦR用于接入充电控制信号，所述毛刺规避型开关CH3的第一输入端及第二输入端分别与所述第三放大器A3的输出端连接，所述毛刺规避型开关CH3用于将所述有用低频电流信号和第一高频毛刺电流信号转换为有用高频电流信号和第一低频失调电流信号；

积分器D1，所述积分器D1的输入端与所述毛刺规避型开关CH3的输出端连接，所述积分器D1用于将所述有用高频电流信号转换成第二有用高频电压信号并滤除，以及将所述第一低频失调电流信号转换为低频失调电压信号；

双采样滤波器DSF，所述双采样滤波器DSF的输入端与所述积分器D1的输出端连接，所述双采样滤波器DSF对所述积分器D1输出的信号进行进一步高频滤波处理，输出的信号只包含低频失调电压信号；

第四放大器A4，所述第四放大器A4的输入端与所述双采样滤波器DSF的输出连接将所述双采样滤波器DSF输出的低频失调电压信号转换为第二低频失调电流信号，并反馈至所述第一放大器A1的输出端，以与所述第一放大器A1输入失调电压Vos1引起的输出的失调电流相抵消。

在本实施例中，所述第三放大器A3用于采集第一高频毛刺电压信号，通过电压-电流转换，将所述第一高频毛刺电压信号转换成第一高频毛刺电流信号。所述毛刺规避型开关CH3接收到所述第三放大器A3输出的第一高频毛刺电流信号，在所述第一高频毛刺电流信号输入所述毛刺规避型开关CH3的输入端时，所述毛刺规避型开关CH3的第一受控端Φchop输入第一开关信号，控制所述第一高频毛刺电流信号正半波输出，所述毛刺规避型开关CH3的第二受控端Φchopb输入第二开关信号，控制所述第一高频毛刺电流信号负半波输出，从而通过第一开关信号与第二开关信号交替控制的调制方式，将所述第一高频毛刺电流信号还原为第一低频失调电流信号。

所述积分器D1具有电流-电压转换以及低通滤波两种功能，当所述毛刺规避型开关CH3输出的第一低频失调电流信号输入所述积分器D1的输入端，所述积分器D1将所述第一低频失调电流信号经过电流-电压转换，输出所述低频失调电压信号，由于所述积分器D1的低通滤波特性，所述第一低频失调电流信号携带的有用高频电流信号在经过所述积分器D1时被衰减，而所述第一低频失调电流信号被转换成低频失调电压信号无衰减输出。

所述低频失调电压信号通过所述积分器D1的输出端输出给所述双采样滤波器DSF，所述双采样滤波器DSF进一步对低频失调电压信号进行滤波处理并输出至所述第四放大器A4，所述第四放大器A4将低频失调电压信号转换为第二低频失调电流信号输出。

所述第二低频失调电流信号通过所述第四放大器A4的输出端输出给所述第一放大器A1的输出端，以与所述第一放大器A1输入的失调电压Vos1引起的输出的失调电流相抵消，从而将失调电压Vos1被抵消的第一有用高频电压信号输出给所述第二斩波开关CH2，使得所述第二斩波开关CH2输出的信号为纯净的第二有用低频电压信号，实现具有超低失调电压Vos1的斩波运放输出。

进一步地，在失调电压Vos1为0V时，经所述第二斩波开关CH2还原后的第二有用低频电压信号输入所述第三放大器A3，所述第三放大器A3对所述第二有用低频电压信号经过电压-电流转换，输出有用低频电流信号，所述有用低频电流信号在经过所述毛刺规避型开关CH3时，所述毛刺规避型开关CH3的第一受控端Φchop输入第一开关信号，控制所述有用低频电流信号输出正半波，所述毛刺规避型开关CH3的第二受控端Φchopb输入第二开关信号，控制所述有用低频电流信号输出负半波，从而通过第一开关信号与第二开关信号交替控制的调制方式，将所述有用低频电流信号进行斩波，并输出用纹波电流信号，所述有用高频电流信号在经过所述积分器D1时转为第二有用高频电压信号并被衰减，即所述有用高频电流信号被所述积分器D1滤除。

未被滤除的所述有用高频电流信号被转换为第二有用高频电压信号，并输出给所述双采样滤波器DSF，被所述双采样滤波器DSF滤除。因此，所以当所述第四放大器A4的输出端与所述第一放大器A1的输出端相连时，所述第四放大器A4的输出信号并不会干扰常规斩波运放对输入信号即第一有用高频电压信号的放大操作。

本发明通过设置毛刺规避型开关CH3、积分器D1、双采样滤波器DSF及第四放大器A4，在所述毛刺规避型开关CH3不产生毛刺影响的情况下，将第一放大器A1输入的失调电压Vos1通过所述第二斩波开关CH2后产生的第一高频毛刺电压信号，调制成能与所述第一放大器A1输入的失调电压Vos1引起的输出的失调电流相抵消的第二低频失调电流信号，进而减小了失调电压Vos1对高精度运算放大器的影响，并且减小了所述失调电压Vos1产生的高频纹波信号对输出信号造成的干扰。与常规电路中在斩波运放输出端接滤波器相比，本发明能够做到超低的输入失调电压Vos1，并且能够有效的解决常规斩波运放的输出纹波问题的同时还不会增加斩波运放的总体成本，而且不会限制斩波运放的有效信号带宽。

参照图1至图3，在一实施例中，所述毛刺规避型开关CH3包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5及第六MOS管M6；

所述第一MOS管M1的栅极为所述毛刺规避型开关CH3的第一受控端Φchop，并与所述第三MOS管M3的栅极连接，所述第一MOS管M1的源极为所述毛刺规避型开关CH3的第一输入端，并与所述第二MOS管M2的源极和所述第五MOS管M5的漏极连接，所述第一MOS管M1的漏极为所述毛刺规避型开关CH3的第一输出端Vout，并与所述第四MOS管M4的漏极连接；所述第三MOS管M3的源极为所述毛刺规避型开关CH3的第二输入端，并与所述第四MOS管M4的源极和所述第六MOS管M6的漏极连接，所述第三MOS管M3的漏极为所述毛刺规避型开关CH3的第二输出端Voutp，并与所述第二MOS管M2的漏极连接；所述第二MOS管M2的栅极为所述毛刺规避型开关CH3的第二受控端Φchopb，并与所述第四MOS管M4的栅极连接；所述第五MOS管M5的栅极为所述毛刺规避型开关CH3的第三受控端ΦR，并与所述第六MOS管M6的栅极连接，所述第五MOS管M5的源极为所述毛刺规避型开关CH3的直流电压输入端，并与所述第六MOS管M6的源极连接；其中，

所述第五MOS管M5及所述第六MOS管M6在接收到充电控制信号时，能够在所述第二开关信号或所述第一开关信号输入之前的预设时间内导通，以使所述第一输入端的寄生电容，以及所述第二输入端的寄生电容接入直流电源，并进行充电，以减小所述毛刺规避型开关CH3输出与输入导通前时刻输入信号上的毛刺信号，进而减小所述毛刺规避型开关CH3导通后输出信号上的毛刺。

在本实施例中，所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5及第六MOS管M6均为NMOS管，在其他实施例中也可以为PMOS管或三极管等具有电源开关作用的电器元件。

本发明通过设置第五MOS管M5和第六MOS管M6，解决了所述毛刺规避型开关CH3的第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4在栅极输入高电平时，由于所述第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4的栅极与漏极之间存在寄生电容，故在开关信号切换时输入端受到时钟馈通影响存在毛刺。因而在所述第一MOS管M1、第二MOS管M2、第三MOS及第四MOS管M4的栅极输入高电平之前，先通过控制所述第五MOS管M5及第六MOS管M6导通，使所述毛刺规避型开关CH3的输入端免受时钟馈通的影响，从而避免了所述毛刺规避型开关CH3在对所述第一高频毛刺电流信号进行斩波时产生毛刺。

进一步地，当所述第一高频毛刺电流信号输入所述毛刺规避型开关CH3时，需要通过所述毛刺规避型开关CH3的第一受控端Φchop及所述毛刺规避型开关CH3的第二受控端Φchopb交替输入第一开关信号及第二开关信号，将所述第一高频毛刺电流信号调制成第一低频失调电流信号。

在所述毛刺规避型开关CH3的第一受控端Φchop停止输入第一开关信号后，所述毛刺规避型开关CH3的第二受控端Φchopb输入第二开关信号之前，或在所述毛刺规避型开关CH3的第二受控端Φchopb停止输入第二开关信号后，所述毛刺规避型开关CH3的第一受控端Φchop输入第一开关信号之前，所述毛刺规避型开关CH3的第三受控端ΦR输入充电控制信号，从而使所述第五MOS管M5的栅极及所述第六MOS管M6的栅极接收到高电平导通，所述第五MOS管M5的源极及所述第六MOS管M6的源极接收到的直流电源，通过所述第五MOS管M5及所述第六MOS管M6为所述第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4的源级寄生电容充电，从而通过毛刺规避型开关CH3的第一受控端Φchop、毛刺规避型开关CH3的第二受控端Φchopb及毛刺规避型开关CH3的第三受控端ΦR之间的时序控制，避免了所述毛刺规避型开关CH3在对所述第一高频毛刺电流信号进行斩波时产生毛刺。

参照图1、图4及图5，在一实施例中，所述双采样滤波器DSF包括两路采样滤波支路，所述采样滤波支路具有第一受控端Φsmp、第二受控端Φsum、第三受控端Φsmpb、第四受控端Φsumb、输入端及输出端，包括第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第一电容C1、第二电容C2、第三电容C3、第四电容C4及第五电容C5；

所述第一开关S1和所述第五开关S5与所述第一受控端Φsmp电连接，所述第一开关S1的第一端、所述第四开关S4的第二端、所述第五开关S5的第一端及所述第八开关S8的第二端为所述采样滤波支路的输入端，所述第一开关S1的第二端与所述第一电容C1的第一端及所述第二开关S2的第一端分别连接；所述第二开关S2和所述第三开关S3与所述第二受控端Φsum电连接，所述第二开关S2的第二端为所述采样滤波支路的输出端，并与所述第三开关S3的第一端、所述第六开关S6的第二端、所述第七开关S7的第一端及所述第五电容C5的第一端分别连接；所述第三开关S3的第二端与所述第四开关S4的第一端及所述第二电容C2的第一端分别连接；所述第四开关S4和所述第八开关S8与所述第三受控端Φsmpb电连接；所述第五开关S5的第二端与所述第三电容C3的第一端及所述第六开关S6的第一端分别连接；所述第六开关S6和所述第七开关S7与所述第四受控端Φsumb电连接；所述第七开关S7的第二端及所述第八开关S8的第一端及所述第四电容C4的第一端分别连接；所述第一电容C1的第二端、所述第二电容C2的第二端、所述第三电容C3的第二端、所述第四电容C4的第二端及所述第五电容C5的第二端分别接地。

在本实施例中，所述第五电容C5为积分电容；本实施例中以所述双采样滤波器DSF的一个采样滤波支路为例。

在所述第一受控端Φsmp输入控制信号时，所述第一开关S1及第五开关S5在控制信号的控制下闭合，所述第二开关S2、所述第三开关S3、所述第四开关S4、所述第六开关S6、所述第七开关S7及所述第八开关S8断开，此时所述第一电容C1及所述第三电容C3充电。

所述第一电容C1及所述第三电容C3充电结束后，所述双采样滤波器DSF的第一受控端Φsmp置零，所述第二受控端Φsum输入控制信号，此时所述第一开关S1及所述第五开关S5由闭合转为断开，所述第一电容C1和所述第三电容C3对所述积分器D1的输出信号进行采样，所述第四开关S4、所述第六开关S6、所述第七开关S7及所述第八开关S8断开，所述第二开关S2及所述第三开关S3在控制信号的控制下闭合，采样信号由所述第五电容C5保存。

在预设时间后，所述第二受控端Φsum置零，所述第三受控端Φsmpb输入控制信号，所述第二开关S2及第三开关S3断开，所述第四开关S4及第八开关S8在控制信号的控制下闭合，此时第一开关S1、所述第二开关S2、所述第三开关S3、所述第五开关S5、所述第六开关S6及所述第七开关S7断开，所述第二电容C2及所述第四电容C4充电。

所述第二电容C2及所述第四电容C4充电结束后，所述双采样滤波器DSF的第三受控端Φsmpb置零，所述第四受控端Φsumb输入控制信号，所述第四开关S4及所述第八开关S8由闭合转换为断开状态，所述第四电容C4及所述第二电容C2对所述积分器D1输出信号进行采样。所述第六开关S6及所述第七开关S7在控制信号的控制下闭合，所述第五电容C5同时与所述第三电容C3及所述第四电容C4相连，所述第五电容C5保存的信号与所述第三电容C3及所述第四电容C4采样的信号进行电荷共享。

通过周而复始的重复上述工作过程，所述双采样滤波器DSF实现了具有低通滤波器功能的电路；同时所述双采样滤波器DSF在控制信号频率处有低于100dB的陷波作用。

本发明通过设置双采样滤波器DSF，使所述双采样滤波器DSF对所述积分器D1的输出电压进行采样，从而将所述积分器D1输出的低频失调电压信号携带的第二有用高频电压信号在经过所述双采样滤波器DSF时被滤掉，而所述低频失调电压信号会无衰减输出，进而能够让所述纹波抑制环路采集所述低频失调电压信号时携带的第二有用高频电压信号不对输出结果产生影响，使所述低频失调电压信号通过所述第4放大器A4转换成的第二低频失调电流能够与所述第一放大器A1输出的放大后的失调电压Vos1引起的所述第一放大器A1输出的失调电流相抵消，以消除所述第一放大器A1的输入失调电压Vos1，从而做到实现超低的输入失调电压Vos1，并且能够有效的解决常规斩波运放的输出纹波问题的同时，还不会限制斩波运放的有效信号带宽。

参照图1、图4及图5，在一实施例中，在t=n-1时刻，所述第一开关S1和所述第五开关S5由闭合转为断开，所述第二开关S2和所述第三开关S3由断开转为闭合，所述第四开关S4、所述第六开关S6、所述第七开关S7以及第八开关S8保持断开状态，以使所述第一电容和所述第三电容在t=n-1时刻对所述积分器的输出信号进行采样，所述第五电容储存t=n-1时刻的第一输出信号；

在t=n时刻，所述第四开关S4和所述第八开关S8由闭合转为断开，所述第六开关S6和所述第七开关S7由断开转为闭合，所述第一开关S1、所述第二开关S2、所述第三开关S3以及所述第五开关S5保持断开状态，以使所述第二电容和所述第四电容在t=n时刻对所述积分器的输出信号进行采样，所述第五电容、所述第三电容及所述第四电容进行电荷共享得到t=n时刻的第二输出信号，所述第五电容储存t=n时刻的输出信号；

在t=n+1时刻，所述第一开关S1和所述第五开关S5由闭合转为断开，所述第二开关S2和所述第三开关S3由断开转为闭合，所述第四开关S4、所述第六开关S6、所述第七开关S7以及所述第八开关S8保持断开状态，以使所述第一电容和所述第三电容在t=n+1时刻对所述积分器的输出信号进行采样，所述第五电容、所述第一电容及所述第二电容进行电荷共享得到t=n+1时刻的第三输出信号，其中，n为大于等于1的正整数；

所述第一输出信号、所述第二输出信号及所述第三输出信号分别表示为t=n-1时刻、t=n时刻及t=n+1时刻的双采样滤波器DSF的输出信号。

在本实施例中，以所述双采样滤波器DSF的第一输入端及第一输出端为例，当所述双采样滤波器DSF对所述积分器D1输出信号进行采样时，在t=n-1时刻前，所述第一开关S1及第五开关S5在控制信号的控制下闭合，所述第二开关S2、所述第三开关S3、所述第四开关S3、所述第六开关S6、所述第七开关S7及所述第八开关S8断开，此时所述第一电容C1及所述第三电容C3充电。

在t=n-1时刻，所述第一开关S1及第五开关S5由闭合转为断开，第一电容C1和第三电容C3对t=n-1时刻的输入信号Vinn[n-1]进行采样，所述第四开关S3、所述第六开关S6、所述第七开关S7及所述第八开关S8断开，所述第二开关S2及所述第三开关S3闭合，此时所述第一电容C1和所述第三电容C3采样的输入信号Voutn[n-1]由所述第五电容C5保存。在预设时间后，所述第二开关S2及所述第三开关S3断开，所述第四开关S3及所述第八开关S8闭合，此时所述第一开关S1、所述第二开关S2、所述第三开关S3、所述第五开关S5、所述第六开关S6及所述第七开关S7断开，此时所述第二电容C2及所述第四电容C4充电。

在t=n时刻，所述第四开关S4及所述第八开关S8由闭合转换为断开状态，所述第二电容C2及所述第四电容C4对t=n时刻的输入信号Vinn[n]进行采样。在t=n时刻之后的预设时间内，所述第六开关S6及所述第七开关S7闭合，所述第五电容C5同时与所述第三电容C3及所述第四电容C4相连，所述第五电容C5保存的信号Voutn[n-1]与所述第三电容C3及所述第四电容C4之前采样的信号进行电荷共享，使得滤波器的输出信号Voutn[n]更新为

（1）

在预设时间后且t=n+1时刻前，所述第六开关S6及所述第七开关S7断开，所述第一开关S1及所述第五开关S5闭合，此时所述第二开关S2、所述第三开关S3、所述第四开关S3、所述第六开关S6、所述第七开关S7及所述第八开关S8断开，此时所述第一电容C1及所述第三电容C3充电。

在t=n+1时刻，所述第一开关S1及所述第五开关S5再次由闭合转换为断开状态，所述第一电容C1及所述第三电容C3对t=n+1时刻的输入信号Vinn[n+1]进行采样。在t=n+1时刻后的预设时间内，所述第二开关S2及所述第三开关S3闭合，所述第五电容C5同时与所述第一电容C1及所述第二电容C2相连，所述第五电容C5保存的信号Voutn[n]与所述第一电容C1及所述第二电容C2采样的信号进行电荷共享，使得滤波器的输出信号Voutn[n+1]更新为：

（2）

如果电容C1~C4大小相等且电容值为Cu，那么公式（1）和（2）可以简化为：

（3）

从公式（3）得到所述双采样滤波器DSF的输入输出传输函数为如下表达式：

（4）

公式（4）表明所述双采样滤波器DSF具有低通滤波特性。

本发明通过设置双采样滤波器DSF，使所述低频失调电压信号中携带的第二有用高频电压信号在经过所述双采样滤波器DSF时进一步被衰减，而使所述低频失调电压信号无衰减输出，进而能够让所述纹波抑制环路采集所述低频失调电压信号时携带的第二低频电压信号不对斩波运放输出结果产生影响。

参照图1、图4及图5，在一实施例中，所述双采样滤波器DSF还用于在控制信号采样频率为斩波频率时，对所述积分器输出信号在斩波频率处进行大于100dB抑制的陷波。

在本实施例中，所述双采样滤波器DSF是一个低通滤波器，因而它能够对输入的高频信号起到抑制衰减作用，同时所述双采样滤波器DSF对输入信号在第一受控端Φsmp的时钟频率处表现出强烈的陷波特性，所述双采样滤波器DSF输入信号在该频率处有大于100dB的滤波作用。这是本发明提出的双采样滤波器DSF相对于传统低通滤波器最大的优势所在。

本发明通过设置双采样滤波器DSF，实现了通过将所述双采样滤波器DSF第一受控端Φsmp使用的时钟频率与所述毛刺规避型开关CH3的第一受控端Φchop的时钟频率相一致，进而对所述积分器D1输出的低频失调电压Vos1携带的第二有用高频电压信号起到巨大的抑制效果，使所述低频失调电压Vos1通过所述第4放大器A4转换成的第二低频失调电流能够与所述第一放大器A1输出的放大后的失调电压Vos1引起的所述第一放大器A1输出的失调电流相抵消，减小了所述失调电压Vos1产生的高频纹波对输出信号造成的干扰。与常规电路中在斩波运放输出端接滤波器相比，本发明能够实现超低的输入失调电压Vos1，并且能够有效的解决常规斩波运放的输出纹波问题的同时还不会增加斩波运放的总体成本，而且不会限制斩波运放的有效信号带宽。

参照图1，在一实施例中，所述积分器D1包括第五放大器、第一电阻R1、第二电阻R2、第六电容C6及第七电容C7；

所述第五放大器A5的反向输入端为所述积分器D1的第一输入端，并与所述第六电容C6的第一端连接，所述第六电容C6的第二端与所述第一电阻R1的第一端连接，所述第五放大器A5的第一输出端为所述积分器D1的第一输出端，并与所述第一电阻R1的第二端连接；

所述第五放大器A5的正向输入端为所述积分器D1的第二输入端，并与所述第七电容C7的第一端连接；所述第七电容C7的第二端与所述第二电阻R2的第一端连接；所述第五放大器的第二输出端为所述积分器D1的第二输出端，并与所述第二电阻R2的第二端连接。

在本实施例中，积分电路主要用于滤波及电流-电压转换，所述积分器D1用于将接收到的低频失调电流信号转换为低频失调电压信号。

本发明还提出一种电器设备，该电器设备包括上述的具有纹波抑制电路的斩波运放电路，该具有纹波抑制电路的斩波运放电路的具体结构参照上述实施例，由于本电子设备采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述

以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (6)

1.一种具有纹波抑制电路的斩波运放电路，其特征在于，所述具有纹波抑制电路的斩波运放电路包括：

第一斩波开关，用于接入第一有用低频电压信号，所述第一有用低频电压信号经所述第一斩波开关后为第一有用高频电压信号；

第一放大器及第二斩波开关，依次与所述第一斩波开关的输出端连接，所述第一有用高频电压信号经所述第一放大器和所述第二斩波开关后输出为第二有用低频电压信号；所述第一放大器的输入失调电压经所述第一放大器和所述第二斩波开关后输出为第一高频毛刺电压信号；

第二放大器，所述第二放大器的输入端与所述第二斩波开关的输出连接，所述第二放大器的输出端为所述斩波运放电路的输出端；

纹波抑制电路，其输入端与所述第二斩波开关的输出端连接，所述纹波抑制电路的输出端与所述第一放大器的输出端连接；所述纹波抑制电路用于采集所述第二斩波开关输出的第二有用低频电压信号和第一高频毛刺电压信号，所述纹波抑制电路对所述第一高频毛刺电压信号进行处理，以将所述第一高频毛刺电压信号转换为第二低频失调电流信号，并与所述第一放大器的输入失调电压引起的所述第一放大器输出的失调电流相抵消，以消除所述第一放大器的输入失调电压；

其中，所述纹波抑制电路包括：

第三放大器，所述第三放大器的输入端为所述纹波抑制电路的输入端，所述第三放大器用于采集所述第二斩波开关输出的第二有用低频电压信号和第一高频毛刺电压信号，并转换为有用低频电流信号和第一高频毛刺电流信号；

毛刺规避型开关，所述毛刺规避型开关具有直流电压输入端、第一受控端、第二受控端、第三受控端、第一输入端、第二输入端、第一输出端及第二输出端，所述毛刺规避型开关的直流电压输入端用于接入直流电压，所述毛刺规避型开关的第一受控端用于接入第一开关信号，所述毛刺规避型开关的第二受控端用于接入第二开关信号，所述毛刺规避型开关的第三受控端用于接入充电控制信号，所述毛刺规避型开关的第一输入端及第二输入端分别与所述第三放大器的输出端连接，所述毛刺规避型开关用于将所述有用低频电流信号和第一高频毛刺电流信号转换为有用高频电流信号和第一低频失调电流信号；

积分器，所述积分器的输入端与所述毛刺规避型开关的输出端连接，所述积分器用于将所述有用高频电流信号转换成第二有用高频电压信号并滤除，以及将所述第一低频失调电流信号转换为低频失调电压信号；

双采样滤波器，所述双采样滤波器的输入端与所述积分器的输出端连接，所述双采样滤波器对所述积分器输出的信号进行进一步高频滤波处理，输出的信号只包含低频失调电压信号；

第四放大器，所述第四放大器的输入端与所述双采样滤波器的输出连接将所述双采样滤波器输出的低频失调电压信号转换为第二低频失调电流信号，并反馈至所述第一放大器的输出端，以与所述第一放大器输入失调电压引起的输出的失调电流相抵消；

所述双采样滤波器包括两路采样滤波支路，所述采样滤波支路具有第一受控端、第二受控端、第三受控端、第四受控端、输入端及输出端，包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第一电容、第二电容、第三电容、第四电容及第五电容；

所述第一开关和所述第五开关与所述第一受控端电连接，所述第一开关的第一端、所述第四开关的第二端、所述第五开关的第一端及所述第八开关的第二端为所述采样滤波支路的输入端，所述第一开关的第二端与所述第一电容的第一端及所述第二开关的第一端分别连接；所述第二开关和所述第三开关与所述第二受控端电连接，所述第二开关的第二端为所述采样滤波支路的输出端，并与所述第三开关的第一端、所述第六开关的第二端、所述第七开关的第一端及所述第五电容的第一端分别连接；所述第三开关的第二端与所述第四开关的第一端及所述第二电容的第一端分别连接；所述第四开关和所述第八开关与所述第三受控端电连接；所述第五开关的第二端与所述第三电容的第一端及所述第六开关的第一端分别连接；所述第六开关和所述第七开关与所述第四受控端电连接；所述第七开关的第二端及所述第八开关的第一端及所述第四电容的第一端分别连接；所述第一电容的第二端、所述第二电容的第二端、所述第三电容的第二端、所述第四电容的第二端及所述第五电容的第二端分别接地。

2.如权利要求1所述的具有纹波抑制电路的斩波运放电路，其特征在于，所述毛刺规避型开关包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管及第六MOS管；

所述第一MOS管的栅极为所述毛刺规避型开关的第一受控端，并与所述第三MOS管的栅极连接，所述第一MOS管的源极为所述毛刺规避型开关的第一输入端，并与所述第二MOS管的源极和所述第五MOS管的漏极连接，所述第一MOS管的漏极为所述毛刺规避型开关的第一输出端，并与所述第四MOS管的漏极连接；所述第三MOS管的源极为所述毛刺规避型开关的第二输入端，并与所述第四MOS管的源极和所述第六MOS管的漏极连接，所述第三MOS管的漏极为所述毛刺规避型开关的第二输出端，并与所述第二MOS管的漏极连接，所述第二MOS管的栅极为所述毛刺规避型开关的第二受控端，并与所述第四MOS管的栅极连接；所述第五MOS管的栅极为所述毛刺规避型开关的第三受控端，并与所述第六MOS管的栅极连接，所述第五MOS管的源极为所述毛刺规避型开关的直流电压输入端，并与所述第六MOS管的源极连接；其中，

所述第五MOS管及所述第六MOS管在接收到充电控制信号时，能够在所述第二开关信号或所述第一开关信号输入之前的预设时间内导通，以使所述第一输入端的寄生电容，以及所述第二输入端的寄生电容接入直流电源，并进行充电，以减小所述毛刺规避型开关输出与输入导通前时刻输入信号上的毛刺信号，进而减小所述毛刺规避型开关导通后输出信号上的毛刺。

3.如权利要求1所述的具有纹波抑制电路的斩波运放电路，其特征在于，t＝n-1时刻，所述第一开关和所述第五开关由闭合转为断开，所述第二开关和所述第三开关由断开转为闭合，所述第四开关、所述第六开关、所述第七开关以及所述第八开关保持断开状态，以使所述第一电容和所述第三电容在t＝n-1时刻对所述积分器的输出信号进行采样，所述第五电容储存t＝n-1时刻的第一输出信号；

在t＝n时刻，所述第四开关和所述第八开关由闭合转为断开，所述第六开关和所述第七开关由断开转为闭合，所述第一开关、所述第二开关、所述第三开关以及所述第五开关保持断开状态，以使所述第二电容和所述第四电容在t＝n时刻对所述积分器的输出信号进行采样，所述第五电容、所述第三电容及所述第四电容进行电荷共享得到t＝n时刻的第二输出信号，所述第五电容储存t＝n时刻的输出信号；

在t＝n+1时刻，所述第一开关和所述第五开关由闭合转为断开，所述第二开关和所述第三开关由断开转为闭合，所述第四开关、所述第六开关、所述第七开关以及所述第八开关保持断开状态，以使所述第一电容和所述第三电容在t＝n+1时刻对所述积分器的输出信号进行采样，所述第五电容、所述第一电容及所述第二电容进行电荷共享得到t＝n+1时刻的第三输出信号，其中，n为大于等于1的正整数；

所述第一输出信号、所述第二输出信号及所述第三输出信号分别表示为t＝n-1时刻、t＝n时刻及t＝n+1时刻的所述双采样滤波器的输出信号。

4.如权利要求1所述的具有纹波抑制电路的斩波运放电路，其特征在于，所述双采样滤波器还用于当所述双采样滤波器受控端的开关频率为斩波频率时，对所述积分器的输出信号在斩波频率处进行大于100dB抑制的陷波。

5.如权利要求1所述的具有纹波抑制电路的斩波运放电路，其特征在于，所述积分器包括第五放大器、第一电阻、第二电阻、第六电容及第七电容；

所述第五放大器的反向输入端为所述积分器的第一输入端，并与所述第六电容的第一端连接，所述第六电容的第二端与所述第一电阻的第一端连接，所述第五放大器的第一输出端为所述积分器的第一输出端，并与所述第一电阻的第二端连接；

所述第五放大器的正向输入端为所述积分器的第二输入端，并与所述第七电容的第一端连接；所述第七电容的第二端与所述第二电阻的第一端连接；所述第五放大器的第二输出端为所述积分器的第二输出端，并与所述第二电阻的第二端连接。

6.一种电器设备，其特征在于，包括如权利要求1-5任意一项所述的具有纹波抑制电路的斩波运放电路。

Images