ITVA980001A1 - Protezione da effetti di sottomassa o di sovralimentazione per circuiti integrati ad isolamento a giunzione - Google Patents
Protezione da effetti di sottomassa o di sovralimentazione per circuiti integrati ad isolamento a giunzioneInfo
- Publication number
- ITVA980001A1 ITVA980001A1 IT98VA000001A ITVA980001A ITVA980001A1 IT VA980001 A1 ITVA980001 A1 IT VA980001A1 IT 98VA000001 A IT98VA000001 A IT 98VA000001A IT VA980001 A ITVA980001 A IT VA980001A IT VA980001 A1 ITVA980001 A1 IT VA980001A1
- Authority
- IT
- Italy
- Prior art keywords
- dmos
- region
- supercharging
- phenomenon
- transistors
- Prior art date
Links
- 230000000694 effects Effects 0.000 title claims description 13
- 238000009413 insulation Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 206010020710 Hyperphagia Diseases 0.000 description 2
- 230000002547 anomalous effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000020830 overeating Nutrition 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
“Protezione da effetti di sottomassa o di sovralimentazione per circuiti integrati ad isolamento a giunzione”
La presente invenzione concerne i dispositivi a semiconduttore, ed in particolare i circuiti integrati con isolamento a giunzione.
Nei circuiti integrati con isolamento a giunzione si possono verificare, durante il funzionamento, condizioni di polarizzazione anomala, tali da provocare il passaggio di correnti indesiderate nel substrato del circuito e/o all'interno delle sue regioni attive, cioè delle regioni contenenti componenti elettronici, le quali sono isolate tra di loro e dal substrato da giunzioni p-n normalmente polarizzate in senso inverso.
Tali condizioni di polarizzazione anomala si manifestano comunemente durante la commutazione di carichi induttivi, come induttanze o motori elettrici, eseguita tramite transistori de! circuito integrato funzionanti come interruttori elettronici.
In figura 1 è mostrato un tipico circuito di commutazione realizzato con transistori di potenza DMOS.
Qualora entrambi i transistori H e L vengano spenti mentre nel carico induttivo sta scorrendo una corrente, la natura induttiva del carico impone alla corrente di trovare una via di fuga (o “di ricircolo”), che potrà essere il diodo body-drain (DbH) del transistore H o quello (DbL) del transistore L, a seconda del verso in cui fluisce la corrente.
a) Fenomeno di sovralimentazione
Nel caso in cui la corrente fluisca attraverso il diodo DbH, si avrà l’accensione di un componente pnp parassita di cui il diodo DbH rappresenta la giunzione base-emitter, mentre il collettore sarà rappresentato dal substrato (P substrate) del chip (Fig. 2). Ne consegue che una frazione della corrente in gioco verrà iniettata in substrato.
Tale fenomeno viene comunemente indicato come sovralimentazione; in quanto il potenziale del nodo A sale al di sopra del potenziale VCC per consentire l'accensione del diodo DbH.
-Per un corretto funzionamento di un circuito integrato con isolamento a giunzione realizzato o mediante regioni di well o uno strato epitassiale di tipo n su un substrato di tipo p è necessario che il substrato sia polarizzato al potenziale più basso disponibile.
Il substrato può, ad esempio, essere polarizzato a massa mediante contatti superficiali oppure posizionati sul retro del dispositivo stesso.
Di fatto, però, tali contatti presentano una resistenza finita. Ne consegue che, a causa di questa resistenza, la corrente iniettata in substrato può provocare un innalzamento del potenziale del substrato stesso.
Questo fenomeno risulta essere più accentuato in prossimità del componente in cui avviene il ricircolo, riducendosi di intensità con l’aumentare della distanza fisica dal componente stesso. Si verifica quindi un innalzamento del potenziale di substrato, localizzato prevalentemente vicino al transistore (L o H) di ricircolo.
Qualora vi siano circuiti localizzati nella zona caratterizzata da questo innalzamento del potenziale di substrato si possono verificare condizioni di mal funzionamento o addirittura di rottura.
b) Fenomeno di sottomassa
Nel caso in cui la corrente fluisca attraverso il diodo DbL, essa si ripartirà tra il diodi DbL stesso ed il diodo Drain substrato Dsub (Fig. 3). Tale diodo Dsub rappresenta la giunzione base-emitter di un npn parassita (Npn par.) multicollettore in cui qualunque regione di well o epitassiale o sacca di tipo n nel substrato rappresenta un collettore.
Durante questo tipo di ricircolo (detto di “sottomassa" in quanto il nodo A si porta a potenziale negativo), parte della corrente di ricircolo viene estratta da ciascuno dei multi-collettori (regioni di tipo n).
L'efficienza di tale estrazione è marcatamente maggiore per i “collettori” ubicati in prossimità del dispositivo (transistore DMOS) in cui si ha il ricircolo, per poi ridursi all’aumentare della distanza fisica da questo.
La maggior parte delle soluzioni note adottate per ovviare gli effetti di sottomassa (es.: substrato non contattato) risulta essere penalizzante in termini dell’effetto di fenomeni di sovralimentazione e viceversa (es. substrato ben contattato a massa). Per questo motivo, a séconda dei casi, si cerca di adottare una soluzione ottimizzata nei confronti del fenomeno considerato più rischioso.
La presente invenzione ha come oggetto una metodologia di design finalizzata a consentire l’uso di una soluzione ottimizzata contro uno dei due fenomeni, riducéndo al tempo stesso l’effetto del fenomeno complementare.
A titolo puramente esemplificativo si supponga di predisporre in fase di progetto l'implementazione di accorgimenti e condizioni di polarizzazione specificatamente efficaci contro gli effetti di sottomassa. In tal caso, nel layout del circuito integrato, si interporrà il dispositivo in cui si verifica il ricircolo sottomassa (L), gli effetti del quale sono efficacemente contrastati dagli accorgimenti posti in atto, tra il dispositivo che da origine a! fenomeno di sovralimentazione (H) ed i circuiti da proteggere da influenze negative dei fenomeni di sottomassa e di sovralimentazione (C).
Infatti, come si è detto, i fenomeni di sottomassa e di sovralimentazione si attenuano con la distanza. Ne consegue che i circuiti C avranno in prossimità il componente L, nei confronti del quale sono attuate precauzioni secondo una qualsiasi delle tecniche note di controllo del fenomeno di sottomassa. Invece il componente H soggetto al fenomeno di sovralimentazione per cui non sono attuate precauzioni, si troverà ad una distanza di sicurezza dai circuiti sensibili C. Ovviamente la stessa cosa si potrà fare interponendo il dispositivo H, nei confronti del fenomeno di sovralimentazione provocato dal quale sono attuate specifiche precauzioni, tra il dispositivo L e i circuiti sénsibili C.
Il principio dell'invenzione consiste nel fare in modo che un solo tipo di dispositivo (L o H) si trovi in prossimità dei circuiti C che si vogliono proteggere. Adatti accorgimenti di protezione nei confronti del fenomeno specifico al dispositivo (L o H) posto in prossimità dei circuiti C possono essere implementati, alternativamente tra il dispositivo di potenza (L o H) e la regione dei circuiti C da proteggere potranno essere interposti altri dispositivi o, laddove sia possibile in termini di disponibilità da area di integrazione, una regione “dummy” di tipo n, polarizzata ad una tensione arbitraria costante.
A tale scopo è possibile realizzare strutture a forma di L o di U o anche strutture ad anello, per accentuare ove necessario e/o fattibile, l’effeto schermante della regione interposta tra la regione C contenente circuiti o strutture integrate particolarmente sensibili e la regione contenente il dispositivo di potenza LDMOS (L o H) contro il fenomeno di sottomassa o di sovralimentazione causato dal quale non. sono implementati accorgimenti di contrasto o limitazione.
I diversi aspetti dell’invenzione risulteranno ancor più evidenti attraverso la seguente descrizione di alcune forme di attuazione e facendo riferimento ai disegni allegati, nei quali:
la Figura 1 mostra come già menzionato sopra, lo schema di un tipico circuito di commutazione impiegante transistori di potenza DMOS;
in Figura 2 è schematizzato il modo in cui si istaura il fenomeno cosiddetto di sovralimentazione, come già descritto sopra;
la Figura 3 mostra in modo schematico il modo in cui si verifica un fenomeno cosiddetto di sottomassa, come già descritto sopra;
le Figure. 4, 5, 6 e 7 mostrano possibili layout realizzati secondo la presente invenzione.
Nella serie di Figg. 4-7, le notazioni H ed L si riferiscono ad aree definite nel layout del circuito integrato corrispondenti alle regioni dello strato epitassiale, nell'esempio di tipo n, n-epi o regioni di n-well appositamente realizzate, presenti su un substrato di tipo p, all'interno delle quali sono formati i transistori di potenza DMOS a canale p, rispettivamente quali interruttore di pilotaggio superiore (H) ed interruttore di pilotaggio inferiore (L) di uno stadio di potenza come quello schematizzato, ad esempio in Fig. 1 , secondo le rispettive strutture integrate schematizzate nelle Figg. 2 e 3.
Con l'annotazione C è invece identificata una regione dello strato epitassiale o di una separata regione di well contenente un circuito integrato, le strutture componenti il quale devono essere protette da fenomeni di sovralimentazione e/o di sottomassa, innescabiii rispettivamente dall’uno (H) e dall’altro (L) transistore DMOS di uscita.
Con riferimento al layout della Fig. 4, supponendo ad esempio mettere in atto accorgimenti circuitali di controllo-limitazione del fenomeno di sottomassa attribuibile all’interruttore inferiore L, costituito dal DMOS L riferito a massa, dello schema della Fig. 1 , in fase di funzionamento del circuito integrato, la sua posizione nel layout del circuito integrato sarà tra la regione C contenente la circuiteria sensibile a effetti di fenomeni di sottomassa e di sovralimentazione, e la regione contenente la struttura DMOS dell'interruttore superiore FI, il fenomeno di sovralimentazione de! quale avrà un effetto tollerabile dai circuiti C in virtù della sua relativa distanza dalla regione C contenente i circuiti sensibili.
Alternativamente, nel caso in cui il circuito integrato sia progettato in modo da controllare e limitare il fenomeno di sovralimentazione causabile dal dispositivo DMOS H, riferito all’alimentazione VCC, la relativa posizione delle regioni H e L dello schema della Fig. 4 sarà, secondo l’invenzione, invertita rispetto alla posizione della regione C contenente la circuiteria sensibile.
L'effetto “schermante" ottenibile interponendo tra la regione C contenente i circuiti sensibili e la regione contenente un dispositivo DMOS, per il quale non sono attuati accorgimenti di protezione dal fenomeno di sovralimentazione o di sottomassa, la regione del dispositivo DMOS complementare al primo per il quale tali accorgimenti sono predisposti, può essere accentuato o adattato ai requisiti di layout del particolare circuito integrato anche mediante una deliberata conformazione della regione interposta a forma di L o di U o anche ad anello, come esemplificato nelle Figg. 5 e 6.
In Fig. 7 è mostrata una forma di realizzazione dell’invenzione in cui più di un transistore DMOS riferito (nell’esempio) a massa L1 , L2 e L3 sono formati tra una regione contenente un transistore DMOS riferito all'alimentazione H1 ed una regione C contenente circuiti particolarmente sensibili a effetti di sovralimentazione.
Naturalmente, un’alternativa forma di realizzazione dell’invenzione, nei casi in cui ciò sia fattibile, può anche consistere nella realizzazione di una regione isolata, ad esempio di tipo n nel caso considerato, sostanzialmente vuota e di conformazione adeguata, con il solo compito di schermare una regione contenente circuiti sensibili dalla regione contenente un dispositivo DMOS soggetto a indurre fenomeni di sovralimentazione o di sottomassa.
Claims (1)
- RIVENDICAZIONI 1. Circuito integrato con isolamento a giunzione comprendente transistori di potenza (L, H) di tipo DMOS integrati in rispettive regioni di una regione dì well o in uno strato epitassiale a conduttività di un primo tipo (n-epi) su un substrato a conduttività di tipo opposto (psubstrate), riferiti gli uni alla tensione di alimentazione (VCC) e gli altri al potenziale di massa (GND) e circuiti sensibili agli effetti di fenomeni di sovralimentazione e/o di sottomassa indotti da primi transistori DMOS riferiti all’alimentazione (H) e da secondi transistori DMOS riferiti a massa (L), formati in una distinta regione isolata (C) di well o di detto strato epitassiale, e comprendente mezzi atti a controllare-fidurre o il fenomeno di sovralimentazione in detti primi transistori DMOS (H) o di sottomassa in detti secondi transistori DMOS (L), caratterizzato dal fatto che, in termini di layout, tra detta regione contenente detti circuiti sensibili (C) ed una regione contenente un transistore di potenza DMOS soggetto a dar luogo a un fenomeno di sovralimentazione o di sottomassa non controllato e ridotto da detti mezzi, è interposta una o più regioni contenenti transistori di potenza DMOS il fenomeno di sovralimentazione o di sottomassa indotto dai quali è controllatolimitato da detti mezzi, o una regione priva di strutture integrate e polarizzata ad una tensione arbitraria costante.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT1998VA000001A IT1305634B1 (it) | 1998-01-19 | 1998-01-19 | Protezione da effetti di sottomassa o di sovralimentazione percircuiti integrati ad isolamento a giunzione |
US09/227,946 US6271567B1 (en) | 1998-01-19 | 1999-01-11 | Belowground and oversupply protection of junction isolated integrated circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT1998VA000001A IT1305634B1 (it) | 1998-01-19 | 1998-01-19 | Protezione da effetti di sottomassa o di sovralimentazione percircuiti integrati ad isolamento a giunzione |
Publications (3)
Publication Number | Publication Date |
---|---|
ITVA980001A0 ITVA980001A0 (it) | 1998-01-19 |
ITVA980001A1 true ITVA980001A1 (it) | 1999-07-19 |
IT1305634B1 IT1305634B1 (it) | 2001-05-15 |
Family
ID=11423452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
IT1998VA000001A IT1305634B1 (it) | 1998-01-19 | 1998-01-19 | Protezione da effetti di sottomassa o di sovralimentazione percircuiti integrati ad isolamento a giunzione |
Country Status (2)
Country | Link |
---|---|
US (1) | US6271567B1 (it) |
IT (1) | IT1305634B1 (it) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6750489B1 (en) | 2002-10-25 | 2004-06-15 | Foveon, Inc. | Isolated high voltage PMOS transistor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5377094A (en) * | 1993-05-14 | 1994-12-27 | Siliconix Incorporated | Push-pull output stage for driving motors which generates auxiliary voltage supply |
US5321293A (en) * | 1993-07-12 | 1994-06-14 | Xerox Corporation | Integrated device having MOS transistors which enable positive and negative voltage swings |
US5420532A (en) * | 1993-08-20 | 1995-05-30 | Texas Instruments Incorporated | Synchronous rectifying circuit |
DE69624493T2 (de) * | 1996-12-09 | 2003-06-26 | St Microelectronics Srl | Vorrichtung und Verfahren zur Unterdrückung von parasitären Effekten in einer integrierten Schaltung mit pn-Isolationszonen |
US5925910A (en) * | 1997-03-28 | 1999-07-20 | Stmicroelectronics, Inc. | DMOS transistors with schottky diode body structure |
US5834826A (en) * | 1997-05-08 | 1998-11-10 | Stmicroelectronics, Inc. | Protection against adverse parasitic effects in junction-isolated integrated circuits |
-
1998
- 1998-01-19 IT IT1998VA000001A patent/IT1305634B1/it active
-
1999
- 1999-01-11 US US09/227,946 patent/US6271567B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6271567B1 (en) | 2001-08-07 |
ITVA980001A0 (it) | 1998-01-19 |
IT1305634B1 (it) | 2001-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2698645B2 (ja) | Mosfet | |
JP4357127B2 (ja) | 半導体装置 | |
JP3262579B2 (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
EP0625289B1 (en) | Shunt circuit for electrostatic discharge protection | |
US5521414A (en) | Monolithic integrated structure to protect a power transistor against overvoltage | |
US20080128828A1 (en) | Semiconductor device | |
JPH06224436A (ja) | パワートランジスタ | |
US5834826A (en) | Protection against adverse parasitic effects in junction-isolated integrated circuits | |
JP2928285B2 (ja) | 集積可能なアクティブダイオード | |
JP3174043B2 (ja) | ラツチアツプ保護回路を有する集積回路 | |
US6259139B1 (en) | Embedded well diode MOS ESD protection circuit | |
GB2384632A (en) | A power MOSFET with integrated short-circuit protection | |
JP4501178B2 (ja) | 半導体装置のための保護装置 | |
US6737713B2 (en) | Substrate connection in an integrated power circuit | |
JP3665367B2 (ja) | 半導体装置 | |
JP3559075B2 (ja) | Cmos技術の集積電子回路用の極性反転保護装置 | |
JPH0290570A (ja) | 電力mosfetに対するゲート・ソース保護回路 | |
ITVA980001A1 (it) | Protezione da effetti di sottomassa o di sovralimentazione per circuiti integrati ad isolamento a giunzione | |
US7944657B2 (en) | Electrostatic discharge protection circuit | |
US6809393B1 (en) | Level shifter | |
TW200945552A (en) | Transistor layout for electrostatic discharge protective circuit | |
KR20060124561A (ko) | 반도체 집적회로 장치 | |
KR100631961B1 (ko) | 정전기 방전 보호 회로 | |
ITMI982003A1 (it) | Dispositivo circuitale di protezione contro scariche elettrostatiche e immune dal fenomeno di latch-up | |
JPH0770689B2 (ja) | 半導体回路 |