ITMI20102146A1 - Dispositivo igbt con regioni di emettitore sepolte - Google Patents

Dispositivo igbt con regioni di emettitore sepolte Download PDF

Info

Publication number
ITMI20102146A1
ITMI20102146A1 IT002146A ITMI20102146A ITMI20102146A1 IT MI20102146 A1 ITMI20102146 A1 IT MI20102146A1 IT 002146 A IT002146 A IT 002146A IT MI20102146 A ITMI20102146 A IT MI20102146A IT MI20102146 A1 ITMI20102146 A1 IT MI20102146A1
Authority
IT
Italy
Prior art keywords
region
substrate
igbt
emitter
igbt device
Prior art date
Application number
IT002146A
Other languages
English (en)
Inventor
Davide Giuseppe Patti
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITMI2010A002146A priority Critical patent/IT1402879B1/it
Priority to EP11189781.5A priority patent/EP2455972B1/en
Priority to US13/300,010 priority patent/US8878594B2/en
Publication of ITMI20102146A1 publication Critical patent/ITMI20102146A1/it
Application granted granted Critical
Publication of IT1402879B1 publication Critical patent/IT1402879B1/it
Priority to US14/496,937 priority patent/US9196714B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

DESCRIZIONE
La soluzione in accordo con una o più forme di realizzazione della presente invenzione si riferisce in generale al settore dell’elettronica. Più specificamente, tale soluzione riguarda dispositivi di potenza.
I dispositivi di potenza sono comunemente utilizzati in svariate applicazioni in cui sia necessario fornire elevate correnti (ad esempio, sino a 1-100A), così da poter pilotare elevati carichi induttivi (ad esempio, per comandare motori in applicazioni industriali) o capacitivi, e sostenere tensioni elevate ai loro capi (ad esempio, fino a 400-1600V).
Ad esempio, una classe di dispositivi di potenza molto utilizzata à ̈ rappresentata da IGBT (“Insulated Gate Bipolar Transistor†), i quali sono in grado di coniugare vantaggi offerti da transistori ad effetto di campo (MOSFET, o semplicemente MOS) e da transistori bipolari (BJT), ovvero, rispettivamente, pilotaggio in tensione e ridotta resistenza di uscita.
Un dispositivo IGBT à ̈ formato da un transistore MOS (ad esempio, a canale N) ed un transistore bipolare (ad esempio, di tipo PNP) connessi tra loro; in particolare, una base del transistore bipolare à ̈ connessa ad un drain del transistore MOS, mentre un collettore del transistore bipolare à ̈ connesso ad un source e ad un body del transistore MOS. Il dispositivo IGBT ha un terminale di emettitore connesso al source del transistore MOS, un terminale di collettore connesso ad un emettitore del transistore bipolare, ed un terminale di gate connesso ad una gate del transistore MOS; a fronte di un segnale di comando applicato al terminale di gate, il dispositivo IGBT à ̈ in grado di abilitare una corrispondente corrente a scorrere tra i suoi terminali di emettitore e di collettore.
In questo modo, durante il funzionamento del dispositivo IGBT, il transistore bipolare ha un effetto di modulazione di conducibilità sul drain del transistore MOS; ciò comporta una ridotta caduta di tensione ai capi del transistore MOS ed una densità di corrente disponibile elevata, il che a sua volta implica la possibilità di integrare un numero molto elevato di dispositivi IGBT in una stessa piastrina di materiale semiconduttore.
Nonostante i dispositivi IGBT siano largamente diffusi e molto utilizzati, essi presentano alcuni inconvenienti che ne precludono un impiego più ampio, ad esempio, in particolari applicazioni che richiedono prestazioni ed affidabilità elevate. Infatti, come à ̈ noto, ciascun dispositivo IGBT tipicamente possiede una struttura composita comprendente strati a differente tipo e/o concentrazione di drogaggio alternati tra loro; solitamente una tale struttura introduce elementi parassiti indesiderati che possono alterare il corretto funzionamento del dispositivo IGBT o addirittura causarne la rottura in tempi anche relativamente brevi.
Tali elementi parassiti comprendono principalmente un resistore parassita connesso tra il collettore del transistore bipolare ed il terminale di emettitore del dispositivo IGBT, ed un transistore bipolare parassita (con polarità opposta a quella del transistore bipolare – ovvero, nel caso in questione, di tipo NPN); il transistore parassita dà luogo, in combinazione con il transistore bipolare, ad un tiristore parassita che può essere attivato da un’eccessiva differenza di potenziale ai capi del resistore parassita.
In particolare, durante il funzionamento del dispositivo IGBT, si ha una certa possibilità che correnti di perdita in esso presenti attraversino il resistore parassita, causando una differenza di potenziale ai suoi capi che potrebbe raggiungere un valore tale da accendere il transistore parassita. Inoltre, se in tale condizione si verifica anche una variazione di parametri elettrici del transistore bipolare e del transistore parassita (ad esempio, guadagno di corrente), allora il tiristore parassita può causare un percorso incontrollato di corrente tra il terminale di emettitore ed il terminale di collettore del dispositivo IGBT, innescando un effetto autogenerativo di moltiplicazione della corrente (detto di latch-up) che tipicamente causa la rottura del dispositivo IGBT.
In termini generali, la soluzione in accordo con una o più forme di realizzazione della presente invenzione à ̈ basata sull’idea di fornire una o più regioni di emettitore sepolte.
In particolare, uno o più aspetti di una soluzione in accordo con specifiche forme di realizzazione dell’invenzione sono indicati nelle rivendicazioni indipendenti, con caratteristiche vantaggiose della stessa soluzione che sono indicate nelle rivendicazioni dipendenti, il cui testo à ̈ incorporato nella presente alla lettera per riferimento (con qualsiasi caratteristica vantaggiosa fornita con riferimento ad uno specifico aspetto della soluzione in accordo con una forma di realizzazione dell’invenzione che si applica mutatis mutandis ad ogni altro suo aspetto).
Più specificamente, un aspetto della soluzione in accordo con una forma di realizzazione dell’invenzione propone un dispositivo IGBT. Il dispositivo IGBT à ̈ integrato in una piastrina di materiale semiconduttore, la quale comprende un substrato di un primo tipo di conduttività, ed uno strato attivo di un secondo tipo di conduttività formato su una superficie interna del substrato (ad esempio, uno o più strati epitassiali). Una regione di body del primo tipo di conduttività si estende nello strato attivo da una sua superficie frontale (opposta alla superficie interna); una regione di source del secondo tipo di conduttività si estende nella regione di body dalla superficie frontale (con una regione di canale che à ̈ definita nella regione di body tra la regione di source e lo strato attivo). Un elemento di gate (isolato dalla superficie frontale) si estende sopra la regione di canale. Un terminale di collettore contatta il substrato su una sua superficie posteriore (opposta alla superficie interna), un terminale di emettitore contatta la regione di source e la regione di body sulla superficie frontale, ed un terminale di gate contatta l’elemento di gate. Nella soluzione in accordo con una forma di realizzazione dell’invenzione, il dispositivo IGBT comprende almeno una regione di emettitore sepolta del primo tipo di conduttività, con una concentrazione di impurità maggiore di una concentrazione di impurità del substrato (ad esempio, P++ e P, rispettivamente); ogni regione di emettitore sepolta à ̈ formata in una corrispondente porzione del substrato (ad esempio, si estende in essa dalla sua superficie interna). Un’ulteriore porzione del substrato interposta tra l’almeno una regione di emettitore sepolta ed il terminale di collettore definisce un resistore di emettitore.
Un altro aspetto della soluzione in accordo con una forma di realizzazione dell’invenzione propone una struttura complessa ad IGBT comprendente una pluralità di tali dispositivi IGBT.
Un ulteriore aspetto della soluzione in accordo con una forma di realizzazione dell’invenzione propone un corrispondente metodo per integrare un dispositivo IGBT in una piastrina di materiale semiconduttore.
La soluzione in accordo con una o più forme di realizzazione dell'invenzione, come pure ulteriori caratteristiche ed i relativi vantaggi, sarà meglio compresa con riferimento alla seguente descrizione dettagliata, data puramente a titolo indicativo e non limitativo, da leggersi congiuntamente alle figure allegate (in cui elementi corrispondenti sono indicati con riferimenti uguali o simili, e la loro spiegazione non à ̈ ripetuta per brevità di esposizione). In particolare:
FIG.1A mostra una vista in sezione schematica di una struttura di un dispositivo IGBT noto nello stato della tecnica ed un corrispondente circuito elettronico equivalente;
FIG.1B mostra il circuito elettronico equivalente illustrato in FIG.1A;
FIG.2A mostra schematicamente una struttura di un dispositivo IGBT in accordo con una forma di realizzazione della presente invenzione ed un corrispondente circuito elettronico equivalente;
FIG.2B mostra il circuito elettronico equivalente illustrato in FIG.2A;
FIG.3A mostra una vista in sezione schematica di una struttura complessa ad IGBT in accordo con una forma di realizzazione della presente invenzione, e FIG.3B mostra una vista in pianta di una porzione della struttura complessa ad IGBT di FIG.3A.
Con riferimento in particolare a FIG.1A, essa mostra una vista in sezione schematica di una struttura di un dispositivo IGBT 100 noto nello stato della tecnica ed un corrispondente circuito elettronico equivalente (rappresentato mediante linee tratteggiate). Tipicamente, la stessa struttura à ̈ integrata in gran numero in diverse aree identiche di una fetta (wafer) di materiale semiconduttore, che successivamente sono separate, a gruppi o singolarmente, mediante un’operazione di taglio. Come di consueto, concentrazioni di droganti (o impurità) di tipo N e di tipo P sono denotate aggiungendo il segno o il segno – alle lettere N e P per indicare, rispettivamente, un’alta o bassa concentrazione di impurità, oppure il segno + o il segno -- per indicare, rispettivamente, concentrazioni di impurità molto alte o molto basse; le lettere N e P senza l’aggiunta di alcun segno denotano invece concentrazioni intermedie.
Il dispositivo IGBT 100 comprende un substrato 105 in materiale semiconduttore (ad esempio, di tipo P+), su una superficie interna 110 del quale à ̈ presente uno strato attivo; in particolare, lo strato attivo comprende uno strato di buffer 115 di tipo N+ (ad esempio, con concentrazioni di impurità di circa 10<17>ioni/cm<3>) cresciuto epitassialmente sul substrato 105, ed uno strato di deriva 120 di tipo N- (ad esempio, con concentrazioni di drogante di circa 10<14>ioni/cm<3>) cresciuto epitassialmente sullo strato di buffer 115.
Una regione di body 125 di tipo P viene impiantata e diffusa nello strato di deriva 120, in modo tale da estendersi in esso da una sua superficie libera (opposta alla superficie interna del substrato 105) che definisce una superficie frontale 130 della piastrina. Una regione di source 135 di tipo N+ viene impiantata e diffusa nella regione di body 125, in maniera tale da estendersi in essa dalla superficie frontale 130; pertanto, una regione di canale 140 à ̈ definita nella regione di body 125 tra la regione di source 135 e lo strato attivo 115,120. Un elemento di gate 145 (ad esempio, in silicio policristallino non drogato) à ̈ presente sopra la regione di canale 140, ed à ̈ circondato da un opportuno strato isolante 150 (in modo da essere isolato dalla superficie frontale 130).
Il dispositivo IGBT 100 ulteriormente comprende un terminale di collettore C che contatta il substrato 105 su una sua superficie libera (opposta alla superficie interna 110), la quale definisce una superficie posteriore 155 della piastrina, un terminale di emettitore E che contatta la regione di source 135 e la regione di body 125 sulla superficie frontale 130, ed un terminale di gate G che contatta l’elemento di gate 145 (attraverso una corrispondente finestra aperta nello strato isolante 150); ad esempio, tali terminali C, E e G sono ottenuti mediante noti processi di fotolitografia, deposizione ed attacco.
In questo modo, come visibile nel circuito elettronico equivalente illustrato nella medesima figura, il substrato 105 (P+), lo strato attivo 115,120 (N+ ed N-), e la regione di body 125 (P) implementano un emettitore, una base, ed un collettore, rispettivamente, di un transistore bipolare Tb (di tipo PNP di potenza a struttura verticale), mentre lo strato attivo 115,120 (N+ ed N-), la regione di body 125 (P), la regione di source 135 (N+) e l’elemento di gate 145 implementano un drain, un body, un source ed una gate, rispettivamente, di un transistore MOS Tm (a canale N di potenza a struttura verticale).
Il transistore MOS Tm ed il transistore bipolare Tb sono connessi tra loro in modo tale che la base del transistore bipolare Tb à ̈ connessa al drain del transistore MOS Tm (strato attivo 115,120 comune), mentre il collettore del transistore bipolare Tb à ̈ connesso al body del transistore MOS Tm (regione di body 125 comune), e quindi anche al suo source (tramite il terminale di emettitore E).
La struttura sopra descritta à ̈ affetta dalla presenza di elementi parassiti; tra essi, i più rilevanti agli scopi della presente descrizione sono un resistore parassita Rp (che si forma nella regione di body 125), ed un transistore bipolare parassita Tp (di tipo NPN a struttura laterale); in particolare, il transistore parassita Tp comprende un emettitore, una base ed un collettore che sono definiti, rispettivamente, dalla regione di source 135 (N+), dalla regione di body 125 (P) e dallo strato attivo 115,120 (N+ ed N-).
Come visibile in figura, il resistore parassita Rp à ̈ funzionalmente connesso tra il terminale di emettitore E e la base del transistore parassita Tp; il transistore parassita Tp ha la base connessa al collettore del transistore bipolare Tb (regione di body 125 comune), il collettore connesso alla base del transistore bipolare Tb (strato attivo 115,120 comune), e l’emettitore connesso al source del transistore MOS Tm (regione di source 135 comune); in questo modo, il transistore bipolare Tb ed il transistore parassita Tp definiscono un tiristore (o SCR).
Al fine di illustrare un principio di funzionamento del dispositivo IGBT 100, si farà ora riferimento a FIG.1B, la quale mostra soltanto il circuito elettronico equivalente di FIG.1A (con componenti disposti in ordine diverso per semplicità).
Tralasciando dapprima il resistore parassita Rp ed il transistore parassita Tp per comodità, il principio di funzionamento del dispositivo IGBT 100 può essere riassunto come segue.
Partendo da una condizione di spegnimento del dispositivo IGBT 100, quando una tensione di comando applicata tra il terminale di gate G ed il terminale di emettitore E (e quindi tra la gate ed il source del transistore MOS Tm) raggiunge una tensione di soglia del transistore MOS Tm (ad esempio, 1V), quest’ultimo si accende consentendo un passaggio di una corrente I1 dal suo drain al suo source. Tale corrente I1 à ̈ uscente dalla base del transistore bipolare Tb; pertanto, nel collettore del transistore bipolare Tb scorrerà una corrente I2 proporzionale alla corrente I1 e dipendente da un guadagno di corrente bBdel transistore bipolare Tb (a sua volta dipendente, ad esempio, da spessore e/o concentrazione di drogaggio dello strato di buffer).
In particolare, si avrà che:
I2=I1*bB
La corrente I2 giunge quindi al terminale di emettitore E, sommandosi alla corrente I1 a formare una corrente totale Itot:
Itot= I1+I2 = I1 I1*bB= I1 (1+ bB)
Poiché tipicamente il transistore bipolare Tb à ̈ progettato in modo tale che il suo fattore di guadagno bBsia minore di 1 (come sarà chiarito nel seguito), la quantità (1+ bB) à ̈ solitamente compresa tra 1 e 2. Pertanto al terminale di emettitore E si ottiene una corrente Itot maggiore della corrente I1 che à ̈ in grado di fornire il solo transistore MOS Tm. Inoltre, grazie allo strato di buffer molto drogato che inietta portatori di carica nello strato di deriva (debolmente drogato), si ottiene un effetto di modulazione di conducibilità della regione di canale che si forma nello strato attivo; ciò comporta una ridotta caduta di tensione tra il drain ed il source del transistore MOS Tm (ottenendo un risparmio di potenza elettrica dissipata), ed una densità di corrente disponibile elevata (permettendo una notevole capacità di integrazione del dispositivo IGBT 100).
Considerando ora anche il resistore parassita Rp ed il transistore parassita Tp, nel caso in cui correnti di perdita (definite da partizioni non controllabili delle correnti I1 e I2) attraversino il resistore parassita Rp, quest’ultimo svilupperà ai suoi capi (e quindi tra la base e l’emettitore del transistore parassita Tp) una corrispondente differenza di potenziale. Se tale differenza di potenziale raggiunge una tensione di soglia del transistore parassita Tp (ad esempio, 0,7V), quest’ultimo si accende; in questo modo, una corrente I3 inizierà a scorrere verso la base del transistore parassita Tp, ed una corrispondente corrente I4 uscirà dal suo emettitore. Come in precedenza, si ha che le correnti I3 e I4 sono tra loro proporzionali, ed in particolare dipendono da un guadagno di corrente bPdel transistore parassita Tp:
I4=I3*(1+bP)
Affinché il tiristore Tb,Tp non causi percorsi incontrollabili di corrente innescando un effetto degenerativo autosostenuto di moltiplicazione di corrente (latch-up), per cui la corrente che circola nel circuito aumenta in maniera incontrollabile, deve essere verificata la seguente disuguaglianza:
I1>I3+I4
ovvero, la corrente di collettore del transistore parassita Tp non deve provenire per intero dalla base del transistore bipolare Tb (per cui in tal caso il transistore MOS Tm non sarebbe più attraversato da alcuna corrente), e la corrente di collettore del transistore bipolare Tb non deve fluire per intero nella base del transistore parassita Tp (I2¹I3).
Esplicitando i termini della disequazione in virtù delle relazioni precedentemente espresse (ed imponendo I2=I3), si ha:
I3/bB>I3 I3*(1+bP)
da cui si ottiene la seguente condizione (cui nel seguito ci si riferirà come condizione di sicurezza):
bP*bB<1
Pertanto, se tale condizione di sicurezza à ̈ verificata, il tiristore Tb,Tp, pur accendendosi, non compromette significativamente il funzionamento del dispositivo IGBT 100.
Per questo motivo, il dispositivo IGBT 100 à ̈ tipicamente progettato in modo tale che i guadagni di corrente bPe bBsiano sufficientemente minori di 1, così da non innescare il fenomeno di latch-up qualora il tiristore Tb,Tp dovesse accendersi; tuttavia, poiché i guadagni di corrente bPe bBpossono anche variare durante il funzionamento del dispositivo IGBT 100, secondo particolari e contingenti condizioni operative (ad esempio, temperatura, frequenza, o altro), può succedere che la condizione di sicurezza venga comunque meno, e che il tiristore Tb,Tp inneschi il fenomeno di latch-up causando la rottura del dispositivo IGBT 100.
Passando ora a FIG.2A, essa mostra una vista in sezione schematica di una struttura di un dispositivo IGBT 200 in accordo con una forma di realizzazione della presente invenzione ed un corrispondente circuito elettronico equivalente (rappresentato mediante linee tratteggiate).
Il dispositivo IGBT 200 si differenzia da quello sopra descritto per la presenza di una struttura composita del suo substrato.
In particolare, il dispositivo IGBT 200 comprende ora un substrato 205 (con una superficie interna 210 ed una superficie posteriore 255) di tipo P, ovvero avente una ridotta concentrazione di impurità (rispetto alla soluzione nota) tale da conferire allo stesso un valore di resistività relativamente alto (ad esempio, tra 0,2 e 0,4 W*cm).
Una regione sepolta di emettitore 260 di tipo P++, ovvero avente una concentrazione di droganti maggiore di quella del substrato 205, si estende nel substrato 205 dalla sua superficie interna 210; nella forma di realizzazione descritta, la concentrazione di droganti della regione di emettitore sepolta 260 à ̈ uguale o maggiore di almeno due decadi rispetto alla concentrazione di droganti nel substrato 205; ad esempio, il substrato 205 e la regione di emettitore sepolta 260 hanno una concentrazione di impurità di circa 10<14>-10<16>ioni/cm<3>e 10<16>-10<18>ioni/cm<3>, e preferibilmente uguale a 10<15>ioni/cm<3>e 10<17>ioni/cm<3>, rispettivamente. La regione di emettitore sepolta 260 ha un’estensione contenuta in pianta (in ogni piano parallelo alla superficie interna 210), così da definire una struttura quasi puntiforme; ad esempio, la regione di emettitore sepolta 260 ha una sezione in pianta con un’area dell’ordine di quella della regione di source 135, e più in generale inferiore a quella della regione di body 125 (ad esempio, del 30-80%, e preferibilmente del 40-60%). In questo modo, la regione sepolta di emettitore 260 implementa un emettitore ad alta efficienza per il transistore bipolare Tb (in quanto la corrente scorre preferibilmente attraverso di essa, invece che attraverso il resto del substrato 205, grazie alla sua minore resisitività), mentre una porzione residua del substrato 205 interposta tra la regione sepolta di emettitore 260 ed il terminale di collettore C definisce un resistore di emettitore Re (il cui valore dipende dalla resistività del substrato 205 e da un’estensione della sua porzione residua).
Nell’esemplificativa forma di realizzazione illustrata, la regione di emettitore 260 à ̈ ottenuta selettivamente (ovvero, definita fotolitograficamente) mediante impiantazione ionica di impurità in una porzione sepolta del substrato 205 (prima della formazione dello strato attivo 110,115); tale impiantazione à ̈ preferibilmente eseguita ad una profondità dalla superficie interna 210 compresa tra 0,3 e 0,5mm tale da comportare una corrente di fascio non superiore ad 1 mA). In questo modo la superficie interna 210 del substrato 205 viene lasciata sufficientemente priva di difetti cristallografici, e pertanto il successivo processo di crescita epitassiale dello strato di buffer 115 può essere effettuato evitando l’uso di processi termici preliminari di rinvenimento dei difetti reticolari. Inoltre, poiché un picco di concentrazione delle impurità impiantate risulta sepolto, la concentrazione di impurità à ̈ solo marginalmente localizzata in corrispondenza della superficie interna 210, prevenendo pertanto possibili fenomeni di sconfinamento di droganti (outdiffusion) e autodrogaggio durante il successivo processo di crescita epitassiale.
Come in precedenza, al fine di illustrare il principio di funzionamento del dispositivo IGBT 200, si farà ora riferimento alla FIG.2B, la quale mostra per semplicità soltanto il circuito elettronico equivalente di FIG.2A.
Il funzionamento dell’IGBT 200 à ̈ analogo a quello descritto in FIG.1B, con la differenza che, in condizioni di funzionamento, la corrente I2 nel collettore del transistore bipolare Tb proviene ora da un emettitore ad alta efficienza (grazie all’elevata concentrazione di droganti della regione di emettitore sepolta 260), ed à ̈ richiamata dal terminale di collettore C attraverso un percorso ad alta impedenza (grazie al resistore di emettitore Re).
In particolare, si ipotizzi una condizione iniziale in cui il transistore MOS Tm eroga una corrente I1 elevata (ad esempio, come in caso di pilotaggio di un grosso carico), e tale da instaurare ai capi del resistore parassita Rp una differenza di potenziale in grado di accendere il transistore parassita Tp. Se contemporaneamente non à ̈ più verificata la condizione di sicurezza, la corrente I2 nell’emettitore del transistore bipolare Tb inizia a crescere ulteriormente; tale corrente, comunque, attraversando il resistore di emettitore Re, provoca ai capi di esso una caduta di potenziale che depolarizza la regione di emettitore 260; in questo modo, la corrente I2 del transistore bipolare Tb decresce (così come la differenza di potenziale ai capi del resistore parassita Rp), causando pertanto lo spegnimento del transistore parassita Tp prima che il tiristore Tm,Tp possa innescare il fenomeno di latch-up. In altre parole, essendo il terminale di collettore C ad una tensione fissa (ad esempio, una tensione di alimentazione), un aumento della corrente I2 comporta un abbassamento della tensione all’emettitore del transistore bipolare Tb; in questo modo, il transistore bipolare Tb, essendo interessato da una riduzione della differenza di potenziale tra la sua base ed il suo emettitore, risulta meno conduttivo, e la corrente I2 decresce.
La soluzione descritta à ̈ vantaggiosa in quanto consente di evitare la rottura del dispositivo IGBT 200 (ed eventualmente anche del carico da esso pilotato), interrompendo in maniera rapida ed efficace l’innesco del fenomeno di latch-up del tiristore Tm,Tp. Ciò rende la soluzione descritta in grado di essere impiegata anche in applicazioni che richiedono elevate prestazioni ed affidabilità.
Tale risultato à ̈ ottenuto senza penalizzare sostanzialmente le prestazioni del dispositivo IGBT 200. Infatti, la perdita di prestazione che potrebbe essere causata dal resistore di emettitore Re à ̈ compensata dall’aumento di efficienza della regione di emettitore sepolta 260.
FIG.3A mostra una vista in sezione schematica di una struttura complessa a IGBT 300 in accordo con una forma di realizzazione della presente invenzione. La struttura 300 comprende una pluralità (nell’esemplificativa figura illustrata, sei) di identici dispositivi IGBT in accordo con la forma di realizzazione di FIG.2A, tutti integrati in una stessa piastrina di materiale semiconduttore.
In particolare, il substrato 205 e lo strato attivo 115,120 sono comuni a tutti i dispositivi IGBT 200; i dispositivi IGBT 200 sono disposti in gruppi (a coppie nell’esempio in questione), ciascuno dei quali condivide una stessa regione di body 125 (al cui interno sono disposte le diverse corrispondenti regioni di source 135, nell’esempio in questione due). Inoltre, ogni gruppo di dispositivi IGBT 200 adiacenti ma con diverse regioni di body 125 (a coppie nell’esempio in questione) condividono uno stesso elemento di gate 145, il quale si estende sopra le corrispondenti regioni di canale (e sopra la porzione dello strato attivo 115,120 tra di esse). Il terminale di collettore C, il terminale di emettitore E ed il terminale di gate G sono comuni a tutti i dispositivi IGBT 200. Infine, i dispositivi IGBT 200 adiacenti di ogni gruppo (con diverse regioni di body 125) condividono una stessa regione di emettitore sepolta 260. Ad esempio, la regione di emettitore sepolta 260 à ̈ posizionata in pianta tra le corrispondenti regioni di body 125; preferibilmente, la regione di emettitore sepolta 260 à ̈ disposta in pianta al centro di tali regioni di body 125 (in modo di risultare equidistante da esse).
Tale soluzione à ̈ vantaggiosa in quanto la condivisione di una stessa regione di emettitore sepolta 260 consente di integrare in maniera semplice un numero molto elevato di dispositivi IGBT 200; ciò permette di ottenere, in sistemi complessi integrati (ovvero comprendenti sia la struttura 300 sia altri circuiti integrati, non mostrati), un notevole risparmio sia in termini di occupazione di area sia in termini di costi di produzione.
Passando ora a FIG.3B, essa mostra una vista in pianta di una porzione della stessa struttura complessa 300 sezionata lungo la superficie interna 210.
Come visibile in tale figura, ciascuna regione di emettitore sepolta 260 ha una sezione in pianta a forma di poligono regolare; nella particolare forma di realizzazione illustrata, ciascuna regione di emettitore sepolta 260 ha una forma ad esagono regolare. In questo modo, poiché l’esagono regolare à ̈ una figura geometrica avente un’intrinseca proprietà di tassellazione, à ̈ possibile garantire una disposizione spaziale uniforme e regolare delle regioni di emettitore sepolte 260 (ovvero, ad una distanza reciproca fissa).
Tale soluzione à ̈ vantaggiosa in quanto, in caso di integrazione di un numero molto elevato di dispositivi IGBT, essa garantisce che le regioni di emettitore sepolte 260 siano disposte uniformemente in tutto il substrato 205, sostanzialmente eliminando aree del substrato 205 che non sono associabili ad almeno una regione di emettitore 260. In questo modo, ciascun dispositivo IGBT risulta associato ad almeno una regione sepolta di emettitore 260, assicurando pertanto un corretto funzionamento della medesima struttura complessa 300.
Naturalmente, al fine di soddisfare esigenze contingenti e specifiche, un tecnico del ramo potrà apportare alla soluzione sopra descritta numerose modifiche e varianti logiche e/o fisiche. Più specificamente, sebbene tale soluzione sia stata descritta con un certo livello di dettaglio con riferimento ad una o più sue forme di realizzazione, à ̈ chiaro che varie omissioni, sostituzioni e cambiamenti nella forma e nei dettagli così come altre forme di realizzazione sono possibili. In particolare, diverse forme di realizzazione dell’invenzione possono essere messe in pratica anche senza gli specifici dettagli (come gli esempi numerici) esposti nella precedente descrizione per fornire una loro più completa comprensione; al contrario, caratteristiche ben note possono essere state omesse o semplificate al fine di non oscurare la descrizione con particolari non necessari. Inoltre, à ̈ espressamente inteso che specifici elementi e/o passi di metodo descritti in relazione ad ogni forma di realizzazione della soluzione esposta possono essere incorporati in qualsiasi altra forma di realizzazione come una normale scelta di disegno.
Ad esempio, considerazioni analoghe si applicano se il dispositivo IGBT ha una diversa struttura o include componenti equivalenti (sia separati tra loro sia combinati insieme, in tutto o in parte); ad esempio, le stesse considerazioni sono valide se il dispositivo IGBT presenta drogaggi invertiti (per implementare, ad esempio, un dispositivo IGBT con un transistore MOS a canale P ed un transistore bipolare di tipo NPN); inoltre, i valori di concentrazione dei drogaggi indicati nella descrizione non sono da intendersi in maniera limitativa, in quanto possono essere opportunamente modificati, da parte di un produttore, sulla base di considerazioni tecniche o contingenti. Inoltre, le dimensioni relative o assolute indicate o deducibili per i vari strati e/o regioni della struttura che implementa il dispositivo IGBT sono solamente indicative, ed in particolare sono anche dovute a limitazioni tecnologiche relative allo stato attuale della tecnica. A tale proposito, lo strato di buffer può avere una qualsiasi dimensione; al limite, esso può anche non essere necessario, ad esempio qualora fossero disponibili tecnologie che consentano di progettare il guadagno di corrente del transistore bipolare agendo su differenti parametri costruttivi.
Le stesse considerazioni sono valide se la regione di emettitore sepolta risulta leggermente al di sotto della superficie interna del substrato.
Inoltre, il rapporto tra la concentrazione dei droganti nella regione di emettitore sepolta e quella dei droganti nel substrato non à ̈ da intendersi in senso stretto, e può essere anche inferiore rispetto a quello indicato in descrizione.
Inoltre, nulla vieta che il dispositivo IGBT sia dotato di più di una regione di emettitore sepolta.
Non à ̈ anche escluso che le regioni di emettitore sepolte possano avere estensioni in pianta (e/o in profondità) differenti; inoltre, le diverse regioni di emettitore sepolte eventualmente associate al dispositivo IGBT possono anche essere diverse tra loro.
La forma indicata per le regioni di emettitore sepolte non à ̈ limitativa per la presente invenzione; infatti, à ̈ possibile prevedere di formare le regioni di emettitore sepolte a forma di altre figure geometriche (anche non regolari) aventi analoghe o simili proprietà di tassellazione (ad esempio, triangolo rettangolo e quadrato).
Inoltre, considerazioni analoghe si applicano se la struttura complessa ad IGBT ha una diversa struttura o include componenti equivalenti (sia separati tra loro sia combinati insieme, in tutto o in parte); in particolare, le stesse considerazioni sono valide se i dispositivi IGBT che compongono tale struttura complessa sono in numero qualsiasi e raggruppati in qualsiasi modo. Ad esempio, la regione di body e l’elemento di gate possono essere condivisi da due o più dispositivi IGBT (ad esempio, con le regioni di body e gli elementi di gate a forma di strisce che si estendono lungo l’intera piastrina). Inoltre, in alcune implementazioni, il terminale di collettore, il terminale di emettitore e/o il terminale di gate della struttura complessa ad IGBT possono essere connessi tra loro da parte di un utente in modo vario a valle del corrispondente processo di produzione (ad esempio, programmando interruttori mediante un’interfaccia software).
In ogni caso, nulla vieta di avere ogni dispositivo IGBT con una o più corrispondenti regioni di emettitore sepolte dedicata (ad esempio, disposte in pianta sotto la corrispondente regione di canale).
La collocazione delle regioni di emettitore sepolte può essere qualsiasi (anche non regolare), ed in particolare può essere scelta sulla base di specifiche considerazioni progettuali; ad esempio, le regioni di emettitore sepolte possono essere distanziate tra loro in modo variabile, o secondo schemi di distribuzione spaziale complessi.
In aggiunta, la soluzione in accordo con una forma di realizzazione dell’invenzione si presta ad essere implementata con un metodo equivalente (usando passi simili, rimovendo alcuni passi non essenziali, o aggiungendo ulteriori passi opzionali); inoltre, i passi possono essere eseguiti in ordine diverso, in parallelo o sovrapposti (almeno in parte).
Dovrebbe essere evidente il progetto del dispositivo IGBT può anche essere creato in un linguaggio di programmazione; inoltre, se il progettista non fabbrica i corrispondenti dispositivi integrati o maschere, il progetto può essere trasmesso attraverso mezzi fisici ad altri. In ogni caso, il dispositivo IGBT risultante può essere distribuito dal relativo produttore in forma di fetta grezza, come piastrina nuda, o in contenitori (package). Inoltre, la struttura proposta può essere integrata con altri circuiti nella stessa piastrina, o può essere montata in prodotti intermedi (come schede madri) ed accoppiato ad una o più altre piastrine (come un processore). In ogni caso, il dispositivo integrato à ̈ adatto ad essere usato in sistemi complessi (come applicazioni automotive o microcontrollori).

Claims (10)

  1. RIVENDICAZIONI 1. Un dispositivo IGBT (200) integrato in una piastrina di materiale semiconduttore comprendente un substrato (205) di un primo tipo di conduttività, uno strato attivo (115,120) di un secondo tipo di conduttività formato su una superficie interna (210) del substrato, una regione di body (125) del primo tipo di conduttività che si estende nello strato attivo da una sua superficie frontale (130) opposta alla superficie interna, una regione di source (135) del secondo tipo di conduttività che si estende nella regione di body dalla superficie frontale, una regione di canale (140) essendo definita nella regione di body tra la regione di source e lo strato attivo, un elemento di gate (145) isolato dalla superficie frontale che si estende sopra la regione di canale, un terminale di collettore (C) che contatta il substrato su una sua superficie posteriore (255) opposta alla superficie interna, un terminale di emettitore (E) che contatta la regione di source e la regione di body sulla superficie frontale, ed un terminale di gate (G) che contatta l’elemento di gate, caratterizzato da almeno una regione di emettitore sepolta (260) del primo tipo di conduttività con una concentrazione di impurità maggiore di una concentrazione di impurità del substrato formata in una corrispondente porzione del substrato, un’ulteriore porzione del substrato interposta tra l’almeno una regione di emettitore sepolta ed il terminale di collettore definendo un resistore di emettitore (Re).
  2. 2. Il dispositivo IGBT (200) secondo la rivendicazione 1, in cui l’almeno una regione di emettitore sepolta (260) si estende nella corrispondente porzione del substrato (205) dalla superficie interna (210).
  3. 3. Il dispositivo IGBT (200) secondo la rivendicazione 1 o 2, in cui la concentrazione di impurità dell’almeno una regione di emettitore sepolta (260) à ̈ uguale a o maggiore di due decadi della concentrazione di impurità del substrato (205).
  4. 4. Il dispositivo IGBT (200) secondo una qualsiasi delle rivendicazioni da 1 a 3, in cui l’almeno una regione di emettitore sepolta (260) à ̈ una singola regione di emettitore sepolta (260).
  5. 5. Il dispositivo IGBT (200) secondo una qualsiasi delle rivendicazioni da 1 a 4, in cui ogni regione di emettitore sepolta (260) ha in pianta, in ogni piano parallelo alla superficie frontale (130), un’estensione inferiore ad un’estensione della regione di body (125).
  6. 6. Il dispositivo IGBT (200) secondo una qualsiasi delle rivendicazioni da 1 a 5, in cui ogni regione di emettitore sepolta (260) ha una sezione in pianta a forma di poligono regolare.
  7. 7. Una struttura complessa ad IGBT (300) comprendente una pluralità di dispositivi IGBT (200) secondo una qualsiasi delle rivendicazioni da 1 a 6, in cui la piastrina di materiale semiconduttore con il substrato (205) e lo strato attivo (115,120) à ̈ comune a tutti i dispositivi IGBT, la regione di body (125) di ogni dispositivo IGBT à ̈ comune con almeno un dispositivo IGBT adiacente, l’elemento di gate (145) di ogni dispositivo IGBT à ̈ comune con almeno un altro dispositivo IGBT adiacente, il terminale di collettore (C), il terminale di emettitore (E) ed il terminale di gate (G) à ̈ comune a tutti i dispositivi IGBT, e l’almeno una regione di emettitore sepolta (260) di ogni dispositivo IGBT à ̈ comune con l’almeno un altro dispositivo IGBT adiacente.
  8. 8. La struttura complessa ad IGBT (300) secondo la rivendicazione 7, in cui l’almeno una regione di emettitore (260) di ogni dispositivo IGBT (200) e dell’almeno un altro dispositivo IGBT adiacente à ̈ disposta in pianta tra le corrispondenti regioni di body (125).
  9. 9. La struttura complessa ad IGBT (300) secondo la rivendicazione 7 o 8, in cui le regioni di emettitore sepolte (260) hanno in pianta una disposizione uniforme.
  10. 10. Un metodo per integrare un dispositivo IGBT (200) in una piastrina di materiale semiconduttore, il metodo comprendendo i passi di: fornire un substrato (205) di un primo tipo di conduttività, formare uno strato attivo (115,120) di un secondo tipo di conduttività su una superficie interna (210) del substrato, formare una regione di body (125) del primo tipo di conduttività che si estende nello strato attivo da una sua superficie frontale (130) opposta alla superficie interna, formare una regione di source (135) del secondo tipo di conduttività che si estende nella regione di body dalla superficie frontale, una regione di canale (140) essendo definita nella regione di body tra la regione di source e lo strato attivo, formare un elemento di gate (145) isolato dalla superficie frontale che si estende sopra la regione di canale, formare un terminale di collettore (C) che contatta il substrato su una sua superficie posteriore (255) opposta alla superficie interna, formare un terminale di emettitore (E) che contatta la regione di source e la regione di body sulla superficie frontale, e formare un terminale di gate () che contatta l’elemento di gate, caratterizzato da formare almeno una regione di emettitore sepolta (260) del primo tipo di conduttività con una concentrazione di impurità maggiore di una concentrazione di impurità del substrato in una corrispondente porzione del substrato, un’ulteriore porzione del substrato interposta tra l’almeno una regione di emettitore sepolta ed il terminale di collettore definendo un resistore di emettitore (Re).
ITMI2010A002146A 2010-11-19 2010-11-19 Dispositivo igbt con regioni di emettitore sepolte IT1402879B1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
ITMI2010A002146A IT1402879B1 (it) 2010-11-19 2010-11-19 Dispositivo igbt con regioni di emettitore sepolte
EP11189781.5A EP2455972B1 (en) 2010-11-19 2011-11-18 IGBT device with buried emitter regions
US13/300,010 US8878594B2 (en) 2010-11-19 2011-11-18 IGBT device with buried emitter regions
US14/496,937 US9196714B2 (en) 2010-11-19 2014-09-25 IGBT device with buried emitter regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITMI2010A002146A IT1402879B1 (it) 2010-11-19 2010-11-19 Dispositivo igbt con regioni di emettitore sepolte

Publications (2)

Publication Number Publication Date
ITMI20102146A1 true ITMI20102146A1 (it) 2012-05-20
IT1402879B1 IT1402879B1 (it) 2013-09-27

Family

ID=43742759

Family Applications (1)

Application Number Title Priority Date Filing Date
ITMI2010A002146A IT1402879B1 (it) 2010-11-19 2010-11-19 Dispositivo igbt con regioni di emettitore sepolte

Country Status (3)

Country Link
US (2) US8878594B2 (it)
EP (1) EP2455972B1 (it)
IT (1) IT1402879B1 (it)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041096B2 (en) * 2013-04-16 2015-05-26 Rohm Co., Ltd. Superjunction semiconductor device and manufacturing method therefor
US9520492B2 (en) * 2015-02-18 2016-12-13 Macronix International Co., Ltd. Semiconductor device having buried layer
US10063048B2 (en) * 2015-12-30 2018-08-28 Silicon Laboratories Inc. Dynamic trigger voltage control for an ESD protection device
DE102016015475B3 (de) * 2016-12-28 2018-01-11 3-5 Power Electronics GmbH IGBT Halbleiterstruktur
US11728422B2 (en) * 2019-11-14 2023-08-15 Stmicroelectronics S.R.L. Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof
IT202000015076A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Dispositivo elettronico in 4h-sic con prestazioni di corto circuito migliorate, e relativo metodo di fabbricazione

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63211680A (ja) * 1987-02-26 1988-09-02 Toshiba Corp 半導体素子およびその製造方法
US4782379A (en) * 1981-11-23 1988-11-01 General Electric Company Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device
EP0528349A1 (en) * 1991-08-12 1993-02-24 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor having high breakdown voltage
US20070215981A1 (en) * 2006-01-10 2007-09-20 Infineon Technologies Ag Bipolar power semiconductor component comprising a p-type emitter and more highly doped zones in the p-type emitter, and production method
US20080283868A1 (en) * 2007-05-14 2008-11-20 Hans-Joachim Schulze Semiconductor Device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303841A (en) * 1979-05-21 1981-12-01 Exxon Research & Engineering Co. VMOS/Bipolar power switch
US4395723A (en) * 1980-05-27 1983-07-26 Eliyahou Harari Floating substrate dynamic RAM cell with lower punch-through means
JPS61180472A (ja) * 1985-02-05 1986-08-13 Mitsubishi Electric Corp 半導体装置
US5198688A (en) * 1989-03-06 1993-03-30 Fuji Electric Co., Ltd. Semiconductor device provided with a conductivity modulation MISFET
US5055721A (en) * 1989-04-13 1991-10-08 Mitsubishi Denki Kabushiki Kaisha Drive circuit for igbt device
JP3203814B2 (ja) * 1992-10-19 2001-08-27 富士電機株式会社 半導体装置
JP3163850B2 (ja) * 1993-03-23 2001-05-08 富士電機株式会社 半導体装置
US5548133A (en) * 1994-09-19 1996-08-20 International Rectifier Corporation IGBT with increased ruggedness
US5538908A (en) * 1995-04-27 1996-07-23 Lg Semicon Co., Ltd. Method for manufacturing a BiCMOS semiconductor device
US6448587B1 (en) * 1997-11-28 2002-09-10 Hitachi, Ltd. Circuit incorporated IGBT and power conversion device using the same
US6275093B1 (en) * 1998-02-25 2001-08-14 Intersil Corporation IGBT gate drive circuit with short circuit protection
US6242967B1 (en) * 1998-06-15 2001-06-05 Fuji Electric Co., Ltd. Low on resistance high speed off switching device having unipolar transistors
JP3817380B2 (ja) * 1999-01-14 2006-09-06 ローム株式会社 絶縁ゲート型半導体装置
JP5423377B2 (ja) * 2009-12-15 2014-02-19 三菱電機株式会社 イグナイタ用電力半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782379A (en) * 1981-11-23 1988-11-01 General Electric Company Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device
JPS63211680A (ja) * 1987-02-26 1988-09-02 Toshiba Corp 半導体素子およびその製造方法
EP0528349A1 (en) * 1991-08-12 1993-02-24 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor having high breakdown voltage
US20070215981A1 (en) * 2006-01-10 2007-09-20 Infineon Technologies Ag Bipolar power semiconductor component comprising a p-type emitter and more highly doped zones in the p-type emitter, and production method
US20080283868A1 (en) * 2007-05-14 2008-11-20 Hans-Joachim Schulze Semiconductor Device

Also Published As

Publication number Publication date
US20120126880A1 (en) 2012-05-24
US9196714B2 (en) 2015-11-24
IT1402879B1 (it) 2013-09-27
US20150048414A1 (en) 2015-02-19
EP2455972B1 (en) 2015-03-25
EP2455972A1 (en) 2012-05-23
US8878594B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
US9559171B2 (en) Semiconductor device
EP0865085A1 (en) Insulated gate bipolar transistor with high dynamic ruggedness
ITMI20102146A1 (it) Dispositivo igbt con regioni di emettitore sepolte
WO2013065247A1 (ja) 半導体装置
CN105470250B (zh) 过电压保护设备及方法
KR20100030597A (ko) 반도체 장치
CN103268888B (zh) 一种具有发射极镇流电阻的igbt器件
US9991173B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges
US6384453B1 (en) High withstand voltage diode and method for manufacturing same
US8884359B2 (en) Field-effect transistor with self-limited current
JP2013041994A (ja) 半導体装置
JP6318721B2 (ja) 半導体装置および半導体装置の製造方法
US9035349B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges, usable on silicon on insulator
CN106711204B (zh) Igbt器件及其制作方法
TWI641131B (zh) 橫向雙擴散金屬氧化半導體元件
TWI542012B (zh) 半導體裝置
US9500805B2 (en) Optical waveguide to be carried by a semiconductor material including a plurality of parallel strips of alternating conductivity types and related methods
US9523815B2 (en) ESD protection thyristor adapted to electro-optical devices
KR101437275B1 (ko) 다수의 ｆｌｉ 구조를 갖는 반도체 소자
TW201727759A (zh) 功率ｍｏｓ場效電晶體及製造功率ｍｏｓ場效電晶體的方法
RU91222U1 (ru) Мощный интегральный тиристор с полевым управлением
KR102300623B1 (ko) 전력 반도체 소자 및 전력 반도체 칩
CN208538857U (zh) 功率晶体管元件
JP2010238839A (ja) 横型絶縁ゲートバイポーラトランジスタおよびその製造方法
CN104347702A (zh) 半导体装置及其制造方法