IT9083627A0 - Schieramento di celle di memoria con linee metalliche di connessione di source e di drain formate sul substrato ed ortogonalmente sovrastata da linee di connessione di gate e procedimento per la sua fabbricazione - Google Patents

Schieramento di celle di memoria con linee metalliche di connessione di source e di drain formate sul substrato ed ortogonalmente sovrastata da linee di connessione di gate e procedimento per la sua fabbricazione

Info

Publication number
IT9083627A0
IT9083627A0 IT83627A IT8362790A IT9083627A0 IT 9083627 A0 IT9083627 A0 IT 9083627A0 IT 83627 A IT83627 A IT 83627A IT 8362790 A IT8362790 A IT 8362790A IT 9083627 A0 IT9083627 A0 IT 9083627A0
Authority
IT
Italy
Prior art keywords
connection lines
overlooked
orthogonally
deployment
procedure
Prior art date
Application number
IT83627A
Other languages
English (en)
Other versions
IT9083627A1 (it
IT1243303B (it
Inventor
Pier Luigi Crotti
Original Assignee
Sgs Thomson Microelectronics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sgs Thomson Microelectronics filed Critical Sgs Thomson Microelectronics
Priority to IT08362790A priority Critical patent/IT1243303B/it
Publication of IT9083627A0 publication Critical patent/IT9083627A0/it
Priority to US07/734,503 priority patent/US5279982A/en
Priority to DE69114204T priority patent/DE69114204T2/de
Priority to JP20749391A priority patent/JP3319767B2/ja
Priority to EP91830327A priority patent/EP0468938B1/en
Publication of IT9083627A1 publication Critical patent/IT9083627A1/it
Application granted granted Critical
Publication of IT1243303B publication Critical patent/IT1243303B/it

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
IT08362790A 1990-07-24 1990-07-24 Schieramento di celle di memoria con linee metalliche di connessione di source e di drain formate sul substrato ed ortogonalmente sovrastate da linee di connessione di gate e procedimento per la sua fabbricazione IT1243303B (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT08362790A IT1243303B (it) 1990-07-24 1990-07-24 Schieramento di celle di memoria con linee metalliche di connessione di source e di drain formate sul substrato ed ortogonalmente sovrastate da linee di connessione di gate e procedimento per la sua fabbricazione
US07/734,503 US5279982A (en) 1990-07-24 1991-07-23 Method for fabricating memory cell matrix having parallel source and drain interconnection metal lines formed on the substrate and topped by orthogonally oriented gate interconnection parallel metal lines
DE69114204T DE69114204T2 (de) 1990-07-24 1991-07-24 Speicherzellmatrix und Verfahren zur Herstellung.
JP20749391A JP3319767B2 (ja) 1990-07-24 1991-07-24 半導体デバイスの製造方法
EP91830327A EP0468938B1 (en) 1990-07-24 1991-07-24 Memory cell matrix and fabrication process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT08362790A IT1243303B (it) 1990-07-24 1990-07-24 Schieramento di celle di memoria con linee metalliche di connessione di source e di drain formate sul substrato ed ortogonalmente sovrastate da linee di connessione di gate e procedimento per la sua fabbricazione

Publications (3)

Publication Number Publication Date
IT9083627A0 true IT9083627A0 (it) 1990-07-24
IT9083627A1 IT9083627A1 (it) 1992-01-24
IT1243303B IT1243303B (it) 1994-05-26

Family

ID=11323358

Family Applications (1)

Application Number Title Priority Date Filing Date
IT08362790A IT1243303B (it) 1990-07-24 1990-07-24 Schieramento di celle di memoria con linee metalliche di connessione di source e di drain formate sul substrato ed ortogonalmente sovrastate da linee di connessione di gate e procedimento per la sua fabbricazione

Country Status (5)

Country Link
US (1) US5279982A (it)
EP (1) EP0468938B1 (it)
JP (1) JP3319767B2 (it)
DE (1) DE69114204T2 (it)
IT (1) IT1243303B (it)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960010736B1 (ko) * 1991-02-19 1996-08-07 미쓰비시뎅끼 가부시끼가이샤 마스크 rom 및 그 제조방법
US7071060B1 (en) * 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
US5712180A (en) * 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
JP2918751B2 (ja) * 1992-10-12 1999-07-12 株式会社東芝 半導体記憶装置の製造方法
TW299475B (it) * 1993-03-30 1997-03-01 Siemens Ag
US5376573A (en) * 1993-12-10 1994-12-27 Advanced Micro Devices, Inc. Method of making a flash EPROM device utilizing a single masking step for etching and implanting source regions within the EPROM core and redundancy areas
US5429967A (en) * 1994-04-08 1995-07-04 United Microelectronics Corporation Process for producing a very high density mask ROM
JPH08139208A (ja) * 1994-11-04 1996-05-31 Toyota Motor Corp 不揮発性メモリの製造システム及びその製造方法
US5635415A (en) * 1994-11-30 1997-06-03 United Microelectronics Corporation Method of manufacturing buried bit line flash EEPROM memory cell
US5801076A (en) * 1995-02-21 1998-09-01 Advanced Micro Devices, Inc. Method of making non-volatile memory device having a floating gate with enhanced charge retention
JP3703885B2 (ja) * 1995-09-29 2005-10-05 株式会社東芝 半導体記憶装置とその製造方法
US5751038A (en) * 1996-11-26 1998-05-12 Philips Electronics North America Corporation Electrically erasable and programmable read only memory (EEPROM) having multiple overlapping metallization layers
JP3097657B2 (ja) 1998-05-13 2000-10-10 日本電気株式会社 半導体記憶装置とその製造方法
KR100360398B1 (ko) * 2000-02-24 2002-11-13 삼성전자 주식회사 노어형 마스크 롬 소자의 셀 어레이 영역 및 그 제조방법
DE10038877A1 (de) * 2000-08-09 2002-02-28 Infineon Technologies Ag Speicherzelle und Herstellungsverfahren
US6514805B2 (en) * 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
US6762092B2 (en) * 2001-08-08 2004-07-13 Sandisk Corporation Scalable self-aligned dual floating gate memory cell array and methods of forming the array
US6894930B2 (en) 2002-06-19 2005-05-17 Sandisk Corporation Deep wordline trench to shield cross coupling between adjacent cells for scaled NAND
US7355237B2 (en) * 2004-02-13 2008-04-08 Sandisk Corporation Shield plate for limiting cross coupling between floating gates
JP2006114550A (ja) * 2004-10-12 2006-04-27 Renesas Technology Corp 半導体装置およびその製造方法
US7745285B2 (en) 2007-03-30 2010-06-29 Sandisk Corporation Methods of forming and operating NAND memory with side-tunneling
US7919792B2 (en) * 2008-12-18 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell architecture and methods with variable design rules
US8754483B2 (en) 2011-06-27 2014-06-17 International Business Machines Corporation Low-profile local interconnect and method of making the same
US10540471B2 (en) * 2016-05-11 2020-01-21 Samsung Electronics Co., Ltd. Layout design system and semiconductor device fabricated using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4271421A (en) * 1977-01-26 1981-06-02 Texas Instruments Incorporated High density N-channel silicon gate read only memory
US4597060A (en) * 1985-05-01 1986-06-24 Texas Instruments Incorporated EPROM array and method for fabricating
FR2603128B1 (fr) * 1986-08-21 1988-11-10 Commissariat Energie Atomique Cellule de memoire eprom et son procede de fabrication
JP2755613B2 (ja) * 1988-09-26 1998-05-20 株式会社東芝 半導体装置
IT1225623B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Formazione di contatti autoallineati senza l'impiego di una relativa maschera
US5120571A (en) * 1988-11-10 1992-06-09 Texas Instruments Incorporated Floating-gate memory array with silicided buried bitlines and with single-step-defined floating gates
IT1236601B (it) * 1989-12-22 1993-03-18 Sgs Thomson Microelectronics Dispositivo a semiconduttore integrato di tipo eprom con connessioni metalliche di source e procedimento per la sua fabbricazione.

Also Published As

Publication number Publication date
EP0468938B1 (en) 1995-11-02
DE69114204T2 (de) 1996-05-15
EP0468938A2 (en) 1992-01-29
DE69114204D1 (de) 1995-12-07
JPH07135260A (ja) 1995-05-23
EP0468938A3 (en) 1993-02-03
US5279982A (en) 1994-01-18
IT9083627A1 (it) 1992-01-24
JP3319767B2 (ja) 2002-09-03
IT1243303B (it) 1994-05-26

Similar Documents

Publication Publication Date Title
IT9083627A0 (it) Schieramento di celle di memoria con linee metalliche di connessione di source e di drain formate sul substrato ed ortogonalmente sovrastata da linee di connessione di gate e procedimento per la sua fabbricazione
FR2608042B1 (fr) Sonde urinaire masculine externe
DE68925873D1 (de) Transistor mit schwebendem Gate
IT1159030B (it) Porta con struttura scatolare per veicoli e procedimento per la sua fabbricazione
DE69320296D1 (de) Negative Spannungsversorgungen für schwebende Torspeicher
DE68917807D1 (de) Speicheranordnung mit schwebendem Gate.
IT7948599A0 (it) Struttura di piattaforma marina per perforazione e produzione e procedimento per la sua installazione
IT8522302A0 (it) Procedimento e linea per laproduzione di cavi.
IT8025384A0 (it) Procedimento per la regolazione dello spessore del film su un impianto di estrusione per filmsoffiati.
IT1236601B (it) Dispositivo a semiconduttore integrato di tipo eprom con connessioni metalliche di source e procedimento per la sua fabbricazione.
DE69112235D1 (de) Optisches Gate-Array.
DE69223500D1 (de) Gate-Array-Basiszelle
IT8248273A0 (it) Dispositivo e procedimento di sigillatura fra superfici di tenuta coassiali
IT1236980B (it) Cella di memoria eprom non volatile a gate divisa e processo ad isolamento di campo autoallineato per l'ottenimento della cella suddetta
IT1108779B (it) Punta di perforazione da roccia col sistema rotary e procedimento per la sua fabbricazione
IT8025663A0 (it) Procedimento per la regolazione dello spessore del film su un impianto di estrusione per filmsoffiati.
IT1213241B (it) Matrice di memoria eprom con celle elementari simmetriche mos e suo metodo di scrittura.
IT8921508A0 (it) Procedimento e dispositivo per la produzione di superfici di tenuta su valvole.
ITMI913355A1 (it) Procedimento per la definizione di porzioni di ossido sottile particolarmente per celle di memoria a sola lettura programmabili e cancellabile elettricamente.
IT1215380B (it) Cella di memoria eprom a due semicelle simmetriche con gate flottante separata.
ITRM910646A1 (it) Struttura di transistore mos e procedimento per la sua fabbricazione
IT1181678B (it) *erfezionamento negli organi di chiusura ad azionamento elettrico
IT8150042A0 (it) Procedimento e dispositivo per laproduzione di piastrine di semiconduttore
IT1236728B (it) Procedimento per formare la struttura di isolamento e la struttura di gate di dispositivi integrati
ITRM910621A0 (it) Procedimento per la fabbricazione di transistori con struttura gate -isolante -semiconduttore.

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19970730