IT9022577A1 - Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione. - Google Patents

Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione. Download PDF

Info

Publication number
IT9022577A1
IT9022577A1 IT022577A IT2257790A IT9022577A1 IT 9022577 A1 IT9022577 A1 IT 9022577A1 IT 022577 A IT022577 A IT 022577A IT 2257790 A IT2257790 A IT 2257790A IT 9022577 A1 IT9022577 A1 IT 9022577A1
Authority
IT
Italy
Prior art keywords
region
type
conductivity
constituting
emitter
Prior art date
Application number
IT022577A
Other languages
English (en)
Other versions
IT1246759B (it
IT9022577A0 (it
Inventor
Mario Paparo
Santo Puzzolo
Raffaele Zambrano
Original Assignee
Cons Ric Microelettronica
Sgs Thomson Microelectronics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cons Ric Microelettronica, Sgs Thomson Microelectronics filed Critical Cons Ric Microelettronica
Priority to IT02257790A priority Critical patent/IT1246759B/it
Publication of IT9022577A0 publication Critical patent/IT9022577A0/it
Priority to JP30482391A priority patent/JP3166980B2/ja
Priority to DE69122598T priority patent/DE69122598T2/de
Priority to EP91203337A priority patent/EP0493854B1/en
Priority to US07/812,704 priority patent/US5376821A/en
Publication of IT9022577A1 publication Critical patent/IT9022577A1/it
Priority to US08/273,589 priority patent/US5500551A/en
Application granted granted Critical
Publication of IT1246759B publication Critical patent/IT1246759B/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

DESCRIZIONE
della
INVENZIONE INDUSTRIALE
dal Titolo:
"STRUTTURA INTEGRATA DI TRANSISTORE BIPOLARE DI PO-TENZA E DI TRANSISTORE BIPOLARE DI BASSA TENSIONE NELLE CONFIGURAZIONI "EMITTER SWITCHING" O "SEMI-PONTE" E RELATIVI PROCESSI DI FABBRICAZIONE ".
La presente invenzione ha per oggetto una struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni "emitter switching" o "semiponte" e i relativi processi di fabbricazione.
L’ "emitter switching" e’ una configurazione circuitale in cui un transistore di bassa tensione (di tipo MOS o di tipo bipolare) interrompe la corrente di emettitore di un transistore di potenza ad alta tensione (tipicamente un transistore bipolare).
Nel caso di transistori di bassa tensione di tipo bipolare questa configurazione è stata sinora realizzata a componenti discreti, mentre nel caso di transistori di bassa tensione di tipo MOS essa è stata realizzata anche a componenti integrati in una stessa piastrina (chip) di materiale semiconduttore. Un esempio di struttura integrata nella configurazione "emitter switching" con transistori di bassa tensione di tipo MOS è illustrato nella Domanda di Brevetto Europeo N. 0322 041 .
Oltre ai vantaggi che un circuito integrato generalmente presenta nei confronti di un analogo circuito realizzato a componenti discreti, la realizzazione in forma integrata di una configurazione circuitale “emitter switching" consente anche di:
- aumentare la robustezza del transistore bipolare di potenza per quanto concerne la possibilità che si verifichino fenomeni di rottura secondaria inversa (ES/B );
- unire alle prestazioni di portata in corrente e tensione del transistor pilotato, le prestazioni di velocità del transistor a bassa tensione;
- pilotare direttamente il sistema con circuiti logici lineari, tramite la base del transistore di bassa tensione.
La struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni "emitter switching" o "semiponte", secondo la presente invenzione, consente quindi i predetti vantaggi. Inoltre nei confronti della struttura integrata con transistore di bassa tensione di tipo MOS descritta nella predetta domanda di brevetto europeo, essa presenta l’ulteriore vantaggio di poter essere realizzata con processi di fabbricazione più semplici ed economici.
La struttura e i processi che, secondo l’invenzione, consentono i predetti vantaggi sono indicati nelle rivendicazioni che seguono.
Le caratteristiche dell’invenzione risulteranno piu’ evidenti dalla descrizione che segue e dai disegni allegati relativi ad esempi di realizzazione a carattere non limitativo in cui le varie figure mostrano schematicamente :
La Fig.1: il circuito elettrico equivalente delle strutture integrate secondo l’invenzione, nella versione a 5 terminali;
Le Figg.2-7: una struttura secondo l’invenzione durante le varie fasi del processo di fabbricazione;
La Fig.8: la struttura realizzata alla fine del processo di di cui alle precedenti Figg.2
- 7;
La Fig.8a: la struttura realizzata alla fine del processo di cui alle precedenti Figg.2 7 con l’aggiunta della regione di sinker e sovrastante contatto Cp;
La Fig.9: il profilo delle concentrazioni delle varie specie di drogante lungo una sezione della struttura di Fig. 7;
Le Figg.10-11: una struttura secondo l’invenzione nella versione a componenti isolati (non sovrapposti) durante le varie fasi del processo di fabbricazione;
La Fig.12: la struttura realizzata alla fine del processo di cui alle precedenti Figg.10 -11 .
In Fig.1 e’ rappresentato il circuito elettrico equivalente delle strutture integrate che l’invenzione intende realizzare, nella versione a 5 terminali. Tale circuito consiste in un transistor Tp bipolare di potenza connesso tramite il proprio emettitore al collettore di un transistore Ts bipolare di bassa tensione. L’elettrodo Cp di collegamento alla connessione fra il collettore sepolto del transistore Ts di bassa tensione e l’emettitore di Tp non è necessario per la configurazione "emitter switching", mentre e’ essenziale nel funzionamento del circuito in configurazione "semiponte". In quest’ultimo caso, infatti, fluisce nel nodo Cp una corrente in una direzione o in senso opposto a seconda dello stato di conduzione dei transistori Tp e Ts, i quali, onde evitare situazioni di corto circuito a massa, non possono essere contemporaneamente in conduzione.
Si descrivono qui di seguito le varie fasi del processo di fabbricazione della struttura integrata, nella versione a componenti sovrapposti non isolati l’uno dall’altro, mostrata in Fig 8.
Su un substrato 1 di silicio di tipo N+ (Fig.2) viene cresciuto un primo strato epitassiale 2 di conduttività’ N-, ad elevata resistività’. Su tale strato 2 viene quindi ottenuta, mediante un processo di impiantazione ionica e successiva diffusione, una regione 3 di tipo P+ (Fig.3). Con processo analogo viene poi realizzata una regione 4 di tipo N+ (Fig. 4). Segue la crescita di un secondo strato epitassiale 5 di tipo N (Fig.5) e, con procedimenti noti di ossidazione, fotomascheratura, impiantazione e diffusione, la realizzazione delle regioni 8 di tipo P+, che si estendono dalla superficie 9 della piastrina fino a raggiungere la regione 3, come illustrato in fig 6.
La figura 7 si riferisce ad una fase successiva, dopo che, sempre ricorrendo a tecniche note, si sono realizzati lo strato superficiale 18 di ossido termico SiOz, le regioni 6 di tipo P+ e 7 di tipo N+, che costituiscono rispettivamente la base e l’emettitore del transistore NPN indicato con Ts nel cir— cuito equivalente di figura 1. In tale figura 7 l’emettitore del transistore Tp e’ costituito dalla regione 4 di tipo N+ completamente sepolta; con ciò risulta collegato direttamente il collettore del transistore di bassa tensione all’emettitore 4 del transistore di potenza.
Seguono le metallizzazioni 10, 11, 13 e 14 atte ad assicurare il contatto ohmico con le regioni 6, 7, 8 e con il substrato 1, e a costituire i terminali B’, E, B e C, aventi lo stesso significato dei terminali omologhi di Fig.1.
La struttura finale risultante dal processo precedentemente descritto è mostrata in figura 8.
Qualora la stessa struttura di fig.8 debba essere utilizzata nella configurazione a semiponte, essa deve essere integrata con delle regioni che consentano di accedere, tramite un terminale aggiuntivo Cp, alla regione sepolta 4 di emettitore del transistore di potenza. A tale scopo il processo di fabbricazione precedentemente descritto deve essere modificato come segue. Dopo le fasi che portano alla struttura di Fig.6, si procede, con processi noti di fotomascher atura, impiantazione e diffusione, alla realizzazione di regioni N+ di sinker (le regioni 16 di Fig. 8a) che si estendono dalla superficie della piastrina sino a raggiungere il contorno della regione sepolta 4. Segue la realizzazione della regione 6 di tipo P+ e successivamente la realizzazione delle regioni di tipo N+ indicate in Fig.8a con 7 e 17, le regioni 17 costituendo regioni arricchite di sinker rivolte a migliorare i contatti e a ridurre la resistenza elettrica del sinker stesso. Dopo le ultime fasi di metallizzazione e di realizzazione degli elettrodi, la struttura si presenta come in Fig.8a.
Il profilo della concentrazione (Co) delle varie specie di drogante nelle diverse regioni della struttura, lungo la sezione A-A di Fig.7, e’ illustrato in Fig.9 dove sull’asse X è riportata la distanza dalla superficie superiore della piastrina. Il processo di fabbricazione della struttura integrata, nella versione a componenti isolati non sovrapposti , prevede le seguenti fasi.
Su un substrato di silicio 21 di tipo N+ (Fig.10) viene cresciuto uno strato epitassiale 22 di tipo N-ad elevata resistività’, destinato a costituire il collettore del transistor di potenza. Su tale strato epitassiale vengono successivamente ottenute, tramite processi noti di deposizione o impiantazione e successiva diffusione, due regioni 23 e 24 di tipo P+, di cui la prima destinata ad essere la base del transistore di potenza e la seconda destinata alla formazione della regione di isolamento del transistore di bassa tensione.
Realizzando le regioni 23 e 24 mediante lo stesso processo di diffusione, esse presentano la stessa profondità di giunzione; ciò ha per effetto di massimizzare la portata di corrente del dispositivo finale, a pari tensione di funzionamento.
Mediante processi noti di ossidazione, fotomascheratura, deposizione o impiantazione e successiva diffusione, si provvede a realizzare, entro la regione 23, una regione 25 di tipo N+ costituente l’emettitore del transistore di potenza Tp ed a realizzare al contempo, entro la regione 24, una regione 26 pure di tipo N+, destinata a fungere da collettore per il transistore di bassa tensione ( Fig.1l).
Seguono la crescita di uno strato epitassiale 27 di tipo N, la realizzazione di regioni 28 e 29 di tipo P+ rispettivamente necessarie per l’isolamento del transistor di bassa tensione e per la connessione alla superficie della regione di base del transistore di potenza, la realizzazione di una regione 30 e una regione 39 entrambe di tipo N+ per la connessione alla superficie della regione di emettitore del transistore di potenza e del collettore Cp del transistore di bassa tensione.
Si formano successivamente la regione 31 di tipo P+ per la base e la regione 32 di tipo N+ per l’emitter del transistor di bassa tensione.
Vengono infine realizzate le metallizzazioni 33, 35, 36, 37 e 40, atte ad assicurare il contatto ohmico con le regioni sottostanti di materiale semiconduttore ed a costituire rispettivamente l’elettrodo della regione di isolamento di Ts e gli elettrodi B’ , B, E e C.
Le citate metallizzazioni prevedono anche la formazione di una pista 38 di connessione del collettore del transistore Ts di bassa tensione all’emettitore del transistore Tp di potenza di Fig.12, cosi’ da realizzare la connessione dei due transistori nella configurazione di fig.1.
La struttura finale "emitter switching" necessita pertanto di 4 terminali, di cui 3 sulla superficie superiore del chip e il quarto sul retro.
Un ulteriore terminale Cp, in corrispondenza alla metallizzazione 38, permette di connettere il collettore del transistore Ts di fig.1 ad un circuito esterno nell'utilizzo della coppia Tp-Ts in funzionamento a "semiponte ".
Si osserva che sia nella configurazione a componenti sovrapposti che in qella a componenti non sovrapposti il terminale Cp può essere necessario anche nella configurazione "emitter switching" al fine di rilevare la tensione presente sul collettore di Ts, impedire la piena saturazione di Ts tramite il controllo della sua corrente di base (circuito di antisaturazione), e velocizzare in tal modo la sua commutazione .
E’ evidente che agli esempi di realizzazione precedentemente descritti a titolo illustrativo potranno essere apportate numerose modificazioni, adattamenti , varianti e sostituzioni di elementi con altri funzionalmente equivalenti senza peraltro uscire dall’ambito di protezione della presente privativa. Ad esempio la prima crescita epitassiale sul substrato potrebbe risultare non necessaria nel caso venga adottato un substrato di caratteristiche equivalenti a quelle dei substrati precedentemente citati (substrato 1 di Fig.2 e 21 di Fig.10) dopo la crescita del primo strato epitassiale.
Inoltre sebbene l’invenzione sia stata illustrata in relazione a strutture con transistori di tipo NPN, essa si applica anche, con varianti del tutto ovvie al tecnico del ramo, a strutture con transistori PNP realizzate, in questo caso, a partire da un substrato di tipo P.
I processi descritti si prestano naturalmente a realizzare contemporaneamente su uno stesso chip piu’ coppie di transistori bipolari Tp e Ts. Ciò trova ad esempio applicazione nelle strutture a "semiponte" per il controllo di motori alimentati a corrente continua o di motori passo-passo (per i quali sono sufficienti due coppie), e per il controllo di motori alimentati a corrente trifase (per i quali servono tre coppie).
In questi casi tutti i transistori Tp sono realizzati sullo stesso substrato e pertanto hanno il terminale di collettore in comune, mentre gli elettrodi di ciascuna coppia realizzati sul fronte della piastrina possono essere connessi fra loro ed alla circuitel a esterna secondo le necessita’ di progetto.

Claims (12)

  1. RIVENDICAZIONI 1. Struttura comprendente un transistore bipolare di potenza (qui di seguito chiamato Tp) e un transistore bipolare di bassa tensione (qui di seguito chiamato Ts) nella configurazione "emitter switching" o "semi ponte" , integrati in una stessa piastrina di materiale semiconduttore, caratteri zzata dalla presenza in combinazione di: - un substrato semiconduttore (1/2) di un primo tipo di conducibilità costituente il collettore di TP, . - una prima regione (3) di un secondo tipo di conducibilità opposto al precedente realizzata entro il substrato (1/2) e costituente la regione di base di Tp, - una regione sepolta (4) del primo tipo di conducibilità’ realizzata entro la regione (3), costituente l’emettitore di Tp e nello stesso tempo il collettore di Ts, - uno strato epitassiale (5) del primo tipo di condicibilita* cresciuto sull'intera superficie del chip, - regioni (8) del secondo tipo di conducibilità’ formate entro lo strato (5) e connesse alla regione (3) in modo da racchiudere al loro interno la regione (5) di collettore di Ts, - una regione (6) del secondo tipo di conducibilità, costituente la base di Ts, definita entro una porzione della regione di collettore (5), - una regione (7) del primo tipo di conducibilità’, realizzata all'interno della regione (6) e costituente la regione di emettitore di Ts, - metallizzazioni sul fronte della piastrina costituenti gli elettrodi (E) di emitter di Ts, (B’) di base di Ts, e (B) di base di Tp, - una metallizzazione sull’intera superficie del retro della piastrina, costituente l’elettrodo (C) di collettore di Tp.
  2. 2. Struttura secondo la rivendicazione 1 caratterizzata dal fatto che il substrato (1/2) comprende uno strato epitassiale (2) nel quale è realizzata la suddetta regione (3).
  3. 3. Struttura secondo la rivendicazione 1 o 2 caratterizzata dal fatto di comprendere: - almeno una regione (16/17) di "sinker" del primo tipo di conducibilità’ formata all’interno della regione (5), destinata a portare la regione comune di collettore di Ts e di emettitore di Tp alla superficie della piastrina, - almeno una metallizzazione (15) presente sul fronte della piastrina, costituente un elettrodo (Cp) di connessione alla regione di sinker (16/17).
  4. 4. Struttura secondo la rivendicazione 3 caratterizzata dal fatto che la regione (16/17) di sinker si collega a tutto il contorno della regione sepolta (4) così da racchiudere completamente la regione (6) di base di Ts.
  5. 5. Struttura secondo 1a rivendicazione 4 caratterizzata dal fatto che la regione (16/17) in una parte (17) prossima alla superficie della piastrina presenta maggior percentuale di drogante.
  6. 6. Struttura comprendente un transistore bipolare di potenza (qui di seguito chiamato Tp) e un transistore bipolare di bassa tensione (qui di seguito chiamato Ts) nella configurazione "emitter switching" o “semi ponte” , integrati in una stessa piastrina di materiale semiconduttore, caratterizzata dalla presenza in combinazione di: - un substrato semiconduttore (21/22) di un primo tipo di conducibilità’, costituente il collettore di Tp, - una prima regione (23) di un secondo tipo di conducibilità’ opposto al precedente, costituente la base di Tp e compresa nel substrato (21/22), - una seconda regione (24) del secondo tipo di conducibilità, costituente la regione di isolamento di Ts e compresa nel substrato (21/22), - una regione (25) del primo tipo di conducibilità’, costituente l’emettitore di Tp e compresa nella regione (23), - una regione sepolta (26) del primo tipo di conducibilita’, costituente il collettore di Ts e compresa nella regione (24), - uno strato epitassiale (27) del primo tipo di conducibilità’ cresciuto sull'intera superficie della piastrina, - una regione (28) del secondo tipo di conducibilità e entro lo strato (27), che si estende dalla superficie della piastrina sino a congiungersi con la regione (24) lungo il suo contorno, - una regione (31) del secondo tipo di conducibilità, realizzata entro la porzione dello strato (27) contornata dalla regione (28), costituente la base di Ts, una regione (32) del primo tipo di conducibilità, realizzata entro la regione (31), costituente l’emettitore di Ts, una regione (29) del secondo tipo di conducibilità entro lo strato (27), che si estende dalla superficie della piastrina sino a congiungersi con la regione (23) lungo il suo contorno, e destinata a portare la base di Tp alla superficie della piastri na, una regione (30) del primo tipo di conducibilità’ realizzata entro la porzione dello strato (27) contornata dalla regione (29), destinata a portare la regione (25) di emettitore di Tp alla superficie della piastrina, una regione (39) del primo tipo di conducibilità’ realizzata entro la porzione dello strato (27) contornata dalla regione (28), destinata a portare la regione (26) di collettore di Ts alla superficie della piastrina, metallizzazioni sul fronte della piastrina costituenti gli elettrodi (E) di emitter di Ts, (B’) di base di Ts, (B) di base di Tp, nonché di collettore di Ts e di emettitore di Tp, piste metalliche (38) di connessione delle metallizzazioni di collettore di Ts e di emettitore di TP, - una metallizzazione (40) sull’intera superficie del retro della piastrina, costituente l’elettrodo (C) di collettore di Tp.
  7. 7. Struttura secondo la rivendicazione 6 caratterizzata dal fatto che le regioni (23) e (24) presentano la stessa profondità di giunzione.
  8. 8. Struttura secondo la rivendicazione 6 caratterizzata dal fatto che il substrato (21/22) comprende uno strato epitassiale (22) nel quale sono realizzate le suddette regioni (23) e (24).
  9. 9. Struttura secondo la rivendicazione 7 caratterizzata dal fatto che la regione (39) si collega a tutto il contorno della regione sepolta (26) cosi da racchiudere completamente la regione (31).
  10. 10. Processo di fabbricazione di una struttura integrata secondo una delle rivendicazioni da 1 a 5, come illustrato nel testo e nelle Figg.2-8a.
  11. 1 1 . Processo di fabbricazione di una struttura integrata secondo una delle rivendicazioni da 6 a 9, come illustrato nel testo e nelle Figg. 10-12.
  12. 12. Strutture integrate di transistore bipolare di potenza e di transistore bipolare di bassa tensione, nella configurazione "emitter switching" o "semiponte" e relativi processi di fabbricazione, come illustrati nella precedente descrizione e nei disegni annessi, come pure ogni loro parte presa isolatamente o in combinazione.
IT02257790A 1990-12-31 1990-12-31 Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione. IT1246759B (it)

Priority Applications (6)

Application Number Priority Date Filing Date Title
IT02257790A IT1246759B (it) 1990-12-31 1990-12-31 Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione.
JP30482391A JP3166980B2 (ja) 1990-12-31 1991-11-20 集積構造及びその製造方法
DE69122598T DE69122598T2 (de) 1990-12-31 1991-12-18 Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren
EP91203337A EP0493854B1 (en) 1990-12-31 1991-12-18 Integrated structure of a bipolar power transistor and a low voltage bipolar transistor in the emitter switching or semibridge configurations and associated manufacturing processes
US07/812,704 US5376821A (en) 1990-12-31 1991-12-23 Integrated emitter switching configuration using bipolar transistors
US08/273,589 US5500551A (en) 1990-12-31 1994-07-11 Integrated emitter switching configuration using bipolar transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT02257790A IT1246759B (it) 1990-12-31 1990-12-31 Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione.

Publications (3)

Publication Number Publication Date
IT9022577A0 IT9022577A0 (it) 1990-12-31
IT9022577A1 true IT9022577A1 (it) 1992-07-01
IT1246759B IT1246759B (it) 1994-11-26

Family

ID=11198032

Family Applications (1)

Application Number Title Priority Date Filing Date
IT02257790A IT1246759B (it) 1990-12-31 1990-12-31 Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione.

Country Status (5)

Country Link
US (2) US5376821A (it)
EP (1) EP0493854B1 (it)
JP (1) JP3166980B2 (it)
DE (1) DE69122598T2 (it)
IT (1) IT1246759B (it)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866461A (en) * 1990-12-30 1999-02-02 Stmicroelectronics S.R.L. Method for forming an integrated emitter switching configuration using bipolar transistors
DE69315813T2 (de) * 1992-12-28 1998-06-10 Koninkl Philips Electronics Nv Kaskodenschaltungsstruktur mit bipolaren Epitoxial-Transistoren und niedrig gelegenem Basisanschluss
EP0810662A1 (en) * 1996-05-29 1997-12-03 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno An integrated device in an "emitter switching" configuration and with a cellular structure
EP0977264B1 (en) * 1998-07-31 2006-04-26 Freescale Semiconductor, Inc. Semiconductor structure for driver circuits with level shifting
KR100922423B1 (ko) * 2002-09-06 2009-10-16 페어차일드코리아반도체 주식회사 바이폴라 트랜지스터 및 그 제조방법
WO2005020330A1 (de) * 2003-08-13 2005-03-03 Atmel Germany Gmbh Verfahren zur verbesserung elektrischer eigenschaften aktiver bipolarbauelemente
DE102004037186B4 (de) * 2003-08-13 2010-04-15 Atmel Automotive Gmbh Bipolares Halbleiterbauelement mit Kaskodenstruktur und Verfahren zur Herstellung desselben
JP4775683B2 (ja) * 2003-09-29 2011-09-21 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路装置
DE102004037252A1 (de) 2004-07-31 2006-03-23 Atmel Germany Gmbh Verfahren zur Integration von drei Bipolartransistoren in einem Halbleiterkörper, Mehrschichtbauelement und Halbleiteranordnung
DE102004044835B4 (de) 2004-09-14 2008-12-11 Atmel Germany Gmbh Integrierte Halbleiter-Kaskodenschaltung für Hochfrequenzanwendungen
DE102005009725A1 (de) * 2005-03-03 2006-09-07 Atmel Germany Gmbh Verfahren zur Integration von zwei Bipolartransistoren in einen Halbleiterkörper, Halbleiteranordnung in einem Halbleiterkörper und Kaskodenschaltung
FR2919896B1 (fr) * 2007-08-07 2009-10-30 Snecma Sa Turboreacteur comprenant un generateur de courant monte dans la soufflante et un procede de montage dudit generateur dans la soufflante
US8598008B2 (en) * 2010-10-20 2013-12-03 Texas Instruments Incorporated Stacked ESD clamp with reduced variation in clamp voltage
CN109459915B (zh) * 2018-11-06 2022-02-01 恒科科技产业有限公司 一种打印机墨粉耗材制作加工设备及墨粉耗材制作工艺
CN116153992B (zh) * 2023-04-21 2023-06-23 上海陆芯电子科技有限公司 一种逆导型绝缘栅双极型晶体管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458158A (en) * 1979-03-12 1984-07-03 Sprague Electric Company IC Including small signal and power devices
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
EP0347550A3 (en) * 1988-06-21 1991-08-28 Texas Instruments Incorporated Process for fabricating isolated vertical and super beta bipolar transistors
IT1234252B (it) * 1989-06-16 1992-05-14 Sgs Thomson Microelectronics Dispositivo a semiconduttore comprendente un circuito di comando e uno stadio di potenza a flusso di corrente verticale integrati in modo monolitico nella stessa piastrina e relativo processo di fabbricazione

Also Published As

Publication number Publication date
JPH0613556A (ja) 1994-01-21
JP3166980B2 (ja) 2001-05-14
DE69122598D1 (de) 1996-11-14
EP0493854A1 (en) 1992-07-08
EP0493854B1 (en) 1996-10-09
US5376821A (en) 1994-12-27
IT1246759B (it) 1994-11-26
US5500551A (en) 1996-03-19
IT9022577A0 (it) 1990-12-31
DE69122598T2 (de) 1997-03-06

Similar Documents

Publication Publication Date Title
US6221721B1 (en) Method of manufacturing an insulated trench gate semiconductor device
EP0809293B1 (en) Power semiconductor structure with lateral transistor driven by vertical transistor
JP3410286B2 (ja) 絶縁ゲート型半導体装置
CN100431153C (zh) 半导体集成电路装置及其制造方法
IT9022577A1 (it) Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione.
JP4129306B2 (ja) 電界効果によって制御可能な縦形半導体デバイス及びその製造方法
JPH05102487A (ja) 縦型半導体装置
JPH04229661A (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH01125979A (ja) 絶縁ゲート型バイポーラトランジスタ
JPS6136386B2 (it)
EP0629001B1 (en) Integrated monolithic structure of a vertical bipolar transistor and a vertical MOSFET transistor
CN109244128B (zh) 一种半封闭式屏蔽栅iegt器件结构及其制作方法
JPH07312370A (ja) 半導体装置
CN106328698B (zh) 半导体装置及其制造方法
JPH0133954B2 (it)
JP2000031471A (ja) Ｍｏｓｆｅｔ構成素子
JPH049378B2 (it)
JPS63177473A (ja) 縦型ｍｏｓｆｅｔ
JP3692684B2 (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
US5866461A (en) Method for forming an integrated emitter switching configuration using bipolar transistors
US6069399A (en) Vertical bipolar semiconductor power transistor with an interdigitized geometry, with optimization of the base-to-emitter potential difference
JPH10229194A (ja) 横型絶縁ゲートバイポーラトランジスタ
JPH01243472A (ja) 半導体装置
KR970009032B1 (ko) 전력용 반도체 장치 및 그 제조방법
JP2959127B2 (ja) 絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19961227