IT201900009600A1 - Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente - Google Patents
Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente Download PDFInfo
- Publication number
- IT201900009600A1 IT201900009600A1 IT102019000009600A IT201900009600A IT201900009600A1 IT 201900009600 A1 IT201900009600 A1 IT 201900009600A1 IT 102019000009600 A IT102019000009600 A IT 102019000009600A IT 201900009600 A IT201900009600 A IT 201900009600A IT 201900009600 A1 IT201900009600 A1 IT 201900009600A1
- Authority
- IT
- Italy
- Prior art keywords
- electrically conductive
- conductive leads
- array
- leads
- flowable mass
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000463 material Substances 0.000 claims description 59
- 230000009969 flowable effect Effects 0.000 claims description 19
- 238000006073 displacement reaction Methods 0.000 claims description 11
- 239000012777 electrically insulating material Substances 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 2
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002872 contrast media Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
DESCRIZIONE dell’invenzione industriale dal titolo:
“Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa alla fabbricazione dei dispositivi a semiconduttore.
Una o più forme di attuazione possono essere applicate alla fabbricazione di dispositivi a semiconduttore, come circuiti integrati (IC, “Integrated Circuit”), per esempio.
Sfondo tecnologico
Sono correntemente disponibili varie tecnologie per fabbricare dispositivi a semiconduttore comprendenti un leadframe.
La designazione “leadframe” (o “lead frame”) è usata correntemente (si veda, per esempio, l’USPC Consolidated Glossary dell’Ufficio Brevetti e Marchi degli Stati Uniti d’America) per indicare un frame di metallo che fornisce supporto per un die o chip a circuito integrato, così come lead elettrici per interconnettere il circuito integrato nel die o chip ad altri contatti o componenti elettrici.
Sostanzialmente, un leadframe comprende una schiera di formazioni (lead) elettricamente conduttive che da una posizione di contorno (“outline”) si estendono verso l’interno nella direzione di un die o chip a semiconduttore, formando così una schiera di formazioni elettricamente conduttive a partire da un die pad configurato per avere almeno un die o chip a semiconduttore attaccato su di esso.
Il fatto di evitare un posizionamento errato indesiderato dei lead che potrebbe verificarsi nei leadframe con passo fine (“fine-pitch”) durante lo stampaggio del package o altri atti di trattamento del materiale è uno scopo auspicabile da perseguire.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è di contribuire a fornire soluzioni perfezionate per contrastare tale posizionamento errato indesiderato.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un procedimento avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono essere relative a un dispositivo a semiconduttore corrispondente.
Le rivendicazioni sono parte integrante della descrizione tecnica di forme di attuazione come qui fornita.
Una o più forme di attuazione possono fornire soluzioni più economiche per contrastare uno spostamento indesiderato dei lead, aumentando anche nel contempo l’affidabilità di una tale azione di contrasto.
Una o più forme di attuazione possono essere applicate vantaggiosamente a dispositivi a semiconduttore del tipo QFP (Quad Flat Pack) e ad altri tipi di dispositivi a semiconduttore.
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 è un esempio di una tecnica tradizionale per contrastare uno spostamento indesiderato dei lead nei leadframe per dispositivi a semiconduttore,
- la Figura 2 è una vista ingrandita della porzione della Figura 1 indicata da una freccia II,
- le Figure da 3A a 3C sono esempi di principi alla base di forme di attuazione,
- le Figure da 4A a 4C sono viste locali in sezione trasversale attraverso una schiera di lead in un leadframe che rappresentano a titolo di esempio possibili atti in forme di attuazione,
- la Figura 5 è un esempio di possibili implementazioni di forme di attuazione,
- la Figura 6 è una vista ingrandita della porzione della Figura 5 indicata da una freccia VI,
- le Figure da 7A a 7E sono esempi di possibili atti in forme di attuazione, e
- le Figure 8 e 9 sono esempi di possibili dettagli di implementazione di forme di attuazione.
Si apprezzerà che, per chiarezza e semplicità di rappresentazione, le varie figure possono non essere disegnate in una stessa scala.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
La Figura 1 è un esempio di una porzione di un leadframe LF per un dispositivo a semiconduttore (un circuito integrato o IC, per esempio).
Un tale leadframe LF può comprendere - in maniera nota agli esperti del settore – una schiera di lead elettricamente conduttivi 10 che si estendono da un’area di die pad (centrale) del leadframe LF.
Come indicato, strutture di leadframe come rappresentate a titolo di esempio nella Figura 1, comprendenti eventualmente cosiddette “dam bars” 12 e altre caratteristiche come illustrate nella Figura 1 (e nella Figura 5, discussa nel seguito) sono tradizionali nella tecnica, il che rende superfluo fornire qui una descrizione più dettagliata.
Inoltre, la possibilità di applicare forme di attuazione con riferimento a un certo leadframe LF è indipendente in larga parte dalle specifiche caratteristiche del leadframe LF.
Certe azioni coinvolte nella fabbricazione di un dispositivo a semiconduttore, comprendente un tale leadframe LF, (stampaggio (“molding”) o trattamento del materiale in generale essendo esempi di tali azioni) possono avere come risultato un indesiderato spostamento dei lead 10: a sua volta un tale spostamento può avere come risultato condizioni indesiderate, come un cortocircuito tra lead adiacenti, per esempio.
Un approccio tradizionale adottato per contrastare tale indesiderato spostamento reciproco dei lead 10 comporta di usare un cosiddetto nastro di bloccaggio dei lead o LLT (“Lead Locking Tape”).
Un tale nastro può essere applicato, per esempio, sui lead interni al di fuori dell’area di wire bonding, per esempio al di fuori dell’area indicata con TPF nelle Figure 1 e 2, dove un piede di serraggio (“clamping foot”) può agire durante tale trattamento.
Un approccio tradizionale nel fornire un nastro di bloccaggio dei lead LLT può comprendere applicare adesivamente (vale a dire, usando una maschera adesiva) sui lead 10strisce pretagliate/preformate di materiale Kapton. Il Kapton è una pellicola di poliimmide sviluppata da DuPont negli anni ’60, che presenta stabilità sopra un ampio intervallo di temperature.
Sebbene soddisfacente sotto vari aspetti, un tale approccio soffre del fatto che il Kapton è costoso.
Inoltre, materiali come il Kapton possono presentare un’adesione ridotta in modo indesiderato rispetto a un composto per stampaggio (per esempio, un composto per stampaggio in resina epossidica o EMC (Epoxy Molding Compound)) applicato successivamente sul leadframe LF (e sul die o sui die a semiconduttore attaccati a esso) che può avere come risultato la formazione di aree di delaminazione.
Inoltre, l’applicazione di strisce di LLT di Kapton può essere un’operazione che richiede tempo e coinvolge specifiche apparecchiature con un throughput indesideratamente basso.
Una o più forme di attuazione sono basate sul riconoscimento che tali strisce di materiale come il Kapton possono essere sostituite efficacemente da materiale elettricamente isolante (flussibile o flowable) distribuito sul leadframe LF mediante tecniche, come la serigrafia, la stampa a getto o altri procedimenti, con tale materiale successivamente consolidato, per esempio mediante reticolazione attraverso l’esposizione a una radiazione UV o a energia termica.
Come rappresentato schematicamente nelle Figure da 3A a 3C, una tale massa di materiale 100 flussibile può essere applicata sui lead 10 in un leadframe LF mediante una tecnologia come la serigrafia (vale a dire, usando uno schermo S e uno squeegee SG come tradizionale nella tecnica della serigrafia), affinché un tale materiale possa essere efficace nel contrastare uno spostamento (reciproco) indesiderato dei lead 10, principalmente dei lead adiacenti nel leadframe LF.
Un tale materiale 100 (che può comprendere materiale di resist, come materiale di resist reticolabile a UV, come usato ampiamente nell’industria dell’elettronica e dei semiconduttori, per produrre schede a circuito stampato o PCB (“Printed Circuit Board”), per esempio) può essere consolidato – vale a dire reso solido, conservando eventualmente nel contempo un certo grado di deformabilità - dopo che è stato distribuito sul leadframe LF.
Materiali basati su acrilato, stirene e sistemi novolak possono essere esempi di tali materiali di resist polimerizzabili.
Più in generale, in forme di attuazione possono essere usati vantaggiosamente quei materiali indicati correntemente come materiali solder mask o solder stop o solder resist, che possono comprendere uno strato sottile di polimero simile a lacca.
Come risultato del fatto di essere consolidato, il materiale 100 può essere efficace nel contrastare uno spostamento indesiderato dei lead 10 (vale a dire, sostanzialmente, nel “mantenere i lead adiacenti separati l’uno dall’altro”), contrastando in tal modo un contatto reciproco indesiderato, che può avere come risultato un cortocircuito fra lead 10 adiacenti.
Le Figure da 4A a 4C sono esempi di vari approcci possibili nell’effettuazione di una tale azione.
Per esempio, la Figura 4A è un esempio di possibili forme di attuazione in cui il materiale 100 di contrasto dello spostamento è distribuito in modo tale da estendersi a ponte tra le superfici anteriori (superiori) di lead adiacenti, come i due lead indicati con 101 e 102.
Possibili forme di attuazione, come rappresentate a titolo di esempio nella Figura 4B, possono prevedere che il materiale 100 sia distribuito in modo tale da estendersi in posizione intermedia (risultando così a sandwich) tra i lead adiacenti 101 e 102.
La Figura 4C è un esempio di forme di attuazione in cui le soluzioni rappresentate a titolo di esempio nelle Figure 4A e 4B sono adottate congiuntamente, vale a dire con il materiale 100 comprendente una porzione (porzione inferiore nella Figura 4C) che si estende in posizione intermedia (a sandwich) tra i lead adiacenti 101 e 102, così come una porzione del materiale 100 (porzione superiore nella Figura 4C) che si estende a ponte tra le superfici anteriori (superiori) dei lead adiacenti 101 e 102.
Come rappresentato a titolo di esempio nelle Figure 5 e 6 (a titolo di confronto diretto con le Figure 1 e 2), il materiale 100 può funzionare sostanzialmente come l’LLT di strisce di Kapton nelle Figure 1 e 2 nel contrastare (prevenire) uno spostamento indesiderato dei lead 10 con costi ridotti in considerazione della possibilità di usare nel distribuire la massa 100 tecnologie più tradizionali, come la serigrafia o la stampa a getto.
Le Figure da 7A a 7E sono esempi di possibili azioni che possono essere implementate per produrre un dispositivo come rappresentato a titolo di esempio nella Figura 4A usando un macchinario e processi che sono per il resto tradizionali nell’area della fabbricazione dei prodotti a semiconduttore.
Nelle Figure da 7A a 7E, parti o gli elementi simili a parti o a elementi già discussi con riferimento alle figure precedenti sono indicati con numeri di riferimento simili, per cui una descrizione dettagliata non viene qui ripetuta per brevità.
Nell’esempio di sequenza – non obbligatoria - delle Figure da 7A a 7E, si applica dapprima (mediante serigrafia, per esempio: possibili tecnologie alternative possono comprendere la stampa a getto, per esempio) materiale 100S di supporto temporaneo (sacrificale) per riempire l’intervallo o gap tra due lead 101 e 102 adiacenti. Per esempio, questo può avvenire mentre i lead del leadframe, come 101, 102, poggiano su una lastra di sostegno P (di metallo placcato, per esempio).
Un materiale di solder mask acquoso su cui può essere formata una immagine fotografica (“photo-imageable”), come usato tradizionalmente nell’industria dei semiconduttori, rappresenta una scelta adeguata per la massa di materiale sacrificale 100S.
La Figura 7B è un esempio di un’azione di esporre il materiale sacrificale 100S a una radiazione (una radiazione UV, per esempio) in modo tale che la massa 100S possa essere consolidata (indurita).
La Figura 7C è un esempio di distribuzione della massa 100 di contrasto allo spostamento (solder resist, per esempio) come discusso in precedenza sui lead 101, 102 che hanno tra loro il materiale 100S (esposto e consolidato).
La Figura 7D è un esempio di un trattamento (per esempio, “cottura”, vale a dire l’applicazione di energia termica H come una possibile alternativa a esposizione a UV) al fine di consolidare (polimerizzare o reticolare) la massa di materiale 100 che è previsto che agisca come materiale per contrastare uno spostamento dei lead.
Infine, la Figura 7E è un esempio della possibilità di rimuovere (“tirare via”) il materiale sacrificale 100S come rappresentato a titolo di esempio con ST nella figura, per esempio esponendolo all’azione di sostanze chimiche, come alcali diluiti, opzionalmente dopo una separazione dei lead 101, 102 (e del leadframe nel suo complesso) dalla superficie di supporto P.
Le Figure 8 e 9 sono esempi della possibilità di usare aria a bassa pressione AP sulla superficie di supporto P al fine di contrastare una indesiderata adesione di parti (la massa 100S, per esempio) alla lastra P.
Come rappresentato nella Figura 9, un tale risultato può essere ottenuto usando una lastra di supporto P con in superficie una schiera di aperture P1, che si prevede agisca come una superficie di supporto per i lead 10 del leadframe LF (si vedano, per esempio, 101 e 102 nelle Figure da 7A a 7E).
In una o più forme di attuazione aria AP (moderatamente) in pressione può essere distribuita verso le aperture P1 attraverso uno o più collettori AM dai quali condotti dell’aria AC si diramano verso rispettive aperture P1. L’aria AP in pressione AP distribuita a partire da una sorgente come una pompa dell’aria PS verso le aperture P1 può così formare una sorta di cuscinetto d’aria che contrasta una indesiderata adesione (del materiale di resist 100S, per esempio) sulla superficie di supporto P.
Un procedimento, come rappresentato qui a titolo di esempio, può comprendere:
- fornire un leadframe (per esempio, LF) per un dispositivo a semiconduttore, il leadframe comprendendo una schiera di lead elettricamente conduttivi (per esempio, 10; 101; 102),
- fornire su detta schiera di lead elettricamente conduttivi materiale di bloccaggio dei lead (per esempio, 100) che contrasta uno spostamento dei lead in detta schiera di lead elettricamente conduttivi,
in cui fornire detto materiale di bloccaggio dei lead può comprendere:
- distribuire sui lead elettricamente conduttivi in detta schiera di lead elettricamente conduttivi una massa flussibile di materiale elettricamente isolante, e
- consolidare (si veda, per esempio, H nella Figura 7D) detta massa flussibile distribuita su detti lead elettricamente conduttivi, la massa consolidata fornendo detto materiale di bloccaggio dei lead.
In un procedimento come rappresentato qui a titolo di esempio detta massa flussibile può comprendere materiale polimerizzabile, opzionalmente polimerizzabile a UV o polimerizzabile termicamente.
In un procedimento come rappresentato qui a titolo di esempio detta massa flussibile può comprendere materiale di resist.
Un procedimento come rappresentato qui a titolo di esempio può comprendere:
- distribuire materiale sacrificale (per esempio, 100S) tra lead adiacenti in detta schiera di lead elettricamente conduttivi,
- distribuire detta massa flussibile di materiale elettricamente isolante su lead elettricamente conduttivi in detta schiera di lead elettricamente conduttivi aventi detto materiale sacrificale tra loro,
- consolidare detta massa flussibile distribuita su detti lead elettricamente conduttivi in detta schiera di lead elettricamente conduttivi aventi detto materiale sacrificale tra loro, e
- rimuovere (per esempio, ST) detto materiale sacrificale.
Un procedimento come rappresentato qui a titolo di esempio può comprendere consolidare (mediante esposizione a UV, per esempio, come rappresentato a titolo di esempio nella Figura 7B) detto materiale sacrificale distribuito tra lead elettricamente conduttivi in detta schiera di lead elettricamente conduttivi prima di distribuirvi sopra detta massa flussibile di materiale conduttivo elettricamente.
In un procedimento come rappresentato qui a titolo di esempio detto materiale sacrificale può comprendere materiale induribile, opzionalmente materiale di solder mask acquoso.
Un procedimento come rappresentato qui a titolo di esempio può comprendere distribuire detta massa flussibile di materiale elettricamente isolante su lead elettricamente conduttivi in detta schiera di lead elettricamente conduttivi con detta schiera di lead elettricamente conduttivi supportata da una superficie di supporto (per esempio, P).
Un procedimento come rappresentato qui a titolo di esempio può comprendere fornire aria in pressione (per esempio, AP) in detta superficie di supporto per contrastare un’adesione a detta superficie di supporto.
Un dispositivo a semiconduttore come rappresentato qui a titolo di esempio può comprendere:
- un leadframe (per esempio, LF) comprendente una schiera di lead elettricamente conduttivi che si estendono da un die pad con materiale di bloccaggio dei lead fornito su detta schiera di lead elettricamente conduttivi con il procedimento come rappresentato qui a titolo di esempio secondo una qualsiasi delle rivendicazioni da 1 a 8, e
- almeno un die a semiconduttore (per esempio, D) attaccato su detto die pad.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito delle forme di attuazione.
L’ambito di protezione è definito dalle rivendicazioni annesse.
Claims (9)
- RIVENDICAZIONI 1. Procedimento, comprendente: - fornire un leadframe (LF) per un dispositivo a semiconduttore, il leadframe comprendendo una schiera di lead elettricamente conduttivi (10; 101; 102), - fornire su detta schiera di lead elettricamente conduttivi (10; 101; 102) materiale di bloccaggio dei lead che contrasta uno spostamento dei lead in detta schiera di lead elettricamente conduttivi (10; 101; 102), in cui fornire detto materiale di bloccaggio dei lead (100) comprende: - distribuire sui lead elettricamente conduttivi (101, 102) in detta schiera di lead elettricamente conduttivi una massa flussibile di materiale elettricamente isolante (100), e - consolidare (H) detta massa flussibile (100) distribuita su detti lead elettricamente conduttivi (10; 101; 102), la massa consolidata (100) fornendo detto materiale di bloccaggio dei lead.
- 2. Procedimento secondo la rivendicazione 1, in cui detta massa flussibile comprende materiale (100) polimerizzabile, preferibilmente polimerizzabile a UV o polimerizzabile termicamente.
- 3. Procedimento secondo la rivendicazione 2, in cui detta massa flussibile comprende materiale di resist (100).
- 4. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente: - distribuire materiale sacrificale (100S) tra lead adiacenti (101, 102) in detta schiera di lead elettricamente conduttivi, - distribuire detta massa flussibile di materiale elettricamente isolante (100) su lead elettricamente conduttivi (101, 102) in detta schiera di lead elettricamente conduttivi aventi detto materiale sacrificale (100S) tra loro, - consolidare (H) detta massa flussibile distribuita su detti lead elettricamente conduttivi (101, 102) in detta schiera di lead elettricamente conduttivi aventi detto materiale sacrificale (100S) tra loro, e - rimuovere (ST) detto materiale sacrificale.
- 5. Procedimento secondo la rivendicazione 4, comprendente consolidare (UV) detto materiale sacrificale (100S) distribuito tra lead elettricamente conduttivi (101, 102) in detta schiera di lead elettricamente conduttivi prima di distribuirvi sopra detta massa flussibile (100) di materiale conduttivo elettricamente.
- 6. Procedimento secondo la rivendicazione 4 o la rivendicazione 5, in cui detto materiale sacrificale (100S) comprende materiale induribile, preferibilmente materiale di solder mask acquoso.
- 7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente distribuire detta massa flussibile di materiale elettricamente isolante (100) su lead elettricamente conduttivi (101, 102) in detta schiera di lead elettricamente conduttivi con detta schiera di lead elettricamente conduttivi supportata da una superficie di supporto (P).
- 8. Procedimento secondo la rivendicazione 7, comprendente fornire aria in pressione (AP) in detta superficie di supporto (P) per contrastare un’adesione a detta superficie di supporto (P).
- 9. Dispositivo a semiconduttore comprendente: - un leadframe (LF) comprendente una schiera di lead elettricamente conduttivi (10; 101, 102) che si estendono da un die pad con materiale di bloccaggio dei lead (100) fornito su detta schiera di lead elettricamente conduttivi con il procedimento secondo una qualsiasi delle rivendicazioni da 1 a 8, e - almeno un die a semiconduttore (D) attaccato su detto die pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102019000009600A IT201900009600A1 (it) | 2019-06-20 | 2019-06-20 | Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102019000009600A IT201900009600A1 (it) | 2019-06-20 | 2019-06-20 | Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT201900009600A1 true IT201900009600A1 (it) | 2020-12-20 |
Family
ID=68234213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT102019000009600A IT201900009600A1 (it) | 2019-06-20 | 2019-06-20 | Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente |
Country Status (1)
| Country | Link |
|---|---|
| IT (1) | IT201900009600A1 (it) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258051A (ja) * | 1987-04-15 | 1988-10-25 | Fuji Plant Kogyo Kk | ピン保持構造付リ−ドフレ−ム、及びそのリ−ドフレ−ムのピン保持方法 |
| JPH05121618A (ja) * | 1991-10-28 | 1993-05-18 | Matsushita Electron Corp | 半導体装置用リードフレームおよびその製造方法 |
| JPH07245373A (ja) * | 1994-03-04 | 1995-09-19 | Hitachi Cable Ltd | 半導体装置用リードフレームおよびその製造方法 |
| JPH07245368A (ja) * | 1994-03-07 | 1995-09-19 | Hitachi Cable Ltd | 半導体装置用リードフレーム及びその製造方法 |
| US5989474A (en) * | 1994-07-29 | 1999-11-23 | Nec Corporation | Method for fabricating resin-sealed semiconductor device using leadframe provided with resin dam bar |
-
2019
- 2019-06-20 IT IT102019000009600A patent/IT201900009600A1/it unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258051A (ja) * | 1987-04-15 | 1988-10-25 | Fuji Plant Kogyo Kk | ピン保持構造付リ−ドフレ−ム、及びそのリ−ドフレ−ムのピン保持方法 |
| JPH05121618A (ja) * | 1991-10-28 | 1993-05-18 | Matsushita Electron Corp | 半導体装置用リードフレームおよびその製造方法 |
| JPH07245373A (ja) * | 1994-03-04 | 1995-09-19 | Hitachi Cable Ltd | 半導体装置用リードフレームおよびその製造方法 |
| JPH07245368A (ja) * | 1994-03-07 | 1995-09-19 | Hitachi Cable Ltd | 半導体装置用リードフレーム及びその製造方法 |
| US5989474A (en) * | 1994-07-29 | 1999-11-23 | Nec Corporation | Method for fabricating resin-sealed semiconductor device using leadframe provided with resin dam bar |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2023165871A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
| JP6309112B2 (ja) | パワーモジュール | |
| IT201800002903A1 (it) | Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente | |
| DE102014213564A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| TW396565B (en) | Improved leadframe structure and process for packaging integrated circuits | |
| DE102012224355A1 (de) | Leistungsmodul | |
| US10388597B2 (en) | Manufacturing method for semiconductor device and semiconductor device | |
| US8530279B2 (en) | Offset gravure printing process for improved mold compound and die attach adhesive adhesion on leadframe surface using selective adhesion promoter | |
| US20130020688A1 (en) | Chip package structure and manufacturing method thereof | |
| JP2008294333A (ja) | プリント配線板の製造方法及びその方法を用いて得られるポッティングダムを備えるプリント配線板 | |
| DE102004060922A1 (de) | Klebstofffilm zum Herstellen einer Halbleitereinrichtung | |
| IT201900009600A1 (it) | Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente | |
| JP4963989B2 (ja) | 半導体素子搭載用基板およびその製造方法 | |
| CN101556947B (zh) | 降低翘曲度的基板以及具有该基板的芯片封装构造 | |
| JP2019009292A5 (it) | ||
| JP2005151624A (ja) | 回路構成体の製造方法 | |
| IT202100014306A1 (it) | Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente | |
| KR20160027587A (ko) | 연성 메탈 인쇄회로기판의 제조방법 | |
| ITUB20155408A1 (it) | Substrato di packaging per dispositivi a semiconduttore, dispositivo e procedimento corrispondenti | |
| IT202100020555A1 (it) | Procedimento per produrre substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti | |
| JP2010267850A (ja) | 半導体装置および半導体装置の製造方法 | |
| IT202100005759A1 (it) | Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente | |
| JP2011099127A (ja) | マスクを用いた成膜品の製造方法 | |
| JP5618285B2 (ja) | リードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板 | |
| IT202100021638A1 (it) | Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti |