IT201800010482A1 - Circuito a pompa di carica con scarica perfezionata e relativo metodo di scarica - Google Patents
Circuito a pompa di carica con scarica perfezionata e relativo metodo di scarica Download PDFInfo
- Publication number
- IT201800010482A1 IT201800010482A1 IT102018000010482A IT201800010482A IT201800010482A1 IT 201800010482 A1 IT201800010482 A1 IT 201800010482A1 IT 102018000010482 A IT102018000010482 A IT 102018000010482A IT 201800010482 A IT201800010482 A IT 201800010482A IT 201800010482 A1 IT201800010482 A1 IT 201800010482A1
- Authority
- IT
- Italy
- Prior art keywords
- voltage
- charge pump
- discharge
- clk
- control signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 230000015654 memory Effects 0.000 claims description 12
- 230000033228 biological regulation Effects 0.000 claims description 9
- 230000001276 controlling effect Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 3
- 238000005192 partition Methods 0.000 claims description 3
- 230000009467 reduction Effects 0.000 description 10
- 238000013459 approach Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Seal Device For Vehicle (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
- Jet Pumps And Other Pumps (AREA)
Description
DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
“CIRCUITO A POMPA DI CARICA CON SCARICA PERFEZIONATA E RELATIVO METODO DI SCARICA”
La presente soluzione riguarda un circuito a pompa di carica con scarica perfezionata e un relativo metodo di scarica perfezionata di un circuito a pompa di carica.
Come è noto, circuiti a pompa di carica sono comunemente utilizzati in un’ampia gamma di dispositivi elettronici e applicazioni per generare valori di tensione di uscita maggiori di una data tensione di ingresso (funzionando sostanzialmente come convertitori elevatori DC-DC), sfruttando un trasferimento di carica temporizzato tra condensatori usati come elementi accumulatori di carica.
In particolare, in applicazioni SoC (sistema su chip), c’è spesso bisogno di generare elevate tensioni interne, al fine di pilotare specifici blocchi circuitali con valori di tensione appropriati per determinate operazioni; tipicamente, i circuiti a pompa di carica sono usati a questo scopo.
Un esempio comune è il caso di memorie non volatili, ad esempio di tipo flash o EEPROM, in cui le operazioni di programmazione e cancellazione sono eseguite applicando elevati campi elettrici su terminali di celle di memoria, richiedendo tensioni nell’intervallo di decine di Volt; queste tensioni sono generate internamente attraverso circuiti a pompa di carica, a partire dal basso valore di una tensione di alimentazione interna (la cosiddetta tensione di alimentazione logica, VDD, con valori, per esempio, compresi tra 1 V e 1,35 V, per dispositivi CMOS di memoria flash con tecnologia 90-nm).
I tipici processi di fabbricazione delle applicazioni in cui sono sviluppate queste alte tensioni interne non prevedono transistori MOS ad alta tensione (ossia transistori in grado di sostenere alti valori di tensione tra i loro terminali di conduzione e di controllo); pertanto, la generazione delle alte tensioni interne deve essere gestita con circuiti a pompa di carica appropriati (ad esempio duplicatori di tensione, circuiti a pompa di carica Dickson), aventi un’architettura a “bassa tensione”, composta tipicamente da una serie di stadi di elevazione di tensione (ad esempio duplicatori di tensione) azionati da un clock.
A causa della mancata disponibilità di transistori MOS ad alta tensione, l’architettura della pompa di carica è tipicamente progettata per non superare i requisiti dell’area operativa sicura (SOA, Safe Operating Area) (ad esempio in termini di tensioni di rottura di giunzioni e/o degradazione dell’ossido di porta) usando tecniche appropriate che generano una sorta di “auto-cascodamento interno” per ottenere l’alta tensione di uscita (ossia ciascuno stadio di elevazione di tensione è protetto dallo stadio precedente nella connessione in serie, di modo che una tensione bassa e sostenibile sia presente tra i terminali di ingresso e uscita).
La Figura 1 mostra un diagramma schematico a blocchi di un noto circuito a pompa di carica 1, avente un’architettura a bassa tensione.
Il circuito a pompa di carica 1 ha un terminale di ingresso IN, su cui riceve una tensione di ingresso avente un valore basso, ad esempio la tensione di alimentazione logica VDD, e un terminale di uscita OUT, su cui alimenta una tensione di uscita Vout per un carico (qui non mostrato), la tensione di uscita Vout avendo un valore opportunamente elevato rispetto alla tensione di ingresso.
Il circuito a pompa di carica 1 comprende: una pluralità di stadi di pompa di carica 2 (nell’esempio, quattro di numero, indicati come Stadio 1, Stadio 2, Stadio 3 e Stadio 4), inseriti a cascata (o connessi in serie) tra il terminale di ingresso IN e il terminale di uscita OUT; e un generatore di clock 3, che fornisce a ciascuno degli stadi 2, segnali di clock, o di fase, CLK.
Nell’esempio, ciascuno stadio 2 riceve dal generatore di clock 3 un primo segnale di clock CLK e un secondo segnale di clock CLKN, aventi valori negati (o complementari) l’uno rispetto all’altro, aventi, per esempio, valori logici uguali alternativamente a 0 V (terra, GND) o a VDD.
Un nodo intermedio NS (indicato nell’esempio con NS1-NS3) è presente tra stadi consecutivi 2 nel circuito a pompa di carica 1 (il nodo intermedio NS corrispondendo pertanto generalmente all’uscita di uno stadio di pompa di carica precedente Stadioi-1, e all’ingresso di uno stadio a pompa di carica successivo Stadio i).
Ciascuno stadio pompa di carica Stadioi è configurato per elevare la tensione in corrispondenza dell’uscita dello stadio di pompa di carica precedente Satdioi-1, ad esempio di un valore corrispondente alla tensione logica VDD, contribuendo così congiuntamente all’elevazione complessiva della tensione di ingresso.
In una soluzione esemplificativa, non discussa in dettaglio nella presente, gli stadi di pompa di carica 2 prevedono solo transistori a bassa tensione (aventi, per esempio, una tensione massima sostenibile non maggiore della tensione logica VDD) e possono essere del tipo cosiddetto latch. Ciascuno stadio di pompa di carica 2 può comprendere un primo condensatore di pompa e un secondo condensatore di pompa, riceventi il primo segnale di clock CLK a bassa tensione o il secondo segnale di clock CLKN a bassa tensione, e un circuito latch che prevede interruttori atti a consentire il trasferimento selettivo e alternato della carica accumulata nei condensatori di pompa da uno stadio a quello successivo. In particolare, il trasferimento di carica è eseguito tra i primi condensatori di pompa di stadi consecutivi, in un primo semiperiodo del segnale di clock CLK, e tra i secondi condensatori di pompa di stadi consecutivi, in un secondo semiperiodo dello stesso segnale di clock CLK, garantendo così l’effetto di elevazione di tensione tra i rispettivi terminali di ingresso e di uscita.
Il circuito a pompa di carica 1 comprende inoltre uno stadio di rilevamento della tensione di uscita 4, accoppiato al terminale di uscita OUT, e atto a fornire una tensione di retroazione Vf in funzione della tensione di uscita Vout.
Nella forma di realizzazione esemplificativa, lo stadio di rilevamento della tensione di uscita 4 implementa una cosiddetta “scala resistiva” (resistor ladder), e include un numero di elementi di carico 5, elementi resistivi nell’esempio, connessi in serie tra il terminale di uscita OUT e un terminale di riferimento (ad esempio terra, GND) realizzando un divisore di tensione; la tensione di retroazione Vf è la tensione in corrispondenza di un nodo intermedio COMP tra elementi resistivi consecutivi 5 ed è data da una partizione corrispondente della tensione di uscita Vout.
Il circuito a pompa di carica 1 comprende inoltre uno stadio comparatore 6, implementato tramite un amplificatore operazionale, avente un ingresso di confronto accoppiato allo stadio di rilevamento della tensione di uscita 4 (al nodo intermedio COMP), per ricevere la tensione di retroazione Vf, e un ingresso di riferimento, che riceve una tensione di riferimento Vref, avente un valore opportuno.
Lo stadio comparatore 6, in base al risultato del confronto tra la tensione di retroazione Vf e la tensione di riferimento Vref, genera un segnale di arresto St, che è fornito al generatore di clock 3; in particolare, un dato valore, ad esempio un valore alto, del segnale di arresto St (indicativo del raggiungimento di un valore desiderato per la tensione di uscita Vout, stabilito dalla tensione di riferimento Vref) determina l’arresto della generazione del segnale di clock da parte del generatore di clock 3 e quindi l’arresto del trasferimento di carica tra gli stadi di pompa di carica 2 e delle operazioni di elevazione di tensione.
Lo stadio di rilevamento di tensione di uscita 4 e lo stadio comparatore 6 implementano quindi congiuntamente una regolazione ad anello chiuso della tensione di uscita Vout del circuito a pompa di carica 1, in base alla tensione di riferimento Vref.
Anche se l’architettura a pompa di carica discussa precedentemente è ampiamente usata per generare un’uscita di alta tensione, essa richiede di adottare un approccio simile per la scarica del circuito a pompa di carica 1, ossia del suo terminale di uscita OUT e dei suoi nodi intermedi NS, quando un valore di bassa tensione deve essere connesso allo stesso terminale di uscita OUT; per esempio, come discusso precedentemente, in applicazioni di memoria non volatile, è richiesta un’uscita a bassa tensione per le operazioni di lettura, mentre valori elevati di alta tensione sono necessari per le operazioni di programmazione.
Possono essere usati e sono stati proposti vari approcci per scaricare un circuito a pompa di carica, ossia il terminale di uscita e i nodi interni della pompa di carica; in ogni caso, la scarica del circuito a pompa di carica implica comunemente l’uso di una circuiteria diversa e addizionale, inclusi blocchi di scarica dedicati, con un corrispondente incremento di occupazione di area e del consumo d’energia.
La Figura 2 mostra in modo schematico un esempio di un circuito di scarica 8, progettato per essere operativamente accoppiato in parallelo a un circuito a pompa di carica (ad esempio il circuito a pompa di carica 1 della Figura 1, qui non mostrato nel dettaglio).
Una tipica tecnica di scarica è basata sull’introduzione di complessi stadi di scarica esterni (indicati con DISCH1, DISCH2, DISCH3, … , DISCHn), per definire differenti percorsi di scarica nei confronti di un’alimentazione fissa o variabile (usando una corrente controllata, o un debole percorso resistivo, o un approccio equivalente). Tipicamente, questo approccio richiede attenzione nel progetto a causa della necessità di essere conforme a nodi intermedi di alta o media tensione degli stadi di pompa di carica (ad esempio NS1, NS2, … o correlati) allo scopo di evitare problemi di area operativa sicura.
In alternativa, può essere usata un’unica struttura di scarica di uscita (DISCH out, mostrata in linea tratteggiata nella Figura 2), implicando un controllo ancora più difficile dell’area operativa sicura.
Questo approccio generico ha numerosi svantaggi:
- siccome è necessario connettere i nodi intermedi interni della pompa di carica (ad esempio NS1, NS2, … o correlati) ai percorsi di scarica, questo implica avere una capacità parassita connessa ai nodi della pompa di carica che può compromettere le prestazioni della pompa di carica;
- tutti i nodi interni sia del circuito a pompa di carica sia dei percorsi di scarica devono ogni volta rispettare i requisiti di area operativa sicura per tutti i transistori della circuiteria; ciò significa che tutti i nodi devono muoversi con la stessa dinamica al fine di non determinare differenze di tensione inaspettate sui terminali dei transistori (indipendentemente da prestazioni dovute a carico capacitivo, prestazioni del singolo transistore, variazioni di processo/temperatura);
- l’uso dell’approccio di scarica di cui sopra in un’architettura di pompa di carica negativa può generare ulteriori problemi nella gestione dei percorsi di scarica, ad esempio a causa di diodi parassiti.
L’obiettivo della presente invenzione è fornire una soluzione che consenta di superare gli inconvenienti della tecnica nota.
Secondo la presente soluzione, sono forniti un circuito a pompa di carica e un relativo metodo, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione sono ora descritte forme di realizzazione preferite della stessa, puramente a titolo di esempio non limitativo, con riferimento alle figure allegate, in cui:
- La Figura 1 è un diagramma a blocchi schematico di un circuito a pompa di carica noto;
- La Figura 2 è una raffigurazione schematica di un’architettura di scarica nota per il circuito a pompa di carica della Figura 1;
- La Figura 3 è un diagramma a blocchi schematico di un circuito a pompa di carica con scarica perfezionata, secondo una forma di realizzazione della presente soluzione;
- La Figura 4 è un diagramma di flusso di operazioni di scarica secondo un metodo di scarica nel circuito a pompa di carica della Figura 3;
- Le Figure 5A e 5B mostrano grafici di quantità correlate al funzionamento del circuito a pompa di carica della Figura 3; e
- La Figura 6 mostra un diagramma a blocchi schematico di un dispositivo di memoria non volatile che include il circuito a pompa di carica della Figura 3, secondo un ulteriore aspetto della presente soluzione.
Come sarà discusso in dettaglio in seguito, un aspetto della presente soluzione prevede l’uso degli stadi e dei blocchi circuitali già presenti nel circuito a pompa di carica (ossia il generatore di clock utilizzato per generare i segnali di clock e gli stadi di regolazione ad anello chiuso), al fine di implementare la scarica del terminale di uscita e dei nodi interni, ossia senza che sia necessaria una circuiteria di scarica addizionale; segnali di controllo idonei vengono generati e forniti ai già presenti stadi del circuito a pompa di carica, per controllare il funzionamento della scarica. È pertanto fornito un approccio più efficace e facile da integrare per gestire una scarica di una generica pompa di carica ad alta tensione implementata in una tecnologia CMOS “a bassa tensione”.
La Figura 3 mostra un circuito a pompa di carica 20 con scarica perfezionata secondo una forma di realizzazione della presente soluzione, che, nell’esempio, ha un’architettura circuitale sostanzialmente corrispondente al circuito a pompa di carica 1 della Figura 1 (elementi corrispondenti a quelli già discussi sono pertanto indicati con gli stessi riferimenti e non sono nuovamente discussi in dettaglio).
Di conseguenza, il circuito a pompa di carica 20 comprende, come precedentemente discusso con riferimento alla stessa Figura 1:
- la serie di stadi di pompa di carica 2, connessi in cascata tra il terminale di ingresso IN, che riceve la tensione di ingresso VDD, e il terminale di uscita OUT, che fornisce la tensione di uscita Vout;
- il generatore di clock 3, che fornisce il segnale di clock CLK (nell’esempio, il primo e il secondo segnale di clock CLK e CLKN), per controllare l'operazione di elevazione degli stadi di pompa di carica 2, in particolare il trasferimento di carica capacitiva per l’effetto di elevazione di tensione; e
- l’anello chiuso di retroazione di regolazione della tensione di uscita per controllare il valore della tensione di uscita Vout in base alla tensione di riferimento Vref, che include lo stadio di rilevamento della tensione di uscita 4 e lo stadio comparatore 6, e che fornisce il segnale di arresto St al generatore di clock 3 per arrestare la generazione del segnale di clock e in tal modo l’arresto del trasferimento di carica tra gli stadi di pompa di carica 2 e delle operazioni di elevazione della tensione, quando si raggiunge il valore desiderato per la tensione di uscita Vout, stabilito dalla tensione di riferimento Vref.
Secondo un aspetto della presente soluzione, il circuito a pompa di carica 20 comprende inoltre uno stadio di controllo di scarica 22, configurato per generare segnali di controllo di scarica per implementare un’operazione di scarica della tensione di uscita Vout (e delle tensioni in corrispondenza dei nodi intermedi NS tra gli stadi di pompa di carica 2).
Lo stadio di controllo di scarica 22 può essere implementato da uno stadio di controllo del circuito a pompa di carica 20 (che gestisce il funzionamento dello stesso circuito, in una maniera di per sé nota, non discussa qui in dettaglio) o può essere implementato come un’unità di controllo addizionale e separata.
In particolare, nella forma di realizzazione discussa nella presente, lo stadio di controllo di scarica 22 è operativamente accoppiato al circuito a pompa di carica 20, in particolare all’anello chiuso di retroazione di regolazione della tensione di uscita e al generatore di clock 3, ed è configurato per generare uno o più dei seguenti segnali di controllo (tutti aventi un valore di bassa tensione):
- un segnale di controllo Sc1, atto ad aumentare il carico di corrente del circuito a pompa di carica 20 e quindi causare un “sovraccarico” dello stesso (come discusso più in dettaglio in seguito);
- un segnale di controllo Sc2, atto a disattivare l’anello chiuso di retroazione di regolazione della tensione di uscita (di nuovo, come discusso più in dettaglio in seguito); e
- un segnale di controllo Sc3, progettato per ridurre la frequenza del segnale di clock CLK che controlla il funzionamento temporizzato del circuito a pompa di carica 20.
In maggiore dettaglio, nella forma di realizzazione discussa, il segnale di controllo Sc1 è fornito allo stadio di rilevamento della tensione di uscita 4 ed è atto a aumentare il carico di corrente in corrispondenza del terminale di uscita OUT, bypassando o cortocircuitando uno o più degli elementi di carico 5 dello stesso stadio di rilevamento della tensione di uscita 4. Nell’esempio, il segnale di controllo Sc1 controlla la apertura/chiusura di un interruttore di carico 24 che è connesso in parallelo a un rispettivo elemento di carico 5 (ad esempio, un elemento resistivo della scala resistiva accoppiata al terminale di uscita OUT); quando il segnale di controllo Sc1 è attivo, ad esempio avendo un valore alto, l’interruttore di carico 24 è chiuso e l’elemento di carico corrispondente 5 è cortocircuitato, causando quindi un aumento del carico di corrente del circuito a pompa di carica 20 e un calo corrispondente della tensione di uscita Vout.
Infatti, il circuito a pompa di carica 20 è tipicamente progettato per sostenere la corrente statica dello stadio di rilevamento della tensione di uscita 4 (nell’esempio, della scala resistiva) e, nel caso, di un ulteriore carico accoppiato al terminale di uscita OUT (qui non mostrato), in base alla seguente relazione quantitativa:
Vout ~ CLK_Freq ∗ Stage_Cap / Iload [1]
in cui CLK_Freq è la frequenza di clock del generatore di clock 3, ossia la frequenza del segnale di clock CLK; Stage_Cap è il valore della capacità di un singolo stadio di pompa di carica 2 del circuito a pompa di carica 20; e Iload è la corrente di carico in uscita, in corrispondenza del terminale di uscita OUT.
Come mostrato dall’espressione di cui sopra [1], un aumento della corrente di carico in uscita Iload causa una corrispondente diminuzione della tensione di uscita Vout, contribuendo alla scarica del terminale di uscita OUT del circuito a pompa di carica 20.
Si sottolinea che l’interruttore di carico 24 può essere accoppiato in corrispondenza di qualsiasi punto tra il riferimento di terra GND e il nodo intermedio COMP su cui è presente la tensione di retroazione Vf (ossia all’interno del lato inferiore della scala resistiva); o, in alternativa, in corrispondenza di qualsiasi punto tra lo stesso nodo intermedio COMP e il terminale di uscita OUT (ossia all’interno del lato superiore della scala resistiva). È anche possibile prevedere uno o più interruttori di carico 24 nel lato inferiore e uno o più interruttori di carico 24 nel lato superiore della stessa scala resistiva. La decisione sul punto in cui posizionare l’interruttore/gli interruttori di carico 24 dipende, ad esempio, dal valore di tensione sui terminali dello/degli stesso/i interruttore/i di carico 24, che deve rispettare i requisiti SOA (dal momento che, in una forma di realizzazione tipica, l’interruttore di carico 24 è implementato con un transistore CMOS a bassa tensione).
Il segnale di controllo Sc2 è fornito allo stadio comparatore 6 ed è progettato per disattivare lo stesso stadio comparatore 6 (e l’operazione di confronto tra la tensione di retroazione Vf e la tensione di riferimento Vref), quando deve essere scaricato il circuito a pompa di carica 20.
In particolare, lo stadio comparatore 6 è disattivato (ad esempio con il segnale di controllo Sc2 attivo o avente un valore alto), al fine di mantenere in funzionamento il generatore di clock 3 durante l’operazione di scarica; pertanto, il generatore di clock 3 continua la generazione del segnale di clock per tutta la durata della fase di scarica, anche se, durante la fase di scarica stessa, l’anello chiuso di retroazione di regolazione della tensione di uscita è disattivato.
Il segnale di controllo Sc3 è fornito al generatore di clock 3 ed è progettato per causare la riduzione della frequenza di clock dello stesso, ossia una riduzione della frequenza del segnale di clock CLK, da un primo valore di frequenza CLK_Freq a un secondo valore di frequenza CLK_Freq', minore del primo valore di frequenza CLK_Freq (questa riduzione della frequenza si può ottenere, ad esempio, riducendo la corrente alimentata all’oscillatore del generatore di clock, senza blocchi circuitali aggiuntivi).
In riferimento alla stessa espressione [1] discussa precedentemente, risulta evidente che la riduzione della frequenza del segnale di clock CLK causa un ulteriore sovraccarico del circuito a pompa di carica 20 che genera un ulteriore calo della tensione di uscita Vout.
Il nuovo valore di frequenza, in aggiunta all’aumento della corrente di carico Iload durante la scarica, definisce quindi la durata e le prestazioni dell'operazione di scarica. Come mostrato nell’espressione di cui sopra [1], la frequenza di clock CLK_Freq è direttamente proporzionale alla tensione di uscita Vout.
Senza considerare il contributo dell’aumento del carico di corrente, per ottenere una decrescita desiderata della tensione di uscita Vout, il fattore di riduzione di frequenza deve essere al massimo il rapporto tra il valore desiderato della tensione di uscita Vout dopo la scarica, preservando i requisiti SOA, e il valore della stessa tensione di uscita Vout durante il normale funzionamento ad alta tensione. Un vincolo per il valore minimo dello stesso fattore di riduzione della frequenza è dato dalla durata massima consentita, in base al progetto, per scaricare il terminale di uscita OUT e per ottenere la diminuzione desiderata della tensione di uscita Vout.
Per esempio, un valore possibile del fattore di riduzione della frequenza è compreso tra 10 e 20 (ad esempio il secondo valore di frequenza CLK_Freq' essendo 1/10 o 1/20 del primo valore di frequenza CLK_Freq).
Si evidenzia che la tecnica di scarica proposta richiede una frequenza di clock ridotta, ma non un arresto della generazione di clock (ossia il secondo valore di frequenza CLK_Freq' è maggiore di zero). Infatti, dal momento che il circuito a pompa di carica 20 è ancora funzionante durante la fase di scarica (ossia l’effetto di elevazione della tensione è ancora operativo), sebbene con prestazioni ridotte, in virtù della presenza continua del segnale di clock CLK fornito a tutti gli stadi di pompa di carica 2, è possibile ottenere l’“effetto di trasferimento del sovraccarico” dal terminale di uscita OUT a ciascuno stadio di pompa di carica 2 del circuito a pompa di carica 20. Di conseguenza, tutti i nodi intermedi NS dello stesso circuito a pompa di carica 20 (NS1, NS2, ….) sono scaricati, con una differenza di tensione idonea mantenuta tra i nodi intermedi consecutivi NS.
In altri termini, a differenza degli approcci di scarica noti nella tecnica, i nodi intermedi NS mantengono l’architettura ad “auto cascodamento”, anche durante la scarica della pompa di carica, poiché la pompa di carica è ancora operativa: ciò evita problemi di area operativa sicura per tutti i transistori MOS della circuiteria.
In riferimento alla Figura 4, viene discusso un funzionamento possibile del circuito a pompa di carica 20, con riferimento particolare al processo di scarica, secondo un aspetto della presente soluzione.
Come mostrato nella fase 30, il funzionamento del circuito a pompa di carica 20 inizia con l’impostazione per il funzionamento ad alta tensione, ossia per la generazione di una tensione di uscita ad alto valore Vout in corrispondenza del terminale di uscita OUT.
Di conseguenza, come mostrato nella fase 31, i segnali di controllo gestiti dallo stadio di controllo di scarica 22 sono impostati nello stato non attivo, ossia i segnali di controllo Sc1, Sc2 e Sc3 sono impostati al valore basso (‘0’).
Il funzionamento ad alta tensione del circuito a pompa di carica 20 è così eseguito, come mostrato nella fase 32, finché non viene determinato (nella fase 33) che la scarica del circuito a pompa di carica 20 deve essere effettuata (dal momento che è necessario un funzionamento a bassa tensione).
Il processo di scarica del circuito a pompa di carica 20 è così avviato; in particolare, nella fase 34, lo stadio di controllo di scarica 22 imposta nello stato attivo il segnale di controllo Sc1, in modo da aumentare la corrente di carico Iload in corrispondenza del terminale di uscita OUT dello stesso circuito a pompa di carica 20.
Quindi, nella fase 35, lo stesso stadio di controllo di scarica 22 imposta nello stato attivo il segnale di controllo Sc2, in modo da disattivare lo stadio comparatore 6 e mantenere il funzionamento dell’oscillatore di clock fintanto che viene eseguita l’operazione di scarica.
Dopodiché, nella fase 36, lo stadio di controllo di scarica 22 imposta nello stato attivo il segnale di controllo Sc3, in modo da causare la riduzione della frequenza di clock e quindi determinare un ulteriore sovraccarico del circuito a pompa di carica 20.
La scarica completa del circuito a pompa di carica 20 è quindi monitorata, nella fase 37, ad esempio monitorando un lasso di tempo di scarica preimpostato o una diminuzione idonea del valore della tensione di uscita Vout, o di uno o più dei nodi intermedi NS.
Quando la scarica è completata, il circuito a pompa di carica 20 è arrestato e sono eseguite le operazioni a bassa tensione, usando la tensione di uscita Vout o la tensione di uno o più dei nodi intermedi NS dello stesso circuito a pompa di carica 20, come mostrato nella fase 38.
Se si determina, nella fase 39, che debba essere eseguita una nuova operazione ad alta tensione, viene applicata una nuova configurazione della pompa di carica, nella fase 40, e così l'operazione ritorna alla fase 30, per un nuovo inizio del circuito a pompa di carica 20.
Altrimenti, l'operazione del circuito a pompa di carica 20 termina, come mostrato nella fase 41, dopo l'operazione a bassa tensione.
La Figura 5A mostra i grafici della tensione di uscita Vout e delle tensioni, indicate con V(NS1)-V(NS6), dei nodi intermedi NS1-NS6 del circuito a pompa di carica 20 (avente in questo caso un numero di stadi di pompa di carica 2 pari a sette), durante le operazioni discusse precedentemente con riferimento alla Figura 4.
La Figura 5B mostra il grafico corrispondente del segnale di clock CLK generato dal generatore di clock 3.
Come mostrato nella Figura 5A, dopo l’impostazione del circuito a pompa di carica 20 per l'operazione ad alta tensione, la tensione di uscita Vout e le tensioni V(NS1)-V(NS6) dei nodi intermedi NS1-NS6 salgono fino a raggiungere un valore desiderato alto (in questo caso, un valore di circa 20 V per la tensione di uscita Vout e valori diminuiti in modo corrispondente per le tensioni in corrispondenza dei nodi intermedi NS1-NS6, con una differenza di circa 2 V tra i valori di tensione intermedi di ciascuno stadio a pompa di carica consecutivo 2).
Alla fine dell'operazione ad alta tensione, al tempo td nel grafico, viene eseguita la scarica del circuito a pompa di carica 20, come discusso nel dettaglio precedentemente: la tensione di uscita Vout e le tensioni V(NS1)-V(NS6) dei nodi intermedi NS1-NS6 diminuiscono fino a raggiungere un valore desiderato basso (in questo caso, un valore di circa 6,9 V per la tensione di uscita Vout, considerando un valore SOA di circa 7 V), permettendo alla circuiteria di funzionare correttamente e in sicurezza in una condizione di bassa tensione dopo la fase di scarica.
In particolare, si può notare che tutte le tensioni di pompa di carica intermedie si scaricano correttamente, senza sovrapporsi l’una all’altra e rimanendo tutte sotto la tensione di uscita Vout della pompa di carica (in altri termini, durante la scarica, anche se le differenze reciproche tra le tensioni V(NS1)-V(NS6) dei nodi intermedi NS1-NS6 diminuiscono, la relazione tra le stesse tensioni è mantenuta per tutta l’intera fase di scarica).
La Figura 5B mostra la riduzione di frequenza del segnale di clock CLK, dal primo valore di frequenza CLK_Freq al secondo valore di frequenza CLK_Freq', minore del primo valore di frequenza CLK_Freq, iniziando dal tempo td in cui comincia la fase di scarica (il secondo valore di frequenza CLK_Freq' controllando la fase di scarica stessa).
I vantaggi della presente soluzione emergono chiaramente dalla descrizione precedente.
In ogni caso, si evidenzia nuovamente che vengono forniti i seguenti vantaggi:
- non viene aggiunta alcuna circuiteria aggiuntiva, di modo che non sono necessari area e consumo di energia elettrica aggiuntivi per gestire l'operazione di scarica;
- i nodi intermedi NS del circuito a pompa di carica 20 non sono connessi a nodi esterni per la fase di scarica o a una circuiteria esterna, in modo da mantenere la simmetria degli stadi di pompa di carica 2;
- nessuna capacità aggiuntiva viene connessa al terminale di uscita OUT della pompa di carica, dal momento che tutti i blocchi utilizzati per la scarica sono già presenti e fanno parte dello stesso circuito a pompa di carica 20;
- tutti i segnali di controllo Sc1-Sc3 utilizzati per l'operazione di scarica sono nell’intervallo di bassa tensione, per cui non deve essere generata alcuna circuiteria addizionale di alta tensione per la loro gestione;
- i nodi intermedi NS della pompa di carica non superano mai la tensione di uscita Vout della pompa di carica;
- la tensione di uscita Vout della pompa di carica dopo la scarica raggiunge una tensione sicura (in linea con i requisiti SOA).
Come mostrato schematicamente nella Figura 6, il circuito a pompa di carica 20 può essere vantaggiosamente utilizzato in un dispositivo di memoria non volatile 40, per esempio di tipo flash CMOS, comprendente una matrice 41 di celle di memoria 42.
In maniera di per sé nota, le celle di memoria 42 hanno il loro terminale di porta connesso a una rispettiva linea di parola WL (Word Line) e il loro terminale di pozzo connesso a una rispettiva linea di bit BL (Bit Line). Nella rappresentazione schematica mostrata, il circuito a pompa di carica 20 è connesso ai terminali di pozzo delle celle di memoria 42, attraverso l’interposizione di un decodificatore di colonna 45.
Il carico del circuito a pompa di carica 20 è sostanzialmente costituito in questo caso dalla capacità delle linee di bit BL della matrice di memoria 41. Il circuito a pompa di carica 20 è utilizzato in questo caso per generare l’alta tensione di programmazione (scrittura/cancellazione) e la bassa tensione di lettura richieste dalle celle di memoria 42.
Come mostrato nella stessa Figura 6, un ulteriore circuito a pompa di carica 20 può essere connesso a un decodificatore di riga 46, accoppiato alle linee di parola WL delle celle di memoria 42.
Infine, è chiaro che possono essere apportate modifiche e varianti a quanto è stato descritto e illustrato nella presente, senza per questo allontanarsi dall’ambito di protezione della presente invenzione, definito nelle rivendicazioni allegate.
In particolare, la generazione del segnale di controllo Sc1 da parte dello stadio di controllo di scarica 22 può non essere necessaria, anche se la sua presenza è preferenziale, dal momento che fornisce un beneficio nel contribuire a ridurre ulteriormente il tempo di scarica. In generale, la generazione del segnale di controllo Sc1 è richiesta quanto più è capacitivo il carico del circuito a pompa di carica 20, mentre la sua presenza è meno richiesta quando vi è un alto consumo di corrente statica come carico della pompa di carica.
Similmente, la generazione del segnale di controllo Sc2 può non essere richiesta se la modifica allo stadio di rilevamento della tensione di uscita 4 da parte del segnale di controllo Sc1 (cortocircuitando uno o più degli elementi di carico 5 dello stesso stadio di rilevamento della tensione di uscita 4) è tale da far sì che la tensione di retroazione Vf sia sempre minore della tensione di riferimento Vref durante la fase di scarica, disattivando così l’anello chiuso di retroazione di regolazione della tensione di uscita.
Si evidenzia anche che il fattore di riduzione tra il primo e il secondo valore di frequenza CLK_Freq, CLK_Freq' del segnale di clock CLK può essere differente (eventualmente essendo anche uguale a 1), a seconda degli specifici requisiti applicativi.
Inoltre, risulta evidente che il circuito a pompa di carica può trovare un’applicazione vantaggiosa, sebbene non esclusiva, all’interno di un dispositivo di memoria non volatile, per generare le tensioni richieste per le operazioni di programmazione e di lettura; tuttavia, possono essere ugualmente previsti altri usi, in tutti quei casi in cui è richiesta la generazione di una tensione elevata partendo da un valore di tensione più basso (e non è disponibile l’uso di transistori ad alta tensione).
Claims (15)
- RIVENDICAZIONI 1. Circuito a pompa di carica (20) comprendente una pluralità di stadi di pompa di carica (2) collegati in cascata tra un terminale di ingresso (IN), atto a ricevere una tensione di ingresso (VDD), e un terminale di uscita (OUT), gli stadi di pompa di carica (2) essendo configurati per eseguire congiuntamente l'elevazione della tensione di ingresso (VDD) per fornire sul terminale di uscita (OUT) una tensione di uscita (Vout) avente un valore elevato rispetto alla tensione di ingresso (VDD); il circuito a pompa di carica (20) comprendendo inoltre: un generatore di clock (3), configurato per generare un segnale di clock (CLK) avente un primo valore di frequenza (CLK_Freq) fornito agli stadi di pompa di carica (2) per eseguire l'elevazione della tensione di ingresso (VDD); e un anello chiuso di retroazione di regolazione della tensione di uscita (4, 6), accoppiato al generatore di clock (3) e configurato per rilevare una tensione di retroazione (Vf) in funzione della tensione di uscita (Vout) e per generare un segnale di controllo (St) fornito al generatore di clock (3) per eseguire una regolazione della tensione di uscita (Vout) in base alla tensione di retroazione (Vf), caratterizzato dal fatto di comprendere uno stadio di controllo di scarica (22) accoppiato all’anello chiuso di retroazione di regolazione della tensione di uscita (4, 6) e al generatore di clock (3), configurato per controllare la scarica del circuito a pompa di carica (20) tramite la generazione di almeno uno tra: un primo segnale di controllo di scarica (Sc1; Sc2) configurato per disattivare l’anello chiuso di retroazione di regolazione della tensione di uscita (4, 6), e un secondo segnale di controllo di scarica (Sc3) configurato per ridurre la frequenza del segnale di clock (CLK) a un secondo valore di frequenza (CLK_Freq'), minore del primo valore di frequenza (CLK_Freq).
- 2. Circuito secondo la rivendicazione 1, in cui il secondo valore di frequenza (CLK_Freq') è maggiore di zero, così che gli stadi di pompa di carica (2) eseguono l’operazione di elevazione anche durante la scarica del circuito a pompa di carica (20).
- 3. Circuito secondo la rivendicazione 1 o 2, in cui il secondo valore di frequenza (CLK_Freq') è compreso tra 1/20 e 1/10 del primo valore di frequenza (CLK_Freq).
- 4. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui l’anello chiuso di retroazione di regolazione della tensione di uscita (4, 6) include: uno stadio di rilevamento di tensione (4), accoppiato al terminale di uscita (OUT) e configurato per fornire la tensione di retroazione (Vf) in funzione della tensione di uscita (Vout); e uno stadio comparatore (6), configurato per eseguire un confronto tra la tensione di retroazione (Vf) e una tensione di riferimento (Vref) e per generare il segnale di controllo (St) sulla base del confronto; in cui lo stadio di controllo di scarica (22) è configurato per controllare la scarica del circuito a pompa di carica (20) tramite l’ulteriore generazione di un terzo segnale di controllo di scarica (Sc1) atto a causare un aumento di un carico di corrente (Iload) sul terminale di uscita (OUT) da parte dello stadio di rilevamento di tensione (4).
- 5. Circuito secondo la rivendicazione 4, in cui lo stadio di rilevamento di tensione (4) include un numero di elementi di carico (5), connessi in serie tra il terminale di uscita (OUT) e un terminale di riferimento (GND) in modo da realizzare un divisore di tensione, la tensione di retroazione (Vf) essendo la tensione in corrispondenza di un nodo intermedio (COMP) tra gli elementi di carico (5) ed essendo una partizione della tensione di uscita (Vout); in cui il terzo segnale di controllo di scarica (Sc1) è atto a cortocircuitare uno o più degli elementi di carico (5) dello stadio di rilevamento di tensione (4).
- 6. Circuito secondo la rivendicazione 5, in cui il terzo segnale di controllo di scarica (Sc1) è atto a controllare la chiusura selettiva di un interruttore di carico (24) che è connesso in parallelo ad almeno uno degli elementi di carico (5).
- 7. Circuito secondo una qualsiasi delle rivendicazioni 4-6, in cui il primo segnale di controllo di scarica (Sc2) è atto a disattivare lo stadio comparatore (6).
- 8. Dispositivo di memoria non volatile (40) comprendente un circuito a pompa di carica (20) secondo una qualsiasi delle rivendicazioni precedenti, configurato in modo da: generare la tensione di uscita elevata (Vout) per prime operazioni di memoria; e per essere sottoposto a scarica per fornire una bassa tensione di uscita, minore della tensione di uscita elevata (Vout) per seconde operazioni di memoria, differenti dalle prime operazioni di memoria.
- 9. Metodo di scarica di un circuito a pompa di carica (20) comprendente una pluralità di stadi di pompa di carica (2) collegati in cascata tra un terminale di ingresso (IN), atto a ricevere una tensione di ingresso (VDD), e un terminale di uscita (OUT), gli stadi di pompa di carica (2) essendo configurati per eseguire congiuntamente l'elevazione della tensione di ingresso (VDD) per fornire sul terminale di uscita (OUT) una tensione di uscita (Vout) avente un valore elevato rispetto alla tensione di ingresso (VDD); il circuito a pompa di carica (20) comprendendo inoltre: un generatore di clock (3), configurato per generare un segnale di clock (CLK) avente un primo valore di frequenza (CLK_Freq) fornito agli stadi di pompa di carica (2) per eseguire l'elevazione della tensione di ingresso (VDD); e un anello chiuso di retroazione di regolazione della tensione di uscita (4, 6), accoppiato al generatore di clock (3) e configurato per rilevare una tensione di retroazione (Vf) in funzione della tensione di uscita (Vout) e per generare un segnale di controllo (St) fornito al generatore di clock (3) per eseguire una regolazione della tensione di uscita (Vout) in base alla tensione di retroazione (Vf), caratterizzato dal fatto di comprendere controllare la scarica del circuito a pompa di carica (20) tramite la generazione di almeno uno tra un primo segnale di controllo di scarica (Sc1; Sc2) configurato per disattivare l’anello chiuso di retroazione di regolazione della tensione di uscita (4, 6), e un secondo segnale di controllo di scarica (Sc3) configurato per ridurre la frequenza del segnale di clock (CLK) a un secondo valore di frequenza (CLK_Freq'), minore del primo valore di frequenza (CLK_Freq).
- 10. Metodo secondo la rivendicazione 9, in cui il secondo valore di frequenza (CLK_Freq') è maggiore di zero, così che gli stadi di pompa di carica (2) eseguono l’operazione di elevazione anche durante la scarica del circuito a pompa di carica (20).
- 11. Metodo secondo la rivendicazione 9 o 10, in cui il secondo valore di frequenza (CLK_Freq') è compreso tra 1/20 e 1/10 del primo valore di frequenza (CLK_Freq).
- 12. Metodo secondo una qualsiasi delle rivendicazioni 9-11, in cui l’anello chiuso di retroazione di regolazione della tensione di uscita (4, 6) include: uno stadio di rilevamento di tensione (4), accoppiato al terminale di uscita (OUT) e configurato per fornire la tensione di retroazione (Vf) in funzione della tensione di uscita (Vout); e uno stadio comparatore (6), configurato per eseguire un confronto tra la tensione di retroazione (Vf) e una tensione di riferimento (Vref) e per generare il segnale di controllo (St) sulla base del confronto; in cui controllare comprende inoltre generare un terzo segnale di controllo di scarica (Sc1) atto a causare un aumento di un carico di corrente (Iload) sul terminale di uscita (OUT) da parte dello stadio di rilevamento di tensione (4).
- 13. Metodo secondo la rivendicazione 12, in cui lo stadio di rilevamento di tensione (4) include un numero di elementi di carico (5), connessi in serie tra il terminale di uscita (OUT) e un terminale di riferimento (GND) per definire un divisore di tensione, la tensione di retroazione (Vf) essendo la tensione in corrispondenza di un nodo intermedio (COMP) tra gli elementi di carico (5) ed essendo una partizione della tensione di uscita (Vout); in cui il terzo segnale di controllo di scarica (Sc1) è atto a cortocircuitare uno o più degli elementi di carico (5) dello stadio di rilevamento di tensione (4).
- 14. Metodo secondo una qualsiasi delle rivendicazioni 12-13, in cui il primo segnale di controllo di scarica (Sc2) è atto a disattivare lo stadio comparatore (6).
- 15. Metodo secondo una qualsiasi delle rivendicazioni 12-14, in cui controllare la scarica comprende: impostare un valore attivo del terzo segnale di controllo di scarica (Sc1) da fornire allo stadio di rilevamento di tensione (4); successivamente, impostare un valore attivo del primo segnale di controllo di scarica (Sc2) da fornire all’anello chiuso di retroazione di regolazione della tensione di uscita (4, 6); e, successivamente, impostare un valore attivo del secondo segnale di controllo di scarica (Sc3) da fornire al generatore di clock (3).
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102018000010482A IT201800010482A1 (it) | 2018-11-21 | 2018-11-21 | Circuito a pompa di carica con scarica perfezionata e relativo metodo di scarica |
| US16/677,387 US10862392B2 (en) | 2018-11-21 | 2019-11-07 | Charge pump circuit with improved discharge and corresponding discharge method |
| CN201922012584.5U CN211046760U (zh) | 2018-11-21 | 2019-11-20 | 电荷泵电路和非易失性存储器设备 |
| CN201911142815.2A CN111211682A (zh) | 2018-11-21 | 2019-11-20 | 具有改善放电的电荷泵电路和对应的放电方法 |
| EP19210769.6A EP3657657B1 (en) | 2018-11-21 | 2019-11-21 | Charge pump circuit with improved discharge and corresponding discharge method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102018000010482A IT201800010482A1 (it) | 2018-11-21 | 2018-11-21 | Circuito a pompa di carica con scarica perfezionata e relativo metodo di scarica |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT201800010482A1 true IT201800010482A1 (it) | 2020-05-21 |
Family
ID=65324503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT102018000010482A IT201800010482A1 (it) | 2018-11-21 | 2018-11-21 | Circuito a pompa di carica con scarica perfezionata e relativo metodo di scarica |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10862392B2 (it) |
| EP (1) | EP3657657B1 (it) |
| CN (2) | CN211046760U (it) |
| IT (1) | IT201800010482A1 (it) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10872644B2 (en) * | 2018-07-13 | 2020-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Boost bypass circuitry in a memory storage device |
| IT201800010482A1 (it) * | 2018-11-21 | 2020-05-21 | St Microelectronics Srl | Circuito a pompa di carica con scarica perfezionata e relativo metodo di scarica |
| US11563373B2 (en) | 2020-11-19 | 2023-01-24 | Stmicroelectronics International N.V. | Circuit and method for controlled discharge of a high (positive or negative) voltage charge pump |
| US20230135718A1 (en) * | 2021-11-04 | 2023-05-04 | Ferroelectric Memory Gmbh | Regulator circuit and methods thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080137428A1 (en) * | 2006-11-16 | 2008-06-12 | Kabushiki Kaisha Toshiba | Power supply circuit and semiconductor memory |
| US20080290931A1 (en) * | 2007-05-23 | 2008-11-27 | Silicon Storage Technology, Inc. | Charge pump systems and methods |
| US20100123512A1 (en) * | 2008-11-19 | 2010-05-20 | Yasushi Imai | Booster circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175706A (en) * | 1989-12-07 | 1992-12-29 | Sgs-Thomson Microelectronics S.A. | Programming voltage generator circuit for programmable memory |
| JPH04222455A (ja) * | 1990-12-20 | 1992-08-12 | Nec Corp | インタフェース回路 |
| JP2000236657A (ja) * | 1999-02-15 | 2000-08-29 | Nec Kyushu Ltd | 昇圧回路 |
| JP2003208794A (ja) * | 2002-01-10 | 2003-07-25 | Seiko Epson Corp | 不揮発性半導体記憶装置 |
| EP1492218B1 (en) * | 2003-06-24 | 2006-03-29 | STMicroelectronics S.r.l. | Low-consumption regulator for a charge pump voltage generator |
| US7158412B2 (en) * | 2004-06-17 | 2007-01-02 | Intersil Americas Inc. | On-chip EE-PROM programming waveform generation |
| DE102006002712B4 (de) * | 2006-01-19 | 2015-11-26 | Austriamicrosystems Ag | Schaltungsanordnung zur Spannungsversorgung und Verfahren |
| KR100805839B1 (ko) * | 2006-08-29 | 2008-02-21 | 삼성전자주식회사 | 고전압 발생기를 공유하는 플래시 메모리 장치 |
| JP4365873B2 (ja) * | 2007-06-06 | 2009-11-18 | 株式会社東芝 | 電圧供給回路および半導体記憶装置 |
| US7876079B2 (en) * | 2009-03-24 | 2011-01-25 | Infineon Technologies Ag | System and method for regulating a power supply |
| US9281744B2 (en) * | 2012-04-30 | 2016-03-08 | Infineon Technologies Ag | System and method for a programmable voltage source |
| KR101950322B1 (ko) * | 2012-12-11 | 2019-02-20 | 에스케이하이닉스 주식회사 | 전압 생성회로 |
| IT201800010482A1 (it) * | 2018-11-21 | 2020-05-21 | St Microelectronics Srl | Circuito a pompa di carica con scarica perfezionata e relativo metodo di scarica |
-
2018
- 2018-11-21 IT IT102018000010482A patent/IT201800010482A1/it unknown
-
2019
- 2019-11-07 US US16/677,387 patent/US10862392B2/en active Active
- 2019-11-20 CN CN201922012584.5U patent/CN211046760U/zh active Active
- 2019-11-20 CN CN201911142815.2A patent/CN111211682A/zh active Pending
- 2019-11-21 EP EP19210769.6A patent/EP3657657B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080137428A1 (en) * | 2006-11-16 | 2008-06-12 | Kabushiki Kaisha Toshiba | Power supply circuit and semiconductor memory |
| US20080290931A1 (en) * | 2007-05-23 | 2008-11-27 | Silicon Storage Technology, Inc. | Charge pump systems and methods |
| US20100123512A1 (en) * | 2008-11-19 | 2010-05-20 | Yasushi Imai | Booster circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3657657B1 (en) | 2021-10-27 |
| US20200161966A1 (en) | 2020-05-21 |
| US10862392B2 (en) | 2020-12-08 |
| CN211046760U (zh) | 2020-07-17 |
| EP3657657A1 (en) | 2020-05-27 |
| CN111211682A (zh) | 2020-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IT201800010482A1 (it) | Circuito a pompa di carica con scarica perfezionata e relativo metodo di scarica | |
| JP5626798B2 (ja) | 太陽光発電システム、スイッチングシステム、およびバイパス装置 | |
| JP4567719B2 (ja) | デジタルｐｗｆｍを備える変換回路、その方法、および、付随するコントローラ | |
| US9774255B2 (en) | Synchronous buck DC-DC converter and method thereof | |
| US7737765B2 (en) | Fast start charge pump for voltage regulators | |
| US8462578B2 (en) | Charge pump circuit with fast start-up | |
| US7957165B2 (en) | DC-DC converter with a plurality of soft-start control circuits | |
| JP4944571B2 (ja) | チャージポンプ回路 | |
| JP4209878B2 (ja) | チャージポンプ回路とこれを利用した直流変換装置 | |
| US20060202668A1 (en) | Fast voltage regulators for charge pumps | |
| US8022749B2 (en) | Circuit arrangement for voltage supply and method | |
| JP2010283992A (ja) | 電源電圧生成回路、及び半導体装置 | |
| US20140062443A1 (en) | Dc-dc converter and control method thereof | |
| US9866110B2 (en) | DC-DC switched capacitor voltage converter with series and parallel switched capacitors during discharge | |
| IT201800008221A1 (it) | Convertitore elettronico, circuito integrato e procedimento di funzionamento di un convertitore elettronico corrispondenti | |
| CN111934541B (zh) | 电荷泵稳压电路、稳压方法以及非易失存储器 | |
| KR102454863B1 (ko) | 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로 | |
| US8860498B2 (en) | Charge pump circuit and method for generating a supply voltage | |
| JP2003339156A (ja) | 昇圧回路 | |
| CN111312313A (zh) | 一种电荷泵电压快切的电路 | |
| JP5418112B2 (ja) | チャージポンプ回路 | |
| JP3879648B2 (ja) | 不揮発性メモリの内部電源回路 | |
| IT201900001023A1 (it) | Procedimento per pilotare un carico capacitivo, circuito e dispositivo corrispondenti | |
| KR101312801B1 (ko) | 승압 회로 | |
| JP2010098915A (ja) | チャージポンプ回路 |