HK87293A - Cmos integrated circuit with a substrate bias generator - Google Patents

Cmos integrated circuit with a substrate bias generator Download PDF

Info

Publication number
HK87293A
HK87293A HK872/93A HK87293A HK87293A HK 87293 A HK87293 A HK 87293A HK 872/93 A HK872/93 A HK 872/93A HK 87293 A HK87293 A HK 87293A HK 87293 A HK87293 A HK 87293A
Authority
HK
Hong Kong
Prior art keywords
substrate
semiconductor
semiconductor substrate
integrated circuit
output
Prior art date
Application number
HK872/93A
Other languages
German (de)
English (en)
Inventor
Josef Dr.-Ing. Winnerl
Dezsoe Dipl.-Phys. Takacs
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of HK87293A publication Critical patent/HK87293A/xx

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/211—Design considerations for internal polarisation
    • H10D89/213—Design considerations for internal polarisation in field-effect devices
    • H10D89/215—Design considerations for internal polarisation in field-effect devices comprising arrangements for charge pumping or biasing substrates
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Claims (7)

  1. Circuit intégré réalisé selon la technique supplémentaire, comportant des transistors à effet de champ (T1,T2) possédant des types de canaux différents, parmi lesquels au moins un premier transistor (T1) est disposé dans un substrat semiconducteur dopé (1) possédant un premier type de conductivité et au moins un second transistor (T2) est disposé dans une région semiconductrice en forme de cuvette (2), prévue dans le substrat semiconducteur (1) et possédant un second type de conductivité, et dans lequel la région semiconductrice est placée à une tension d'alimentation (VDD), une zone de raccordement (3) d'au moins un premier transistor à effet de champ (T1) est chargée par un potentiel de masse (VSS) et le substrat semiconducteur est raccordé à la sortie (17) d'un générateur de tension de polarisation de substrat (16), auquel sont appliqués le potentiel de masse et la tension d'alimentation et qui polarise en inverse la jonction pn située entre la zone de raccordement, placée au potentiel de masse, du premier transistor à effet de champ et le substrat semiconducteur, caractérisé par le fait que la sortie (17) du générateur de tension de polarisation de substrat (16) est raccordée par l'intermédiaire d'un interrupteur électronique (S1) à un point (8) du circuit placé au potentiel de masse, et que l'interrupteur électronique est commandé au moyen de la sortie (25) d'un circuit de retardement (24) chargé par la tension d'alimentation (VDD).
  2. Circuit intégré suivant la revendication 1, caractérisé par le fait que le générateur de tension de polarisation de substrat (16) est conjointement intégré sur le substrat semiconducteur (1).
  3. Circuit intégré suivant la revendication 1 ou 2, caractérisé par le fait que la sortie (17) du générateur de tension de polarisation de substrat (16) est raccordée à une première région semiconductrice (20) possédant le second type de conductivité et insérée dans le substrat semiconducteur, que dans le substrat semiconducteur est insérée une seconde région semiconductrice (21) possédant le second type de conductivité et qui est raccordée au point (8) du circuit placé au potentiel de masse, et qu'une région du substrat semiconducteur (1), située entre ces deux régions semiconductrices (20,21), est recouverte par une grille (22) qui est séparée de la surface limite (a) du substrat semiconducteur par une mince couche électriquement isolante (23) et forme, avec les deux régions semiconductrices, un premier transistor de commutation à effet de champ, qui représente l'interrupteur électronique (S1).
  4. Circuit intégré suivant l'une des revendications 1 à 3, caractérisé par le fait que le circuit de retardement (24) est constitué par un circuit RC, qui est raccordé, d'une part, à une borne (14) chargée par la tension d'alimentation (VDD), et, d'autre part, au point (8) du circuit, qui est placé au potentiel de masse (VSS).
  5. Circuit intégré suivant la revendication 4, caractérisé par le fait que le circuit RC comporte un élément de charge (27) et un condensateur (T3), l'élément de charge étant constitué par un troisième transistor à effet de champ, dont la grille est raccordée à la borne de drain, et le condensateur (T3) est constitué par un quatrième transistor à effet de champ, dont les bornes de source et de drain sont raccordées entre elles et forment une première borne d'un condensateur, tandis que la borne de grille forme la seconde borne du condensateur.
  6. Circuit intégré suivant l'une des revendications 1 à 5, caractérisé par le fait qu'en aval de la sortie (25) du circuit de retardement (24) est branché un amplificateur inverseur (26), qui contient un circuit série formé d'un cinquième et d'un sixième transistor à effet de champ (T4,T5), qui ont des types de canaux différents et dont les grilles sont raccordées à la sortie (25) du circuit de retardement (24), et que le circuit série d'une part est placé à la tension d'alimentation (VDD) par l'intermédiaire d'un autre élément de charge et d'autre part est raccordé à la sortie (17) du générateur de tension de polarisation de substrat (16).
  7. Utilisation d'un circuit intégré suivant l'une des revendications précédentes en tant que circuit périphérique pour des mémoires dynamiques à semiconducteurs à haute densité d'intégration.
HK872/93A 1986-09-30 1993-08-26 Cmos integrated circuit with a substrate bias generator HK87293A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3633301 1986-09-30

Publications (1)

Publication Number Publication Date
HK87293A true HK87293A (en) 1993-09-03

Family

ID=6310744

Family Applications (1)

Application Number Title Priority Date Filing Date
HK872/93A HK87293A (en) 1986-09-30 1993-08-26 Cmos integrated circuit with a substrate bias generator

Country Status (8)

Country Link
US (1) US4873668A (fr)
EP (1) EP0262357B1 (fr)
JP (1) JPS6390847A (fr)
KR (1) KR950009225B1 (fr)
AT (1) ATE74453T1 (fr)
CA (1) CA1275457C (fr)
DE (1) DE3777938D1 (fr)
HK (1) HK87293A (fr)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012249B1 (ko) * 1987-01-12 1996-09-18 지멘스 악티엔게젤샤프트 래치업 방지회로를 가진 cmos 집적회로장치
JPH0666443B2 (ja) * 1988-07-07 1994-08-24 株式会社東芝 半導体メモリセルおよび半導体メモリ
JPH0265358U (fr) * 1988-11-07 1990-05-16
JPH0783254B2 (ja) * 1989-03-22 1995-09-06 株式会社東芝 半導体集積回路
US5079742A (en) * 1989-07-28 1992-01-07 Texas Instruments Incorporated Read-only-memory having sectional output lines with related memory elements responsive to early and late-occurring input signals
FR2717918B1 (fr) * 1994-03-25 1996-05-24 Suisse Electronique Microtech Circuit pour contrôler les tensions entre caisson et sources des transistors mos et système d'asservissement du rapport entre les courants dynamique et statique d'un circuit logique mos.
TW328641B (en) 1995-12-04 1998-03-21 Hitachi Ltd Semiconductor integrated circuit device and process for producing the same
US6014053A (en) * 1997-05-12 2000-01-11 Philips Electronics North America Corporation Amplifier MOS biasing circuit for a avoiding latch-up
JP4014708B2 (ja) 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6252452B1 (en) 1998-08-25 2001-06-26 Kabushiki Kaisha Toshiba Semiconductor device
DE10211932B9 (de) * 2002-03-18 2006-03-30 Infineon Technologies Ag Schaltungsanordnung zum Auslesen, Bewerten und Wiedereinlesen eines Ladungszustandes in eine Speicherzelle
US7309898B1 (en) * 2002-05-20 2007-12-18 International Business Machines Corporation Method and apparatus for providing noise suppression in an integrated circuit
JP2007103863A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 半導体デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460835A (en) * 1980-05-13 1984-07-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
US4438346A (en) * 1981-10-15 1984-03-20 Advanced Micro Devices, Inc. Regulated substrate bias generator for random access memory
US4571505A (en) * 1983-11-16 1986-02-18 Inmos Corporation Method and apparatus of reducing latch-up susceptibility in CMOS integrated circuits
JPS60253090A (ja) * 1984-05-30 1985-12-13 Hitachi Ltd 半導体装置
US4670669A (en) * 1984-08-13 1987-06-02 International Business Machines Corporation Charge pumping structure for a substrate bias generator
JPS6177421A (ja) * 1984-08-21 1986-04-21 ラテイス・セミコンダクター・コーポレーシヨン Ｃｍｏｓデバイスのラツチアツプを防止する回路と方法
US4670668A (en) * 1985-05-09 1987-06-02 Advanced Micro Devices, Inc. Substrate bias generator with power supply control means to sequence application of bias and power to prevent CMOS SCR latch-up
DE3681540D1 (de) * 1985-08-26 1991-10-24 Siemens Ag Integrierte schaltung in komplementaerer schaltungstechnik mit einem substratvorspannungs-generator.

Also Published As

Publication number Publication date
EP0262357A3 (en) 1988-06-22
ATE74453T1 (de) 1992-04-15
KR880004589A (ko) 1988-06-07
CA1275457C (fr) 1990-10-23
EP0262357A2 (fr) 1988-04-06
DE3777938D1 (de) 1992-05-07
JPS6390847A (ja) 1988-04-21
KR950009225B1 (en) 1995-08-18
US4873668A (en) 1989-10-10
EP0262357B1 (fr) 1992-04-01

Similar Documents

Publication Publication Date Title
KR930003557B1 (ko) 전송게이트
US5376816A (en) Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
KR960012249B1 (ko) 래치업 방지회로를 가진 cmos 집적회로장치
KR900004729B1 (en) Static random access memory a multilevel conductive layer
JP2001352077A (ja) Ｓｏｉ電界効果トランジスタ
KR850005736A (ko) Cmos 직접회로
JP2528794B2 (ja) ラツチアツプ保護回路付き集積回路
JPS62272620A (ja) 論理回路
US5045716A (en) Integrated circuit in complementary circuit technology comprising a substrate bias voltage generator
HK87293A (en) Cmos integrated circuit with a substrate bias generator
US5714796A (en) Integrated circuit device fabricated on semiconductor substrate blocking power supply lines from noise
JP2528795B2 (ja) ラツチアツプ保護回路付き集積回路
US5677550A (en) Integrated circuit devices including insulated-gate transistor device having two separately biasable gates
HK87393A (en) Complementary integrated circuit with a substrate bias voltage generator and a schottky diode
US5467048A (en) Semiconductor device with two series-connected complementary misfets of same conduction type
JPS6062153A (ja) 抵抗性ゲ−ト型電界効果トランジスタ論理回路
HK59996A (en) Integrated circuit with anti-''latch-up'' circuit obtained using complementary mos circuit technology
KR900001773B1 (ko) 반도체 집적회로
US5168341A (en) Bipolar-cmos integrated circuit having a structure suitable for high integration
JP2714996B2 (ja) 半導体集積回路装置
JPH0226816B2 (fr)
JP3503197B2 (ja) 半導体装置
EP0257347A2 (fr) Arrangement de semi-conducteur equipé d'un condensateur à tranchée pour empêcher le mauvais fonctionnement d'un circuit
JPS6343901B2 (fr)
JPH0219979B2 (fr)

Legal Events

Date Code Title Description
NR Patent deemed never to have been added to the register under section 13(7) of patents (transitional arrangements) rules