FR3107784A1 - Impression par transfert amélioré pour applications RF - Google Patents

Impression par transfert amélioré pour applications RF Download PDF

Info

Publication number
FR3107784A1
FR3107784A1 FR2101888A FR2101888A FR3107784A1 FR 3107784 A1 FR3107784 A1 FR 3107784A1 FR 2101888 A FR2101888 A FR 2101888A FR 2101888 A FR2101888 A FR 2101888A FR 3107784 A1 FR3107784 A1 FR 3107784A1
Authority
FR
France
Prior art keywords
microchip
gan
metal layer
layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2101888A
Other languages
English (en)
Other versions
FR3107784B1 (fr
Inventor
Jérôme Loraine
Imène Lahbib
Frédéric Drillet
Brice Grandchamp
Lucas Iogna-Prat
Gregory U'Ren
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab France SAS
Original Assignee
X Fab France SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab France SAS filed Critical X Fab France SAS
Publication of FR3107784A1 publication Critical patent/FR3107784A1/fr
Application granted granted Critical
Publication of FR3107784B1 publication Critical patent/FR3107784B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

L'invention concerne une structure semi-conductrice pour applications RF. À titre d'exemple, la structure semi-conductrice peut être un amplificateur à faible bruit ou un commutateur unipolaire bidirectionnel. La structure semi-conductrice comprend un substrat cible, de préférence une plaquette ou une puce SOI, et une micropuce de nitrure de gallium imprimée par micro-transfert sur ledit substrat cible, ladite micropuce comprenant un dispositif de nitrure de gallium et une couche métallique factice. La couche métallique factice augmente la résistance mécanique de la micropuce, et permet ainsi de réduire le gauchissement et d'éviter la fissuration pendant le processus d'impression par micro-transfert. Figure 4b

Description

Impression par transfert améliorée pour applications RF
La présente invention concerne des structures semi-conductrices destinées à des applications radiofréquence (RF), et plus particulièrement des structures semi-conductrices comprenant une micropuce de nitrure de gallium (GaN) imprimée par micro-transfert sur un substrat cible.
Contexte de l'invention
Le GaN est une technologie relativement nouvelle par comparaison à d'autres semi-conducteurs, tels que le silicium (Si) et l'arséniure de gallium (GaAs), mais est devenue la technologie de choix pour les applications RF gourmandes en énergie, telles que celles requises pour transmettre des signaux sur de grandes distances ou à des niveaux de puissance élevés. Les transistors au GaN offrent une densité de puissance élevée, des températures de fonctionnement élevées, un meilleur rendement, une faible résistance à l'état passant, et peuvent fonctionner dans différentes bandes de fréquences allant de 20 kHz à 300 GHz.
La représente un schéma d'une section transversale d'un transistor au GaN 2. La couche de GaN 4 est formée sur un substrat de silicium à haute résistivité (HR) 6 et une couche tampon de nitrure d'aluminium et de gallium (AlGaN) 8. Des régions 10 fortement dopées n (n++) du GaN sont connectées à des contacts métalliques 12 (drain et source). La grille 14 est isolée de la couche de GaN 4 par une fine couche de nitrure d'aluminium (AlN) 16.
La technologie du silicium sur isolant (SOI) est utilisée dans la fabrication de semi-conducteurs, notamment en microélectronique, afin de réduire la capacité parasite grâce à une structure de substrat de silicium-isolant-silicium en couches (plutôt que du Si massif). La technologie SOI de type Semi-conducteur à Métal-Oxyde Complémentaire (CMOS) autorise une plus faible consommation d'énergie de circuits RF mixtes analogiques et numériques dans la conception d'émetteurs-récepteurs RF de faible puissance grâce à ses faibles capacités de fuite.
Pour obtenir certains des avantages du GaN et du SOI dans des applications à haute puissance, des tentatives ont été faites pour faire croître du GaN sur du SOI, en utilisant la gravure de tranchées pour isoler les transistors au GaN. Une ingénierie minutieuse des déformations est nécessaire pour maîtriser la contrainte accumulée dans la plaquette pendant la croissance.
Il est également possible d'utiliser la technique d'impression par micro-transfert (µTP) [1] pour transférer un dispositif de GaN d'une plaquette native/source à une plaquette SOI cible. Au cours de ce processus, le dispositif de GaN est séparé/enlevé du substrat natif sur lequel il a été amené à croître et est à nouveau fixé au substrat de SOI. Une micropuce est un (petit) morceau de puce dont le substrat original a été retiré.
[1] R. Lerner, et al. "Heterogeneous Integration of Microscale Gallium Nitride Transistors by Micro-Transfer-Printing". 2016 IEEE 66th Electronic Components and Technology Conference, pp 1186-1189.
Selon un premier aspect, l'invention concerne une structure semi-conductrice pour applications RF comprenant: un substrat cible et une micropuce de nitrure de gallium imprimée par micro-transfert sur ledit substrat cible, ladite micropuce comprenant un dispositif de GaN et une couche métallique factice («dummy layer»).
Selon un perfectionnement du premier aspect, ledit substrat cible est une plaquette ou une puce de silicium sur isolant.
Selon un autre perfectionnement du premier aspect, ladite micropuce de nitrure de gallium imprimée par micro-transfert comprend une couche tampon et une couche de GaN sur ladite couche tampon et l'épaisseur combinée de ladite couche tampon et de ladite couche de GaN est inférieure à 3 µm.
Selon un autre perfectionnement du premier aspect, ladite couche de GaN a une épaisseur de 1,8 µm.
Selon un autre perfectionnement du premier aspect, ladite couche métallique factice a une épaisseur dans la plage de 0,3 µm à 4 µm.
Selon un autre perfectionnement du premier aspect, ladite couche métallique factice a une épaisseur de 1,25 µm.
Selon un autre perfectionnement du premier aspect, ladite couche métallique factice est disposée sensiblement symétriquement sur ladite micropuce de nitrure de gallium imprimée par micro-transfert.
Selon un autre perfectionnement du premier aspect, ledit dispositif de GaN comprend une couche métallique de dispositif comprenant des contacts métalliques pour la connexion audit dispositif de GaN, ladite couche métallique factice n'étant pas en contact avec ladite couche métallique de dispositif.
Selon un autre perfectionnement du premier aspect, un espace entre ladite couche métallique factice et ladite couche métallique de dispositif a une largeur d'au moins 10 µm.
Selon un autre perfectionnement du premier aspect, ladite couche métallique factice et ladite couche métallique de dispositif sont agencées de telle manière que le métal soit réparti sensiblement uniformément sur ladite micropuce de nitrure de gallium imprimée par micro-transfert.
Selon un autre perfectionnement du premier aspect, ladite couche métallique factice et ladite couche métallique de dispositif recouvrent ensemble entre 20 % et 90 % d'une superficie totale de ladite micropuce de nitrure de gallium imprimée par micro-transfert.
Selon un autre perfectionnement du premier aspect, ladite structure semi-conductrice comprend en outre une couche d'encapsulation recouvrant ladite micropuce de nitrure de gallium imprimée par micro-transfert.
Selon un autre perfectionnement du premier aspect, la couche d'encapsulation a une épaisseur dans la plage de 0,5 µm à 3 µm.
Selon un deuxième aspect, l'invention concerne un procédé de formation d'une structure semi-conductrice pour applications RF, ledit procédé comprenant:
la fourniture d'une micropuce de nitrure de gallium comprenant un dispositif de GaN et une couche métallique factice; et
l'impression par micro-transfert de ladite micropuce de GaN sur un substrat cible.
Selon un autre perfectionnement du deuxième aspect, ladite étape de fourniture comprend le dépôt d'une couche métallique et la formation d'un motif sur ladite couche métallique pour former ladite couche métallique factice et pour former une couche métallique de dispositif comprenant des contacts métalliques pour la connexion audit dispositif de GaN.
Selon un autre perfectionnement du deuxième aspect, ladite étape d'impression par micro-transfert comprend le dépôt d'une couche d'encapsulation recouvrant ladite micropuce de GaN avant que ladite micropuce de GaN ne soit séparée d'un substrat natif.
Des modes de réalisation préférés de l'invention vont maintenant être décrits à titre non limitatif d'exemple en référence aux dessins annexés.
La représente une coupe transversale schématique d'un transistor au GaN sur un substrat de silicium;
La représente une séquence de coupes transversales d'un transistor au GaN sur un substrat de silicium, illustrant le processus de séparation pendant l'impression par micro-transfert;
La représente une coupe transversale schématique d'une micropuce de GaN déformée par des contraintes mécaniques;
La représente une vue de dessus schématique d'une micropuce de GaN sans couche métallique factice;
La représente une vue schématique de dessus d'une micropuce de GaN avec une couche de métal factice;
La représente une vue schématique de dessus d'une deuxième micropuce de GaN sans couche métallique factice;
La représente une vue schématique de dessus d'une deuxième micropuce de GaN avec une couche métallique factice;
La est une coupe transversale schématique d'une structure semi-conductrice comprenant une micropuce de GaN imprimée par transfert sur une plaquette SOI; et
La représente un organigramme illustrant les étapes d'un procédé de formation d'une structure semi-conductrice pour applications RF.
Description détaillée
Des modes de réalisation décrits ici fournissent une structure semi-conductrice pour applications RF. À titre d'exemple, la structure semi-conductrice peut être un amplificateur à faible bruit (LNA) ou un commutateur unipolaire bidirectionnel (SPDT). La structure semi-conductrice comprend un substrat cible, qui est de préférence une plaquette ou une puce SOI, et une micropuce de GaN imprimée par micro-transfert sur ledit substrat cible, ladite micropuce comprenant un dispositif de GaN (typiquement, un transistor au GaN, par exemple un transistor pseudomorphe à haute mobilité électronique: p-HEMT) et une couche métallique factice. La couche métallique factice augmente la résistance mécanique de la micropuce, et permet ainsi de réduire le gauchissement et d'éviter la fissuration pendant le processus d'impression par micro-transfert.
Une micropuce, comme mentionné ci-dessus, est un (petit) morceau de puce dont le substrat natif a été retiré. Dans les structures semi-conductrices pour applications RF, la couche de GaN et la couche tampon doivent être minces afin de répondre à des normes spécifiées. Cependant, une micropuce de GaN mince rend l'impression par micro-transfert plus difficile en raison de la flexion plus importante de la micropuce lorsqu'elle est séparée du substrat de silicium sous-jacent pendant le transfert sur la plaquette SOI. La micropuce de GaN µTP peut comprendre une couche tampon (par exemple de l'AlGaN) et une couche de GaN ayant une épaisseur combinée inférieure à 3 µm. À titre d'exemple, la couche tampon peut avoir une épaisseur de 1 µm et la couche de GaN située au-dessus peut avoir une épaisseur de 1,8 µm, de sorte que l'épaisseur combinée n'est que de 2,8 µm. Cette épaisseur peut être sensiblement inférieure à celle d'une structure semi-conductrice en GaN destinée à des applications à haute puissance, pour lesquelles les techniques existantes d'impression par micro-transfert sont appropriées, et où la couche de GaN seule a typiquement une épaisseur de 5 µm.
La couche métallique factice peut avoir une épaisseur dans la plage de 0,3 µm à 4 µm, et de préférence une épaisseur de 1,25 µm, permettant d'obtenir une résistance mécanique suffisante. Il a été établi que la couche métallique factice ayant une épaisseur dans la plage de 1 µm à 2 µm présentait des propriétés avantageuses en termes de résistance mécanique de la micropuce. Dans ce contexte, le terme "factice" fait référence au fait que la couche métallique factice n'est pas utilisée pour réaliser des connexions électriques et n'affecte pas (de manière significative) les performances finales du dispositif. Le dispositif de GaN comprend normalement une couche métallique de dispositif destinée à des connexions électriques au dispositif de GaN (c'est-à-dire à des connexions électriques à des régions dopées dans la couche de GaN), et la couche métallique factice n'est pas en contact avec la couche métallique de dispositif. La couche métallique factice et la couche métallique de dispositif peuvent toutes deux avantageusement être formées dans la couche métallique supérieure de l'empilement dorsal du dispositif de GaN, et sont séparées lors de la formation de motif sur la couche métallique supérieure. À titre d'exemple, l'espace entre la couche métallique factice et la couche métallique de dispositif peut avoir une largeur d'au moins 10 µm, afin d'éviter les effets capacitifs qui pourraient affecter négativement les performances du dispositif. Pour des dispositifs fonctionnant à des fréquences inférieures à 5 GHz, un espace plus petit peut être utilisé, tandis que pour des applications à haute fréquence (par exemple > 20 GHz), un espace d'au moins 30 µm peut être préférable. Pour les transistors au GaN, la couche métallique de dispositif comprend des contacts métalliques tels que des contacts de source, de drain et de grille.
La couche métallique factice et la couche métallique de dispositif peuvent être agencées de manière à ce que le métal soit réparti sensiblement uniformément sur ladite micropuce de GaN µTP. La répartition uniforme du métal sur la micropuce de GaN peut améliorer les propriétés mécaniques de la micropuce et réduire davantage l'apparition de défauts pendant l'impression par micro-transfert. À cette fin, la couche métallique factice peut également être agencée sensiblement symétriquement sur ladite micropuce de GaN µTP. La couche métallique factice et/ou la couche métallique de dispositif peuvent présenter une symétrie x et/ou y. Pour augmenter la résistance mécanique de la micropuce de GaN, il peut être avantageux de recouvrir de métal une grande partie de la superficie de la micropuce. La couche métallique factice et la couche métallique de dispositif peuvent recouvrir ensemble entre 20% et 90% de la superficie totale de la micropuce de GaN µTP.
La plaquette SOI peut être une plaquette SOI mince de 200 mm (8 pouces), qui convient aux structures semi-conductrices pour applications RF. L'impression par micro-transfert de GaN sur une plaquette SOI autorise des concepts monolithiques présentant des interconnexions plus courtes, cela permettant d'éviter les pertes et les transitions entre les puces et les substrats. Lors de l'impression par micro-transfert, une ou plusieurs micropuces contenant chacune un ou plusieurs dispositifs de GaN peuvent être enlevées d'un substrat de silicium natif et placées sur la plaquette SOI. La plaquette SOI peut être recouverte d'une couche de passivation à laquelle peut être fixée la micropuce de GaN. La micropuce de GaN µTP peut être fixée à la plaquette SOI par une couche de colle.
Sont également décrits ici des modes de réalisation d'un procédé de formation d'une structure semi-conductrice pour applications RF. Le procédé comprend la fourniture d'une micropuce de GaN comprenant un ou plusieurs dispositifs de GaN et une couche métallique factice, et l'impression par micro-transfert de la micropuce de GaN sur une plaquette SOI.
L'étape de fourniture peut comprendre le dépôt d'une couche métallique (typiquement la couche métallique supérieure) et la formation de motifs sur la couche métallique pour former la couche métallique factice et pour former une couche métallique de dispositif comprenant des contacts métalliques pour les connexions électriques audit dispositif de GaN.
La illustre certaines des étapes de séparation d'une micropuce de GaN d'avec un substrat de silicium natif. La couche de passivation et les couches diélectriques de l'empilement dorsal du ou des dispositifs de GaN sont gravées pour révéler la couche de GaN sous-jacente autour de la micropuce. Une gravure du GaN est ensuite effectuée pour isoler la micropuce de GaN, puis une couche d'encapsulation (par exemple en SiN) est déposée pour protéger la micropuce. La couche d'encapsulation est gravée pour révéler le métal supérieur de la micropuce de GaN afin de former des connexions à la plaquette SOI après l'impression par transfert. Une autre gravure du GaN est effectuée autour de la micropuce pour révéler le substrat de silicium sous-jacent, puis la micropuce est séparée par gravure du substrat de silicium situé en dessous de la micropuce de GaN. Après la séparation, la micropuce de GaN peut être transférée et collée sur une plaquette SOI (non représentée).
Dans des modes de réalisation décrits ici, l'épaisseur de la couche d'encapsulation peut être utilisée en plus de la couche métallique factice pour compenser la contrainte mécanique de la micropuce de GaN. À titre d'exemple, une couche d'encapsulation plus épaisse peut être utilisée dans le procédé uTP pour assurer un meilleur support de la micropuce. À titre d'exemple, une couche d'encapsulation d'épaisseur accrue peut avoir une épaisseur comprise entre 0,5 µm et 3µm. L'épaisseur exacte dépend du type de contrainte de la couche d'encapsulation déposée et du type de contrainte présente à l'intérieur de la micropuce de GaN. De même, la fréquence de dépôt (c'est-à-dire la fréquence du générateur RF utilisé pour exciter le plasma dans l'outil de dépôt) de la couche d'encapsulation peut être modifiée pour corriger la courbure de la micropuce. À titre d'exemple, à l'aide d'un procédé de Dépôt Chimique en Phase Vapeur activé par Plasma (PECVD) ou d'un outil semblable, la fréquence du générateur RF permet de modifier la contrainte de la couche déposée.
La représente une section transversale d'une micropuce de GaN mince 18 séparée de sa plaquette de silicium natif 20. Pour relâcher la contrainte mécanique, la micropuce 18 s'incurve en porte-à-faux avec un déplacement/une déviation d'extrémité 22 (δ). La formule de Stoney peut être utilisée pour estimer le déplacement d'extrémité (δ) d'un élément en porte-à-faux pour une contrainte donnée (σ):
[Équation 1]
(1)
où δ est la déviation d'extrémité de l'élément en porte-à-faux (c'est-à-dire de la micropuce dans ce cas), σ est la contrainte appliquée, ν est le coefficient de Poisson, E est le module d'Young, L est la longueur et t est l'épaisseur de l'élément en porte-à-faux.
Si l'on utilise l'équation 1, pour une micropuce de GaN RF (ayant une épaisseur de la couche de GaN de 1,8 µm) sans couche métallique factice, on a σ = 107 Pa, δ = 3,83 µm. Il s'agit d'une déviation relativement importante par comparaison à celle d'une micropuce de GaN à haute puissance (ayant une épaisseur de couche de GaN de 5 µm), pour laquelle δ = 0,5 µm sous la même contrainte appliquée. Par conséquent, l'utilisation de techniques d'impression par micro-transfert existantes, qui conviennent au GaN à haute puissance, peut provoquer une fissuration et par conséquent, des rendements de séparation et d'impression très faibles si elles sont appliquées directement aux micropuces de GaN RF plus minces. Cependant, une micropuce de GaN RF (ayant une épaisseur de la couche de GaN de 1,8 µm) comprenant une couche métallique factice d'une épaisseur de 1,25 µm présente un δ = 0,54 µm (pour σ = 107 Pa), qui est beaucoup plus proche de celui de la micropuce de GaN à haute puissance. L'utilisation d'une couche métallique factice peut ainsi améliorer de manière significative les rendements de séparation et d'impression des micropuces de GaN pour applications RF.
La représente une vue de dessus schématique d'une micropuce de GaN 24 comprenant un ou plusieurs dispositifs de GaN (non représentés), comme par exemple un ou plusieurs transistors, une résistance et une ligne de transmission. La micropuce 24 comprend une couche métallique de dispositif 26 qui est la couche métallique supérieure du transistor pour la connexion au dispositif de GaN (par exemple, les connexions de source, de drain et de grille).
La représente une vue de dessus schématique d'une micropuce de GaN 24 correspondante comprenant le même dispositif de GaN et la même couche métallique de dispositif 26, et comprenant en outre une couche métallique factice 28 agencée sensiblement symétriquement sur la micropuce 24. Des éléments caractéristiques semblables ou correspondants ont été désignés par les mêmes références numériques pour faciliter la compréhension, les références numériques ne devant pas être considérées comme limitatives. Le métal présent sur la micropuce (y compris le métal fictif et le métal de dispositif) est uniformément réparti sur la surface de la micropuce 24 (contrairement à la micropuce de la , où le métal était concentré au centre de la micropuce). La couche métallique de dispositif 26 recouvre 4,3 % de la superficie de la micropuce 24 et la couche métallique factice 28 recouvre 44,4 % de la superficie de la micropuce, de sorte qu'un total de 48,7 % de la superficie de la micropuce est recouvert de métal (soit une densité totale de 48,7 % de la micropuce). Il n'est généralement pas possible de réussir l'impression par micro-transfert de ce dispositif de GaN sans la couche métallique factice 28.
La représente une vue de dessus schématique d'une micropuce de GaN 24 comprenant un dispositif de GaN différent (non représenté) et une couche métallique de dispositif 26 pour la connexion au dispositif de GaN 26.
La représente une vue de dessus schématique d'une micropuce de GaN 24 correspondante comprenant le même dispositif de GaN et la même couche métallique de dispositif 26, et comprenant en outre une couche métallique factice 28. La couche métallique factice 28 présente une symétrie miroir notable par rapport à l'axe y. La couche métallique factice 28 est agencée par rapport à la couche métallique de dispositif 28 de manière à ce qu'elles soient séparées par un espace 30. L'espace 30 a une largeur d'au moins 30 µm pour minimiser son influence sur le dispositif de GaN par des effets capacitifs (d'autres modes de réalisation peuvent avoir un espace plus petit, mais la largeur de l'espace est d'au moins 10 µm). La couche métallique de dispositif 26 recouvre 16,4 % de la superficie de la micropuce 24 et la couche métallique factice 28 recouvre 19,5 % de la superficie de la micropuce, de sorte qu'un total de 35,9 % de la superficie de la micropuce est recouverte de métal (c'est-à-dire une densité totale de micropuce de 35,9 %).
La représente un schéma d'une coupe transversale d'une partie d'une structure semi-conductrice pour applications RF 32. La structure semi-conductrice comprend une micropuce de GaN 34 fixée à une plaquette SOI 36 par une couche de colle 38. La micropuce de GaN 34 comprend une couche de GaN 40 sur une couche tampon 42, une couche métallique de dispositif 44 et une couche métallique factice 46. La couche de GaN 40 a une épaisseur d'environ 1,8 µm et la couche tampon 42 a une épaisseur d'environ 1 µm. La couche métallique factice 46 peut avoir une épaisseur de 1,25 µm. Une couche de passivation 48 comprenant une ou plusieurs couches diélectriques recouvre le métal supérieur de la partie dorsale, y compris la couche métallique factice 46. La puce 34 est partiellement enfermée dans une couche d'encapsulation protectrice 50 formée avant la séparation d'avec le substrat natif (non représenté). La plaquette SOI 36 comprend une couche supérieure de silicium 52 (par exemple une couche épitaxiale) et une couche inférieure de silicium 54 séparées par une couche isolante 56 (comprenant typiquement de l'oxyde). Une couche de passivation 58 (par exemple de SiON) recouvre la couche supérieure de silicium 52. La couche supérieure de silicium 52 de la plaquette SOI 36 est illustrée comme étant une couche unique mais comprend la totalité de la partie dorsale (toutes les couches métalliques), des couches diélectriques destinées à séparer la métallisation et la couche de silicium utilisée pour créer la partie active du dispositif SOI. La couche de passivation 58 est soumise à la formation d'un motif pour exposer une pastille de connexion de couche métallique supérieure 60 (par exemple, une pastille d'aluminium) dans la plaquette SOI 36. La micropuce de GaN 34 est électriquement connectée à la plaquette SOI 36 par une couche de redistribution de cuivre (RDL) 62, qui est connectée à la couche métallique de dispositif 44 de la micropuce de GaN 34 et à la pastille de connexion de la couche métallique supérieure 60 de la plaquette SOI 36. Une autre couche de passivation 64 recouvre la couche RDL 62, la micropuce de GaN 34 et la plaquette SOI 36. Cette couche de passivation 64 peut le cas échéant être ouverte pour autoriser des connexions à d'autres circuits, cartes PCB et/ou autres structures de connexion.
La est un organigramme illustrant les étapes d'un procédé de formation d'une structure semi-conductrice. Le procédé comprend la formation d'un dispositif de GaN (par exemple un p-HEMT) sur un substrat de silicium (par exemple un substrat de silicium à résistivité élevée) (étape S1), dans lequel ladite étape de formation du dispositif de GaN comprend le dépôt d'une couche métallique (étape S1a) et la formation d'un motif sur ladite couche métallique pour former une couche métallique factice et une couche métallique de dispositif sur une micropuce de GaN comprenant le dispositif de GaN (étape S1b). Le procédé comprend en outre la gravure et la séparation d'une micropuce de GaN d'avec le substrat de silicium (étape S2), la fixation de la micropuce de GaN à une plaquette SOI (étape S3), et la formation d'une couche RDL connectant électriquement le dispositif de GaN à la plaquette SOI (étape S4). Typiquement, la couche RDL est formée pour connecter la couche métallique supérieure de la micropuce de GaN à la couche métallique supérieure d'un dispositif semi-conducteur dans la plaquette SOI. Le procédé comprend en outre l'application d'une couche de passivation sur la plaquette SOI, la couche RDL et la micropuce de GaN (étape S5). Avant de séparer la micropuce de GaN du substrat natif, le procédé peut comprendre le dépôt d'une couche d'encapsulation pour recouvrir la micropuce de GaN.
Bien que des modes de réalisation particuliers de l'invention aient été décrits ci-dessus, il sera apprécié que l'invention peut être mise en œuvre d'une manière différente de celle décrite. Les descriptions présentées ci-dessus doivent être considérées comme étant fournies à titre non limitatif d'illustration. Il apparaîtra à l'homme de l'art que des modifications peuvent être apportées à l'invention telle que décrite sans s'écarter de la portée des caractéristiques exposées ci-dessous.
Chaque caractéristique divulguée ou illustrée dans le présent fascicule peut être incorporée à l'invention, seule ou associée de manière appropriée à toute autre caractéristique divulguée ou illustrée dans le présent fascicule.

Claims (16)

  1. Structure semi-conductrice pour applications RF, comprenant:
    un substrat cible;
    une micropuce de nitrure de gallium (GaN) imprimée par micro-transfert (µTP) sur ledit substrat cible, dans laquelle ladite micropuce comprend un dispositif de GaN et une couche métallique factice.
  2. Structure semi-conductrice selon la revendication 1, dans laquelle ledit substrat cible est une plaquette ou une puce de silicium sur isolant (SOI).
  3. Structure semi-conductrice selon la revendication 1 ou 2, dans laquelle ladite micropuce de nitrure de gallium (GaN) imprimée par micro-transfert (µTP) comprend une couche tampon et une couche de GaN sur ladite couche tampon et dans laquelle l'épaisseur combinée de ladite couche tampon et de ladite couche de GaN est inférieure à 3µm.
  4. Structure semi-conductrice selon la revendication 3, dans laquelle ladite couche de GaN a une épaisseur de 1,8µm.
  5. Structure semi-conductrice selon l'une quelconque des revendications précédentes, dans laquelle ladite couche métallique factice a une épaisseur dans la plage de 0,3µm à 4µm.
  6. Structure semi-conductrice selon l'une quelconque des revendications précédentes, dans laquelle ladite couche métallique factice a une épaisseur de 1,25µm.
  7. Structure semi-conductrice selon l'une quelconque des revendications précédentes, dans laquelle ladite couche métallique factice est agencée sensiblement symétriquement sur ladite micropuce de nitrure de gallium imprimée par micro-transfert.
  8. Structure semi-conductrice selon l'une quelconque des revendications précédentes, dans laquelle ledit dispositif de GaN comprend une couche métallique de dispositif comprenant des contacts métalliques destinés à être connectés audit dispositif de GaN, et dans laquelle ladite couche métallique factice ne vient pas au contact de ladite couche métallique de dispositif.
  9. Structure semi-conductrice selon la revendication 8, dans laquelle un espace entre ladite couche métallique factice et ladite couche métallique de dispositif a une largeur d'au moins 10µm.
  10. Structure semi-conductrice selon la revendication 8 ou 9, dans laquelle ladite couche métallique factice et ladite couche métallique de dispositif sont agencées de manière à ce que le métal soit sensiblement uniformément réparti sur ladite micropuce de nitrure de gallium imprimée par micro-transfert.
  11. Structure semi-conductrice selon la revendication 8, 9 ou 10, dans laquelle ladite couche métallique factice et ladite couche métallique de dispositif recouvrent ensemble entre 20 % et 90 % d'une superficie totale de ladite micropuce de nitrure de gallium imprimée par micro-transfert.
  12. Structure semi-conductrice selon l'une quelconque des revendications précédentes, comprenant en outre une couche d'encapsulation recouvrant ladite micropuce de nitrure de gallium imprimée par micro-transfert.
  13. Structure semi-conductrice selon la revendication 12, dans laquelle ladite couche d'encapsulation a une épaisseur dans la plage de 0,5 µm à 3 µm.
  14. Procédé de formation d'une structure semi-conductrice pour applications RF, ledit procédé comprenant:
    la fourniture d'une micropuce de nitrure de gallium (GaN) comprenant un dispositif de nitrure de gallium et une couche métallique factice; et
    l'impression par micro-transfert de ladite micropuce de nitrure de gallium sur un substrat cible.
  15. Procédé selon la revendication 14, dans lequel ladite étape de fourniture comprend le dépôt d'une couche métallique et la formation d'un motif sur ladite couche métallique pour former ladite couche métallique factice et pour former une couche métallique de dispositif comprenant des contacts métalliques pour la connexion audit dispositif de nitrure de gallium.
  16. Procédé selon la revendication 14 ou 15, dans lequel ladite étape d'impression par micro-transfert comprend le dépôt d'une couche d'encapsulation recouvrant ladite micropuce de nitrure de gallium avant que ladite micropuce de nitrure de gallium ne soit séparée d'un substrat natif.
FR2101888A 2020-02-28 2021-02-26 Impression par transfert amélioré pour applications RF Active FR3107784B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2002895.7A GB2593864B (en) 2020-02-28 2020-02-28 Improved transfer printing for RF applications
GB2002895.7 2020-02-28

Publications (2)

Publication Number Publication Date
FR3107784A1 true FR3107784A1 (fr) 2021-09-03
FR3107784B1 FR3107784B1 (fr) 2023-05-26

Family

ID=70278752

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2101888A Active FR3107784B1 (fr) 2020-02-28 2021-02-26 Impression par transfert amélioré pour applications RF

Country Status (5)

Country Link
US (1) US20210273085A1 (fr)
CN (1) CN113327977B (fr)
DE (1) DE102021102064A1 (fr)
FR (1) FR3107784B1 (fr)
GB (1) GB2593864B (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3146021A1 (fr) * 2023-02-17 2024-08-23 X-Fab France SAS Semiconductor Structure

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798298A (en) * 1996-02-09 1998-08-25 United Microelectronics Corporation Method of automatically generating dummy metals for multilevel interconnection
JP3913402B2 (ja) * 1999-06-02 2007-05-09 新日本無線株式会社 高周波回路装置
JP4034153B2 (ja) * 2002-09-20 2008-01-16 ユーディナデバイス株式会社 半導体受光装置
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
CN1994033A (zh) * 2004-07-29 2007-07-04 三井金属矿业株式会社 印刷电路板、其制造方法及半导体装置
US9024298B2 (en) * 2005-07-26 2015-05-05 Xerox Corporation Encapsulation layer for electronic devices
JP5578509B2 (ja) * 2006-09-06 2014-08-27 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ エラストマ基板に伸縮性コンポーネントを接着する方法
JP5642593B2 (ja) * 2010-05-18 2014-12-17 日本オクラロ株式会社 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ
KR20120027987A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP5747592B2 (ja) * 2011-03-22 2015-07-15 富士通株式会社 受光装置
JP5970736B2 (ja) * 2012-04-27 2016-08-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US20150014706A1 (en) * 2013-07-15 2015-01-15 Laurence P. Sadwick Vertical Hetero Wide Bandgap Transistor
US20150179873A1 (en) * 2013-12-20 2015-06-25 Palo Alto Research Center Incorporated Small-sized light-emitting diode chiplets and method of fabrication thereof
KR101758082B1 (ko) * 2013-12-30 2017-07-17 한국전자통신연구원 질화물 반도체 소자의 제조 방법
TWI677963B (zh) * 2014-06-18 2019-11-21 愛爾蘭商艾克斯瑟樂普林特有限公司 微組裝高頻裝置及陣列
US9437782B2 (en) * 2014-06-18 2016-09-06 X-Celeprint Limited Micro assembled LED displays and lighting elements
KR102116856B1 (ko) * 2014-06-18 2020-06-01 엑스-셀레프린트 리미티드 마이크로 어셈블리를 위한 gan 및 관련 물질들을 제조하기 위한 시스템들 및 방법들
US10468363B2 (en) * 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
TWI681508B (zh) * 2016-02-25 2020-01-01 愛爾蘭商艾克斯瑟樂普林特有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10153256B2 (en) * 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10622700B2 (en) * 2016-05-18 2020-04-14 X-Celeprint Limited Antenna with micro-transfer-printed circuit element
US10276506B2 (en) * 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package
CN107958912B (zh) * 2016-10-17 2020-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US11205630B2 (en) * 2019-09-27 2021-12-21 Intel Corporation Vias in composite IC chip structures

Also Published As

Publication number Publication date
GB2593864A (en) 2021-10-13
DE102021102064A1 (de) 2021-09-02
GB202002895D0 (en) 2020-04-15
GB2593864B (en) 2023-01-04
FR3107784B1 (fr) 2023-05-26
CN113327977A (zh) 2021-08-31
CN113327977B (zh) 2024-10-18
US20210273085A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
EP1338030B1 (fr) Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
EP0996150B1 (fr) Procédé de réalisation de composants passifs et actifs sur un même substrat isolant
EP1210730B1 (fr) Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs
FR2734664A1 (fr) Procede pour realiser l'integration verticale de systemes de la microelectronique
FR2966283A1 (fr) Procede pour realiser une structure de collage
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
FR2983638A1 (fr) Procede de formation d'un circuit integre
WO2004027878A2 (fr) Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
EP3891813B1 (fr) Dispositif d'affichage électroluminescent multi-couleurs et procédé de fabrication d'un tel dispositif
FR3107784A1 (fr) Impression par transfert amélioré pour applications RF
EP0503731B1 (fr) Procédé de réalisation d'un transistor à haute mobilité électronique intégré
EP3913657A2 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
WO2018130781A1 (fr) Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat
FR2975824A1 (fr) Structures de schottky formees par recroissance pour dispositifs hemt gan
EP0951067B1 (fr) Circuit intégré avec couche d'arrêt et procédé de fabrication associé
WO2018007711A1 (fr) Dispositif cascode integre monolithiquement
FR2864345A1 (fr) Realisation de la peripherie d'une diode schottky a tranchees mos
EP2259304B1 (fr) Procédé de formation d'un niveau d'un circuit intégré par intégration tridimensionnelle séquentielle
FR3049761A1 (fr) Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
FR3103315A1 (fr) Procédé de fabrication de puces électroniques
FR2958076A1 (fr) Procede de formation de vias electriques
WO2024126599A1 (fr) Procédé de préparation d'un empilement en vue d'un collage
EP1755164A2 (fr) Procédé d'assemblage de composants passifs et de composants actifs et circuit intégré correspondant
FR3146021A1 (fr) Semiconductor Structure
EP3939935A1 (fr) Actuateur électromécanique nanométrique et son procédé de fabrication

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20220902

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4