FR3054920A1 - Dispositif compact de memoire non volatile - Google Patents

Dispositif compact de memoire non volatile Download PDF

Info

Publication number
FR3054920A1
FR3054920A1 FR1657586A FR1657586A FR3054920A1 FR 3054920 A1 FR3054920 A1 FR 3054920A1 FR 1657586 A FR1657586 A FR 1657586A FR 1657586 A FR1657586 A FR 1657586A FR 3054920 A1 FR3054920 A1 FR 3054920A1
Authority
FR
France
Prior art keywords
grid
selection
substrate
region
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1657586A
Other languages
English (en)
Other versions
FR3054920B1 (fr
Inventor
Julien Delalleau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1657586A priority Critical patent/FR3054920B1/fr
Priority to US15/436,831 priority patent/US9922712B2/en
Priority to CN201720248226.2U priority patent/CN206672935U/zh
Priority to CN201710150665.4A priority patent/CN107689378B/zh
Publication of FR3054920A1 publication Critical patent/FR3054920A1/fr
Priority to US15/895,732 priority patent/US10074429B2/en
Priority to US16/126,316 priority patent/US10366757B2/en
Application granted granted Critical
Publication of FR3054920B1 publication Critical patent/FR3054920B1/fr
Priority to US16/441,378 priority patent/US10930351B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Dispositif de mémoire non volatile, comprenant au moins une cellule-mémoire (CEL) comprenant un transistor de sélection (TRS) comportant une grille de sélection isolée (SG) enterrée dans une région semiconductrice de substrat (SB1, SB2), une région semiconductrice de source (S) contactant une partie inférieure (31) de ladite grille de sélection isolée enterrée, un transistor d'état (TR) comportant une grille flottante (FG) possédant au moins une partie isolée (10) enterrée dans ladite région de substrat au dessus d'une partie supérieure (30) de la grille de sélection isolée enterrée, une région semiconductrice de drain (D1, D2) et une grille de commande (CG) isolée de la grille flottante et située en partie au-dessus de la grille flottante, les régions de source (S), de drain (D1, D2) et de substrat (SB1, SB2) ainsi que la grille de commande (CG) étant individuellement polarisables.

Description

® RÉPUBLIQUE FRANÇAISE
INSTITUT NATIONAL DE LA PROPRIÉTÉ INDUSTRIELLE © N° de publication :
(à n’utiliser que pour les commandes de reproduction) (© N° d’enregistrement national
054 920
57586
COURBEVOIE ©IntCI8: G 11 C 7/00 (2017.01)
DEMANDE DE BREVET D'INVENTION
A1
©) Date de dépôt : 05.08.16. © Demandeur(s) : STMICROELECTRONICS (ROUS-
(30) Priorité : SET) SAS Société par actions simplifiée — FR.
@ Inventeur(s) : DELALLEAU JULIEN.
(© Date de mise à la disposition du public de la
demande : 09.02.18 Bulletin 18/06.
(© Liste des documents cités dans le rapport de
recherche préliminaire : Se reporter à la fin du
présent fascicule
(© Références à d’autres documents nationaux @ Titulaire(s) : STMICROELECTRONICS (ROUSSET)
apparentés : SAS Société par actions simplifiée.
©) Demande(s) d’extension : © Mandataire(s) : CASALONGA & ASSOCIES.
104/ DISPOSITIF COMPACT DE MEMOIRE NON VOLATILE.
FR 3 054 920 - A1
Dispositif de mémoire non volatile, comprenant au moins une cellule-mémoire (CEL) comprenant un transistor de sélection (TRS) comportant une grille de sélection isolée (SG) enterrée dans une région semiconductrice de substrat (SB1, SB2), une région semiconductrice de source (S) contactant une partie inférieure (31 ) de ladite grille de sélection isolée enterrée, un transistor d'état (TR) comportant une grille flottante (FG) possédant au moins une partie isolée (10) enterrée dans ladite région de substrat au dessus d'une partie supérieure (30) de la grille de sélection isolée enterrée, une région semiconductrice de drain (D1, D2) et une grille de commande (CG) isolée de la grille flottante et située en partie au-dessus de la grille flottante, les régions de source (S), de drain (D1, D2) et de substrat (SB1, SB2) ainsi que la grille de commande (CG) étant individuellement polarisables.
CEL ;
Figure FR3054920A1_D0001
Figure FR3054920A1_D0002
D ispositif compact de mémoire non volatile
Des modes de réalisation de l’invention concernent les mémoires non volatiles.
Il existe aujourd’hui un besoin constant de réduction de la taille des cellules-mémoire.
Ainsi, selon un mode de réalisation, il est proposé une cellulemémoire particulièrement compacte présentant un encombrement sur silicium sensiblement équivalente à une empreinte d’un transistor.
Selon un aspect, il est proposé un dispositif de mémoire non volatile, comprenant au moins une cellule-mémoire comprenant un transistor de sélection comportant une grille de sélection isolée enterrée dans une région semi-conductrice de substrat, une région semiconductrice de source contactant une partie inférieure de ladite grille de sélection isolée enterrée, un transistor d’état comportant une grille flottante possédant au moins une partie isolée et enterrée dans ladite région de substrat audessus d’une partie supérieure de la grille de sélection isolée et enterrée, une région semiconductrice de drain, et une grille de commande isolée de la grille flottante et située en partie au-dessus de la grille flottante, les régions de source, de drain et de substrat ainsi que la grille de commande étant individuellement polarisables.
Ainsi, dans cette cellule-mémoire, le transistor de sélection est un transistor enterré et le transistor d’état est au moins en partie enterré avec les grilles de sélection, flottante et de commande empilées les unes sur les autres, ce qui permet de réduire l’encombrement surfacique sur silicium d’une telle cellule-mémoire.
Une telle cellule mémoire est avantageusement effaçable par effet Fowler-Nordheim et programmable par injection de porteurs chauds côté source, phénomène connu par l’homme du métier sous l’acronyme anglosaxon SSI (« Source Side Injection »).
En variante, la grille flottante peut être totalement enterrée dans le substrat.
Selon encore une autre variante possible, la grille flottante peut comporter deux blocs isolés, séparés par une première partie de la grille de commande s’étendant jusqu’au voisinage de la grille de sélection isolée enterrée, et surmontés par une deuxième partie de la grille de commande.
En général, et notamment dans le cadre d’une incorporation de la cellule-mémoire au sein d’un plan-mémoire comportant une matrice de cellules-mémoire, la région de substrat peut comporter deux zones de substrat individuellement polarisables et situées de part et d’autre de la grille de sélection enterrée et de ladite au moins une partie enterrée de la grille flottante.
De même, la région de drain peut comporter deux zones de drain individuellement polarisables et situées de part et d’autre de ladite au moins une partie enterrée de la grille flottante.
Selon un mode de réalisation, le dispositif de mémoire comprend un plan mémoire comportant plusieurs cellules-mémoire arrangées matriciellement selon des premières lignes parallèles à une première direction et des deuxièmes lignes parallèles à une deuxième direction.
Les grilles de commande de toutes les cellules d’une même première ligne sont alors polarisables par une première métallisation.
Les zones de drain de toutes les cellules-mémoire d’une même première ligne sont polarisables par une deuxième métallisation, par exemple une ligne de bits, et deux cellules-mémoire adjacentes d’une même première ligne partagent une zone de drain commune.
Les grilles de sélection de toutes les cellules d’une même deuxième ligne sont polarisables par une troisième métallisation, par exemple une ligne de mots, et deux cellules-mémoire adjacentes d’une même première ligne partagent une zone de substrat commune.
Toutes les zones de substrat communes d’une même deuxième ligne sont alors polarisables par une quatrième métallisation, par exemple parallèle à la ligne de mots.
Enfin, les régions de source de toutes les cellules-mémoire du plan-mémoire sont polarisables simultanément, en général par l’intermédiaire de plusieurs zones de contact afin de minimiser la résistance d’accès aux régions de source.
Selon un autre aspect, il est proposé un procédé d’effacement d’une cellule-mémoire d’un dispositif de mémoire tel que défini ciavant comprenant une application d’une différence de potentiel d’effacement, supérieure à un seuil d’effacement, entre la grille de commande et la région de substrat, la tension présente sur la grille de sélection enterrée étant adaptée pour éviter un claquage du matériau isolant destiné à isoler la grille de sélection enterrée de la région de substrat. Ceci peut être obtenu en laissant flottant le potentiel de la grille de sélection ou bien par application d’une première tension sur la grille de sélection enterrée adaptée pour éviter ledit claquage du matériau isolant destiné à isoler la grille de sélection enterrée de la région de substrat.
Dans un tel procédé d’effacement, on peut en outre par exemple laisser flottant le potentiel de la région de drain et laisser flottant le potentiel de la région de source ou bien lui appliquer une tension nulle.
Dans le cas où la région de substrat comporte deux zones de substrat et la région de drain comporte deux zones de drain, on peut appliquer la différence de potentiel d’effacement, supérieure au seuil d’effacement, entre la grille de commande et l’une au moins des deux zones de substrat tout en laissant flottant le potentiel de la grille de sélection ou en lui appliquant ladite première tension sur la grille de sélection enterrée qui est adaptée pour éviter un claquage du matériau isolant destiné à isoler la grille de sélection enterrée de la région de substrat.
Par ailleurs, on peut laisser flottant le potentiel des deux zones de drain tout en laissant flottant le potentiel de la région de source ou bien en lui appliquant une tension nulle.
Une autre variante est possible pour procéder à l’effacement d’une cellule-mémoire d’un tel dispositif de mémoire. Selon cette autre variante, on peut appliquer une deuxième tension sur la grille de commande et appliquer une troisième tension sur la grille de sélection de façon à générer une différence de potentiel d’effacement, supérieure à un seuil d’effacement, entre la grille de commande et la grille de sélection.
Le potentiel et la région de substrat peuvent être laissés flottants ou bien la région de substrat peut être polarisée avec une tension nulle.
La troisième tension, appliquée sur la grille de sélection, est la encore adaptée pour éviter un claquage du matériau isolant destiné à isoler la grille de sélection enterrée de la région de substrat.
En d’autres termes, selon cette autre variante, la différence de potentiel d’effacement est appliquée entre la grille de commande et la grille de sélection alors que dans la variante d’effacement précédente, la différence de potentiel d’effacement était appliquée entre la grille de commande et la région de substrat.
Là encore, selon cette autre variante, on peut laisser flottant le potentiel de la région de drain, et on laisse flottant le potentiel de la région de source ou bien on lui applique une tension nulle.
Selon un autre aspect, il est proposé un procédé de programmation d’une cellule-mémoire d’un dispositif de mémoire tel que défini ci-avant, comprenant une application d’une différence de potentiel de programmation, supérieure à un seuil de programmation (en général inférieure au seuil d’effacement) entre la grille de commande et la région de substrat, et une application d’une quatrième tension sur la grille de sélection enterrée, adaptée pour rendre passant le transistor de sélection.
On applique par ailleurs avantageusement une tension de programmation sur la région de drain et une tension nulle sur la région de source. Lorsque la région de drain comporte deux zones de drain on peut appliquer la tension de programmation sur l’une des deux zones de drain ou sur les deux.
Selon encore un autre aspect, il est proposé un procédé de lecture d’une cellule-mémoire d’un dispositif de mémoire tel que défini ci-avant, comprenant une application d’une tension de commande de lecture sur la grille de commande, une application d’une cinquième tension sur la grille de sélection de façon à rendre passant le transistor de sélection et une application d’une tension de lecture sur la région de drain, la région de source et la région de substrat étant reliées à une tension nulle (la masse par exemple).
Lorsqu’on utilise, dans le cadre de l’effacement d’un planmémoire du dispositif, la variante d’effacement prévoyant l’application de la différence de potentiel d’effacement entre la grille de commande et la région de substrat, on peut alors effacer deux cellules-mémoire adjacentes appartenant à une même première ligne du dispositif de mémoire, en appliquant ladite différence de potentiel d’effacement entre les grilles de commande de toutes les cellulesmémoire de ladite première ligne et la zone de substrat commune à ces deux cellules-mémoire adjacentes.
Par contre, lorsqu’on utilise la variante d’effacement prévoyant l’application de la différence de potentiel d’effacement entre la grille de commande et la grille de sélection, on peut effacer une cellulemémoire à la fois du dispositif de mémoire en appliquant la deuxième tension sur la grille de commande et la troisième tension sur la grille de sélection de la cellule-mémoire de façon à générer la différence de potentiel d’effacement entre la grille de commande et la grille de sélection de cette cellule-mémoire uniquement.
On peut également programmer une cellule-mémoire d’un planmémoire du dispositif de mémoire tel que défini ci-avant en appliquant le procédé de programmation tel que défini ci-avant en appliquant la différence de potentiel de programmation entre la grille de commande et la région de substrat de cette cellule-mémoire tout en rendant passant le transistor de sélection de cette cellule-mémoire.
On peut également lire une cellule-mémoire du plan-mémoire du dispositif de mémoire tel que défini ci-avant en appliquant le procédé de lecture tel que défini ci-avant en appliquant la tension de commande de lecture sur la grille de commande de cette cellule3054920 mémoire tout en rendant passant uniquement le transistor de sélection de cette cellule-mémoire.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
-les figures 1 à 22 ont trait, schématiquement, à différents aspects de l’invention.
Sur la figure 1, la référence CEL désigne une cellule-mémoire non volatile comprenant un transistor de sélection TRS et un transistor d’état TR.
Le transistor de sélection est ici un transistor vertical enterré comportant une grille de sélection isolée SG enterrée au sein d’une région de substrat.
Le transistor d’état TR comporte une grille flottante FG, possédant, dans ce mode de réalisation, une partie 10 enterrée dans la région de substrat et une partie 11 saillant au-dessus de la région de substrat.
Le transistor d’état TR comporte par ailleurs une grille de commande CG isolée de la grille flottante FG, et plus particulièrement ici de la partie supérieure saillante 11 de cette grille flottante, par un matériau isolant OX1, par exemple un oxyde de grille tel que du dioxyde de silicium, sans que cet exemple ne soit limitatif.
La cellule-mémoire CEL comporte par ailleurs dans la région de substrat, une région de drain et une région de source S.
La grille de sélection enterrée SG est électriquement isolée de la région de substrat et de la région de source S par un matériau isolant OX3 qui peut être du type oxyde de grille comme par exemple du dioxyde de silicium.
De ce fait, la région de source S est au contact de la partie inférieure isolée 31 de la grille de sélection SG.
La partie enterrée 10 de la grille flottante FG est quant à elle électriquement isolée de la partie supérieure 30 de la grille de sélection SG par un matériau isolant 0X2 qui peut être là encore du type oxyde de grille comme par exemple du dioxyde de silicium.
Enfin, la partie enterrée 10 de la grille flottante est électriquement isolée de la région de substrat et de la région de drain par un matériau isolant OX4 qui peut être là encore du type oxyde de grille comme par exemple du dioxyde de silicium.
L’épaisseur du matériau isolant 0X2 est au moins égale, et de préférence supérieure, à l’épaisseur des autres matériaux isolants 0X1, 0X3 et 0X4 de façon à générer un bon champ électrique entre la grille de sélection et la grille flottante lors de la programmation de la cellule.
Bien que la région de substrat et la région de drain puissent entourer complètement la grille de sélection enterrée et la partie enterrée de la grille flottante, ces deux régions comportent généralement, notamment dans une optique d’intégration au sein d’un plan-mémoire comportant une matrice de cellules-mémoire, deux zones de substrat SB1 et SB2 et deux zones de drain DI et D2 disposées de part et d’autre de la grille de sélection enterrée SG et de la partie enterrée 10 de la grille flottante.
Enfin, le transistor TR comporte de façon classique des espaceurs isolants ESP sur les flancs de la partie saillante 11 de la grille flottante et sur les flancs de la grille de commande CG.
Dans l’exemple illustré ici, les deux zones de drain DI et D2 viennent au contact de la partie enterrée isolée de la grille flottante. Cela étant, ces deux zones de drain pourraient être également à distance de cette partie enterrée de grille flottante.
Par ailleurs, comme on le verra plus en détails ci-après, la grille de commande CG, chacune des zones de drain DI et D2, chacune des zones de substrat SB1 et SB2, la grille de sélection SG et la région de source S sont individuellement polarisables par des lignes électriquement conductrices, telles que des métallisations.
En d’autres termes, on peut les polariser de façon individuelle par des tensions qui peuvent être différentes ou identiques pour certaines au moins d’entre elles.
A cet égard comme il est classique dans ce domaine, des zones siliciurées (non représentées sur cette figure à des fins de simplifications) sont prévues pour permettre des prise de contact par des contacts électriquement conducteurs qui vont relier ces zones siliciurées auxdites métallisations.
A titre d’exemples, les zones de substrat SB1 et SB2 peuvent être de type de conductivité P tandis que la région de source et les zones de drain DI et D2 peuvent être de type de conductivité N.
Par ailleurs, l’épaisseur des différents matériaux isolants dépend de la technologie utilisée et peut être par exemple de l’ordre de la centaine d’Angstrôms.
Cela étant, comme on le verra plus en détail ci-après, l’épaisseur du matériau isolant OX3 est avantageusement choisie en fonction des tensions qui seront appliquées sur la grille de sélection SG dans certains cas, de façon à éviter un claquage de ce matériau isolant 0X3.
On notera que le transistor de sélection TRS comporte une région de source S mais pas de région de drain proprement dite tandis que le transistor d’état TR comporte une région de drain DI et D2 mais pas de région de source proprement dite.
Cela étant, comme il est d’usage dans ce domaine technique, et par abus de langage couramment utilisé par l’homme du métier, on utilise néanmoins le terme « transistor » pour désigner le transistor de sélection TRS et le transistor d’état TR malgré l’absence de région de drain pour l’un et de région de source pour l’autre.
On se réfère maintenant aux figures 2 à 5 pour décrire différents procédés d’effacement, de programmation et de lecture d’une cellule-mémoire telle que celle illustrée sur la figure 1.
Comme on va le voir plus en détail, un telle cellule-mémoire est effaçable par effet Fowler-Nordheim, c’est-à-dire que l’effacement comporte l’extraction des charges électriques contenues dans la grille flottante du transistor par effet tunnel, tandis que la cellule-mémoire est programmable par injection de porteurs côté source (SSI : Source Side Injection).
On se réfère maintenant plus particulièrement à la figure 2 pour illustrer un premier mode d’effacement de la cellule-mémoire CEL de la figure 1.
On applique ici une différence de potentiel d’effacement supérieure à un seul d’effacement entre la grille de commande CG et l’une des zones de substrat, par exemple la zone de substrat SB2. A titre d’exemple, un seuil d’effacement est par exemple de l’ordre de 14 volts.
La différence de potentiel d’effacement est ici prise égale à 20 volts, ce qui est supérieur au seuil d’effacement.
Cette différence de potentiel d’effacement est obtenue en appliquant par exemple une tension de -10 volts sur la grille de commande CG et une tension de +10 volts sur la zone de substrat SB2. L’autre zone de substrat SB1 peut être par exemple mise à la masse. On peut appliquer sur la grille de sélection SG une première tension nulle voire une première tension de quelques volts ou encore laisser le potentiel de cette grille de sélection flottant.
En tout état de cause, la tension présente sur cette grille de sélection doit être adaptée pour éviter un claquage du matériau isolant OX3. Dans l’exemple décrit ici, un matériau OX3 ayant une épaisseur de 90 Angstrôms permet de supporter une différence de potentiel de l’ordre de 10 volts entre la grille de sélection SG et la zone de substrat SB2.
Les deux zones de drain DI et D2 peuvent être laissées flottantes.
En ce qui concerne la région de source, on peut par exemple soit lui appliquer une tension nulle (en la reliant à la masse par exemple), ou bien la laisser flottante.
On se réfère maintenant plus particulièrement à la figure 3 pour illustrer un deuxième mode d’effacement de la cellule-mémoire CEL.
Dans cette variante, on applique la différence de potentiel d’effacement entre la grille de commande CG et la grille de sélection SG. Plus particulièrement, on applique une deuxième tension sur la grille de commande CG (par exemple une tension égale à -10 volts) et ίο une troisième tension sur la grille de sélection, par exemple une troisième tension égale à +10 volts.
Par ailleurs, le potentiel des deux zones de substrat SB1 et SB2, c’est-à-dire le potentiel de la région de substrat, est laissé flottant. En variante, les deux zones de substrat SB1 et SB2 peuvent être reliées à la masse (0 volt).
Bien entendu, là encore, la troisième tension appliquée sur la grille de sélection SG est choisie pour éviter un claquage du matériau isolant OX3 compte tenu de la différence de potentiel entre la grille de sélection SG et les zones de substrat SB1 et SB2.
On peut laisser flottant le potentiel de la région de drain DI et D2. On peut également laisser flottant le potentiel de la région de source ou bien lui appliquer une tension nulle.
Comme on le verra plus en détail ci-après, ce mode d’effacement permet d’effacer individuellement une cellule d’un planmémoire tandis que le mode d’effacement qui a été décrit en relation avec la figure 2 conduit à l’effacement simultané de deux cellulesmémoire adjacentes ayant une zone de substrat commune.
On se réfère maintenant plus particulièrement à la figure 4 pour illustrer un mode de programmation de la cellule CEL.
Pour effectuer une telle programmation, on applique une différence de potentiel de programmation supérieure à un seuil de programmation qui est généralement inférieur au seuil d’effacement. A titre indicatif, un seuil de programmation est de l’ordre de 7 volts. Le seuil de programmation est la valeur de tension à partir de laquelle la programmation s’effectue dans une durée acceptable compte tenu de l’application envisagée.
Dans l’exemple décrit ici, on applique une tension de +10 volts sur la grille de commande CG tandis qu’on applique une tension nulle sur les deux zones de substrats SB1 et SB2. Cette différence de potentiel de programmation de +10 volts est donc bien supérieure au seuil de programmation.
Par ailleurs, on applique une quatrième tension sur la grille de sélection enterrée, ici 1,5 volts, adaptée pour rendre passant le transistor de sélection.
En ce qui concerne les zones de drains DI et D2 on applique sur les deux ou au moins sur l’une des deux une tension de programmation, par exemple comprise entre 3 et 5 volts, par exemple de l’ordre de 4 volts, de façon à obtenir un courant de drain suffisant tandis qu’on applique une tension nulle sur la région de source S.
La programmation se fait ici par le phénomène SSI (« Source Side Injection »).
Plus précisément une différence de potentiel est créée le long du canal grâce l’espacement, par l’oxyde OX2, de la grille flottante et la grille de sélection, ainsi que, par la différence de potentiels de ces deux grilles. Le potentiel de la grille flottante est suffisamment supérieur à celui de la grille de sélection.
Ainsi un champ électrique vertical est généré dans la zone de canal qui sépare ces deux grilles.
Les électrons venant de la source quand le transistor de sélection est passant sont accélérés par ce champ électrique, gagnent en énergie cinétique et ont une probabilité élevé d’avoir une énergie supérieure à la barrière de potentiel de l’oxyde tunnel et une probabilité élevée d’être attirés vers la grille flottante une fois qu’ils sont dans le canal du transistor d’état (grâce à la différence de potentiel horizontale entre le canal et la grille flottante).
Pour que les électrons circulent en quantité suffisante dans le canal, il est avantageux de mettre un potentiel de drain relativement important, ici entre 3 volts et 5 volts.
On se réfère maintenant plus particulièrement à la figure 5 pour illustrer un mode de lecture de la cellule-mémoire CEL.
Pour lire la cellule CEL, on applique une tension de commande de lecture sur la grille de commande CG, par exemple +5 volts, tandis qu’on applique une cinquième tension sur la grille de sélection SG, par exemple +3 volts, de façon à rendre passant le transistor de sélection.
On applique par ailleurs une tension de lecture sur l’une des deux zones de drain DI et D2, par exemple +1 volt, la région de source S et les deux zones de substrat SB1 et SB2 étant reliées à une tension nulle (la masse par exemple).
On se réfère maintenant plus particulièrement à la figure 6 pour décrire un exemple de réalisation d’un dispositif de mémoire non volatile comportant un plan-mémoire PM de cellules-mémoire CEL du type de celles qui viennent d’être décrites.
Le plan-mémoire PM comporte plusieurs cellules-mémoire CELij arrangées matriciellement selon des premières lignes parallèles à une première direction DR1 et des deuxièmes lignes parallèles à une deuxième direction DR2.
Les grilles de commande CGmj, CGîj, CGi+ij de toutes les cellules d’une même première ligne d’indice j sont polarisables par une première métallisation CGLj.
Les zones de drain Dmj-i, Dmj, Dij+i, Di+ij+2 de toutes les cellules CELmj, CELij, CELi+ij sont polarisables par une deuxième métallisation BLj (ou ligne de bits).
Par ailleurs, deux cellules-mémoire adjacentes CELij et CELi+ij d’une même première ligne d’indice j partagent une zone de drain commune Di,i+1.
Les grilles de sélection SGij, SGij+i, ... de toutes les cellules CELij, CELij + i, ... d’une même deuxième ligne d’indice i sont polarisables par une troisième métallisation WLi (ou ligne de mots).
Par ailleurs, deux cellules-mémoire adjacentes CELij et CELi+ij d’une même première ligne d’indice j partagent une zone de substrat commune SBij+i et toutes ces zones de substrat communes d’une même deuxième ligne d’indice i sont polarisables par une quatrième métallisation SBLij+1.
Enfin, les régions de source S de toutes les cellules-mémoire du plan-mémoire sont polarisables simultanément, de préférence au moyen de plusieurs contacts afin de limiter la résistance d’accès plan de source.
On se réfère maintenant plus particulièrement aux figures 7 à 10 pour illustrer des modes d’effacement, de programmation et de lecture mis en œuvre dans le plan-mémoire PM illustré sur la figure 6.
Sur la figure 7, on applique une tension de -10 volts sur la ligne CGLj et une tension nulle sur les autres lignes CGL d’indices différents de j.
Par ailleurs, puisque les zones de substrat communes sont individuellement polarisables, on applique une tension de +10 volts sur la zone de substrat commune SBij+i et une tension nulle sur les autres zones de substrat communes SBmj, SBi+i, i+2 par l’intermédiaire des métallisations correspondantes SBL{j+i, SBLi.i i et SBLi+i i+2. On applique par ailleurs une tension nulle sur toutes les grilles de sélection de toutes les cellules-mémoire du plan-mémoire et on fait de même pour les régions de source tandis qu’on laisse flottantes les zones de drain Di.2,i-i, Dmj, Dij+i, Di+ij+2....
De ce fait, on applique une différence de potentiel d’effacement supérieure au seuil d’effacement entre la grille de commande CGij de la cellule-mémoire CELij et la zone de substrat commune SBij+i, et entre la grille de commande CGi+ij de la cellulemémoire adjacente CELi+ij et cette même zone de substrat commune SBi,i+i.
Ainsi, on efface simultanément les deux cellules adjacentes CELij et CELi+ij de la première ligne d’indice j.
Dans le mode d’effacement illustré sur la figure 8, on applique sur les grilles de commande couplées à la grille CGLj la tension de -10 volts et une tension nulle appliquée sur les grilles de commande reliées aux métallisations CGL ayant un indice différent de j tandis qu’on applique une tension nulle sur toutes les grilles de sélection de toutes les cellules-mémoire sauf sur la grille de sélection SGij de la cellule-mémoire CELij sur laquelle on applique la tension +10 volts à l’aide de la ligne de mots WLi.
Les sources sont là encore portées au potentiel nul et les zones de drain sont laissées flottantes.
De ce fait, puisque une tension nulle est appliquée sur les grilles de commande reliées aux autres métallisations CGL différentes de la métallisation CGLj, on applique la différence de potentiel d’effacement de +20 volts uniquement entre la grille de commande CGij et la grille de sélection SGij de la cellule CELij ce qui permet d’effacer uniquement cette cellule-mémoire.
Sur la figure 9, on illustre un mode de programmation de la cellule-mémoire CELi,j du plan-mémoire PM.
A cet égard, on applique la tension +10 volts sur les grilles de commande reliées à la ligne CGLj et la tension nulle sur les autres grilles de commande reliées aux lignes CGL ayant un indice différent de j.
On applique une tension nulle sur toutes les zones de substrat ainsi que sur les zones de source.
Par ailleurs, on applique une tension de 1,5 volts sur les grilles de sélection de toutes les cellules-mémoire connectées à la ligne de mots WLi tandis qu’on applique une tension de 4 volts par exemple sur les zones de drain reliées à la ligne de bits BLj.
De ce fait, seule la cellule-mémoire CELij présente à la fois son transistor de sélection passant et une différence de potentiel de + 10 volts entre sa grille de commande et ces zones de substrat, ce qui permet sa programmation.
Le même raisonnement s’applique pour le mode de lecture illustré sur la figure 10 avec des valeurs de tension différentes, à savoir +5 volts sur les grilles de commande reliées à la ligne CGLj, volt sur les grilles de commande reliées aux autres lignes
CGL, volt sur les zones de drain reliées à la ligne de bits BLj, volt sur les zones de substrat, volt sur les zones de source et volts sur les grilles de sélection des cellules connectées à la ligne de mots WLi.
Ainsi, seule la cellule CELij est lue.
On se réfère maintenant plus particulièrement aux figures 11 à 20 pour décrire très schématiquement certaines étapes d’un procédé de fabrication d’un dispositif de mémoire tel que décrit ci-avant et qui vont permettre d’illustrer une façon de prendre le contact sur les grilles de sélection, les zones de substrat et les régions de source.
Sur chacune des figures 11 à 20, la partie gauche montre une vue en coupe partielle, la deuxième direction DR2 étant perpendiculaire au plan de cette partie gauche, tandis que la partie droite de la figure montre une vue en coupe selon la ligne AA de la partie gauche de la figure, la deuxième direction DR2 étant cette fois ci parallèle au plan de cette partie droite.
Sur la figure 11, la référence 11 désigne un substrat dans lequel, de façon classique et connue en soi, on définit une tranchée TCH à l’aide d’un masque dur HM.
Après gravure de cette tranchée TCH, la région 110 représente schématiquement la future région de source tandis que les zones 111, situées de part et d’autre de la tranchée TCH, vont former les futures zones de substrat.
Comme on le verra plus en détail ci-après, la tranchée TCH est destinée à recevoir les grilles de sélection enterrées de plusieurs cellules-mémoires ainsi que les parties enterrées des grilles flottantes de plusieurs cellules-mémoires.
Puis, comme illustré sur la figure 12, on procède, après avoir formé par exemple une couche de dioxyde de silicium 13 (qui formera le futur oxyde OX3 isolant la grille du transistor de sélection de la région de substrat), à un dépôt classique d’une première couche de polysilicium 12 remplissant notamment la tranchée TCH.
Puis, comme illustré sur la figure 13, on procède, à l’aide d’un autre masque dur HM, à une gravure partielle du polysilicium 12 de façon à obtenir une région résiduelle de polysilicium 120.
Comme on le verra plus en détail ci-après, cette région de polysilicium 120 va former des futures grilles de sélection enterrées.
A des fins de simplification de la figure on n’a pas représenté les portions d’oxyde 13 recouvrant les zones 111 au dessus de la région 120. Mais de toutes façons ces portions d’oxyde 13 non représentées seront recouvertes à l’étape suivante par une autre couche de dioxyde de silicium.
En effet, comme illustré sur la figure 14, on procède, de façon classique et connue en soi à une croissance de dioxyde de silicium 14 sur la structure de la figure 13. Cette croissance sur du polysilicium fortement dopé va permettre d’obtenir le futur oxyde OX2 avec une épaisseur plus importante.
On procède ensuite, comme illustré sur la figure 15, à un dépôt d’une deuxième couche de polysilicium 15 sur la couche d’oxyde 14.
Puis, comme illustré sur la figure 16, on procède à une gravure partielle de la couche 15 de polysilicium à l’aide d’un autre masque dur HM de façon à définir deux tranchées TCH1 et TCH2 séparant des blocs de polysilicium 150.
Puis, on dépose sur la structure de la figure 16 une couche d’un matériau isolant 17, par exemple un empilement de dioxyde de silicium, de nitrure de silicium et de dioxyde de silicium, connu par l’homme du métier sous l’acronyme « ONO ».
Puis, sur la figure 18, on procède à un dépôt d’une troisième couche de polysilicium 18 recouvrant le matériau isolant 17.
Puis, comme illustré sur la figure 19, on procède à une nouvelle gravure à l’aide d’un autre masque dur HM de façon à délimiter les grilles flottantes et les grilles de commande.
Sur la partie droite de la figure, les références 1510 et 1520 représentent deux grilles flottantes de deux cellules adjacentes tandis que la référence 80 représente les grilles de commande de ces deux cellules adjacentes.
Sur la partie gauche de la figure, on voit que la partie gravée 151 du polysilicium comporte bien une partie enterrée formant la partie enterrée d’une grille flottante et une partie saillante au-dessus des zones de substrat 111.
Il convient de noter que sur ces figures, on n’a volontairement pas représenté à des fins de simplification des zones d’isolation permettant d’isoler notamment les deux grilles de commande des deux cellules adjacentes.
Le matériau 14 correspond au matériau isolant OX2 de la figure 1 tandis que le matériau 17 correspond notamment à l’oxyde OX1 de la figure 1 tandis que le matériau 13 correspond à l’oxyde 0X3 de la figure 1.
La surface supérieure 1201 de la marche 1200 illustrée à droite de la partie droite de la figure 19 permet, comme illustré sur la figure 20, une prise de contact sur les grilles de sélection des cellules de cette ligne, prise de contact qui sera reliée à la ligne de mots WL.
Par ailleurs, comme illustré sur la figure 20, la prise de contact CS permettant de contacter les régions de source 110 est obtenue à l’aide d’un puits 1100 isolé latéralement de la marche 1200 par une région isolante RIS.
De même, les zones de substrat 111 seront contactées d’une façon analogue à ce qui est décrit pour la région de source, à l’aide d’autres puits de polysilicium, non représentés sur la figure 20 pour des raisons de simplification.
L’invention n’est pas limitée aux modes de réalisation et de mise en œuvre qui viennent d’être décrits mais en embrasse toutes les variantes.
Ainsi, comme illustré sur la figure 21, il est possible de prévoir une cellule-mémoire CEL ayant une grille flottante FG1 totalement enterrée dans le substrat au-dessus de la grille de sélection enterrée SGI.
De ce fait, la grille de commande CGI de cette cellule-mémoire ne nécessite qu’un seul niveau de polysilicium au-dessus du substrat.
Il est également possible, comme illustré sur la figure 22, de prévoir une cellule-mémoire CEL dont la grille flottante comporte deux blocs isolés FG20 et FG21 séparés par une première partie 201 de la grille de commande CG2, cette première partie 201 s’étendant jusqu’au voisinage de la grille de sélection isolée enterrée SG2.
Un matériau isolant, par exemple un oxyde de grille, 0X5 isole électriquement les deux blocs FG20 et FG21 de la première partie 201 de la grille de commande CG2
Par ailleurs, la grille de commande CG2 comporte une 5 deuxième partie 200 isolée des deux blocs FG20 et FG21 de la grille flottante et surmontant ces deux blocs.
Une telle cellule permet avantageusement un stockage de deux bits par cellule.
Il serait également possible d’avoir une combinaison des modes 10 de réalisation des figures 21 et 22, c’est-à-dire d’avoir une grille flottante en deux blocs totalement enterrés dans le substrat et séparés par la première partie 201 de la grille de commande, la deuxième partie 200 de la grille de commande étant alors formée par un seul niveau de polysilicium au dessus du substrat.

Claims (20)

  1. REVENDICATIONS
    1. Dispositif de mémoire non volatile, comprenant au moins une cellule-mémoire (CEL) comprenant un transistor de sélection (TRS) comportant une grille de sélection isolée (SG) enterrée dans une région semiconductrice de substrat (SB1, SB2), une région semiconductrice de source (S) contactant une partie inférieure (31) de ladite grille de sélection isolée enterrée, un transistor d’état (TR) comportant une grille flottante (FG) possédant au moins une partie isolée (10) enterrée dans ladite région de substrat au dessus d’une partie supérieure (30) de la grille de sélection isolée enterrée, une région semiconductrice de drain (Dl, D2) et une grille de commande (CG) isolée de la grille flottante et située en partie au-dessus de la grille flottante, les régions de source (S), de drain (Dl, D2) et de substrat (SB1, SB2) ainsi que la grille de commande (CG) étant individuellement polarisables.
  2. 2. Dispositif selon la revendication 1, dans lequel la cellulemémoire (CEL) est effaçable par effet Fowler-Nordheim et programmable par injection de porteurs côté source.
  3. 3. Dispositif selon l’une des revendications précédentes, dans lequel la grille flottante (FG1) est totalement enterrée dans le substrat.
  4. 4. Dispositif selon l’une des revendications précédentes, dans lequel la grille flottante comporte deux blocs isolés (FG21, FG22) séparés par une première partie (201) de la grille de commande (CG2) s’étendant jusqu’au voisinage de la grille de sélection isolée enterrée et surmontés par une deuxième partie (200) de la grille de commande.
  5. 5. Dispositif selon l’une des revendications précédentes, dans lequel la région de substrat comporte deux zones de substrat (SB1, SB2) individuellement polarisables et situées de part et d’autre de la grille de sélection enterrée et de ladite au moins une partie enterrée de la grille flottante.
  6. 6. Dispositif selon l’une des revendications précédentes, dans lequel la région de drain comporte deux zones de drain (Dl, D2) individuellement polarisables et situées de part et d’autre de ladite au moins une partie enterrée de la grille flottante.
  7. 7. Dispositif selon les revendications 5 et 6, comprenant un plan-mémoire (PM) comportant plusieurs cellules-mémoires (CELij) arrangées matriciellement selon des premières lignes parallèles à une première direction (DR1) et des deuxièmes lignes parallèles à une deuxième direction (DR2), les grilles de commande (CGij) de toutes les cellules d’une même première ligne sont polarisables par une première métallisation (CGLj), les zones de drain de toutes les cellules d’une même première ligne sont polarisables par une deuxième métallisation (BLj), et deux cellules-mémoires adjacentes (CELij, CELi+ij) d’une même première ligne partagent une zone de drain commune, les grilles de sélection (SGij)de toutes les cellules d’une même deuxième ligne sont polarisables par une troisième métallisation (WLi), deux cellules-mémoires adjacentes d’une même première ligne partageant une zone de substrat commune et toutes les zones de substrat communes d’une même deuxième ligne sont polarisables par une quatrième métallisation (SBLii+i), et les régions de source de toutes les cellules-mémoires du plan mémoire sont polarisables simultanément.
  8. 8. Procédé d’effacement d’une cellule mémoire du dispositif de mémoire selon l’une des revendications 1 à 4, comprenant une application d’une différence de potentiel d’effacement, supérieure à un seuil d’effacement, entre la grille de commande (CG) et la région de substrat (SB2), la tension présente sur la grille de sélection enterrée (SG) étant adaptée pour éviter un claquage du matériau isolant (OX3) destiné à isoler la grille de sélection enterrée de la région de substrat.
  9. 9. Procédé selon la revendication 8, dans lequel on laisse flottant le potentiel de la région de drain (Dl, D2) et on laisse flottant le potentiel de la région de source (S) ou bien on lui applique une tension nulle.
  10. 10. Procédé d’effacement d’une cellule mémoire du dispositif de mémoire selon les revendications 5 et 6, comprenant une application d’une différence de potentiel d’effacement, supérieure à un seuil d’effacement, entre la grille de commande (CG) et l’une au moins des deux zones de substrat (SB2), la tension sur la grille de sélection enterrée (SG) étant adaptée pour éviter un claquage du matériau isolant (OX3) destiné à isoler la grille de sélection enterrée de la région de substrat.
  11. 11. Procédé selon la revendication 10, dans lequel on laisse flottant le potentiel des deux zones de drain (Dl, D2) et on laisse flottant le potentiel de la région de source ou bien on lui applique une tension nulle.
  12. 12. Procédé d’effacement d’une cellule mémoire du dispositif de mémoire selon l’une des revendications 1 à 6, comprenant une application d’une deuxième tension sur la grille de commande (CG) et une application d’une troisième tension sur la grille de sélection (SG) de façon à générer une différence de potentiel d’effacement, supérieure à un seuil d’effacement, entre la grille de commande et la grille de sélection, le potentiel de la région de substrat (SB1, SB2) étant laissé flottant ou la région de substrat étant polarisée avec une tension nulle, la troisième tension étant adaptée pour éviter un claquage du matériau isolant destiné à isoler la grille de sélection enterrée de la région de substrat.
  13. 13. Procédé selon la revendication 12, dans lequel on laisse flottant le potentiel de la région de drain (Dl, D2) et on laisse flottant le potentiel de la région de source ou bien on lui applique une tension nulle.
  14. 14. Procédé de programmation d’une cellule mémoire du dispositif de mémoire selon l’une des revendications 1 à 6, comprenant une application d’une différence de potentiel de programmation, supérieure à un seuil de programmation, entre la grille de commande (CG) et la région de substrat (SB1, SB2), et une application d’une quatrième tension sur la grille de sélection enterrée (SG) adaptée pour rendre passant le transistor de sélection.
  15. 15. Procédé selon la revendication 14, dans lequel on applique une tension de programmation sur la région de drain (Dl, D2) et une tension nulle sur la région de source.
  16. 16. Procédé de lecture d’une cellule-mémoire selon l’une des revendications 1 à 6, comprenant une application d’une tension de commande de lecture sur la grille de commande (CG), une application d’une cinquième tension sur la grille de sélection (SG) de façon à rendre passant le transistor de sélection, une application d’une tension de lecture sur la région de drain (DI , D2), la région de source et la région de substrat étant reliées à une tension nulle.
  17. 17. Procédé d’effacement de deux cellules-mémoires adjacentes appartenant à une même première ligne du dispositif de mémoire selon la revendication 7, comprenant un effacement selon le procédé selon la revendication 10 ou 11 dans lequel on applique ladite différence de potentiel d’effacement entre les grilles de commande de toutes les cellules mémoires de ladite première ligne et ladite zone de substrat commune à ces deux cellules mémoires adjacentes (CELi j,CELi+i j).
  18. 18. Procédé d’effacement d’une cellule-mémoire (CELij) du dispositif de mémoire selon la revendication 7, comprenant un effacement selon le procédé selon la revendication 12 ou 13 dans lequel en appliquant la deuxième tension sur la grille de commande et la troisième tension sur la grille de sélection de la cellule-mémoire de façon à générer la différence de potentiel d’effacement entre la grille de commande et la grille de sélection de cette cellule-mémoire uniquement (CELij).
  19. 19. Procédé de programmation d’une cellule mémoire (CELij) du dispositif de mémoire selon la revendication 7, comprenant une programmation de cette cellule-mémoire selon le procédé selon la revendication 14 ou 15 en appliquant la différence de potentiel de programmation entre la grille de commande et la région de substrat de cette cellule-mémoire tout en rendant passant le transistor de sélection de cette cellule-mémoire (CELij).
  20. 20. Procédé de lecture d’une cellule-mémoire (CELij) du dispositif de mémoire selon la revendication 7, comprenant une lecture de cette cellule-mémoire selon le procédé selon la revendication 16 en appliquant la tension de commande de lecture sur la grille de commande de cette cellule-mémoire tout en rendant passant uniquement le transistor de sélection de cette cellule-mémoire (CELij).
    1/22
FR1657586A 2016-08-05 2016-08-05 Dispositif compact de memoire non volatile Expired - Fee Related FR3054920B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR1657586A FR3054920B1 (fr) 2016-08-05 2016-08-05 Dispositif compact de memoire non volatile
US15/436,831 US9922712B2 (en) 2016-08-05 2017-02-19 Compact non-volatile memory device
CN201710150665.4A CN107689378B (zh) 2016-08-05 2017-03-14 紧凑型非易失性存储器设备
CN201720248226.2U CN206672935U (zh) 2016-08-05 2017-03-14 非易失性存储器设备
US15/895,732 US10074429B2 (en) 2016-08-05 2018-02-13 Compact non-volatile memory device
US16/126,316 US10366757B2 (en) 2016-08-05 2018-09-10 Compact non-volatile memory device
US16/441,378 US10930351B2 (en) 2016-08-05 2019-06-14 Compact non-volatile memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1657586A FR3054920B1 (fr) 2016-08-05 2016-08-05 Dispositif compact de memoire non volatile
FR1657586 2016-08-05

Publications (2)

Publication Number Publication Date
FR3054920A1 true FR3054920A1 (fr) 2018-02-09
FR3054920B1 FR3054920B1 (fr) 2018-10-26

Family

ID=57348863

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1657586A Expired - Fee Related FR3054920B1 (fr) 2016-08-05 2016-08-05 Dispositif compact de memoire non volatile

Country Status (3)

Country Link
US (4) US9922712B2 (fr)
CN (2) CN107689378B (fr)
FR (1) FR3054920B1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3054920B1 (fr) * 2016-08-05 2018-10-26 Stmicroelectronics (Rousset) Sas Dispositif compact de memoire non volatile
CN110010606B (zh) * 2018-01-05 2023-04-07 硅存储技术公司 衬底沟槽中具有浮栅的双位非易失性存储器单元
FR3085530B1 (fr) * 2018-08-31 2020-10-02 St Microelectronics Rousset Circuit integre comportant au moins une cellule memoire avec un dispositif anti-fusible.
US10903360B1 (en) * 2020-01-13 2021-01-26 International Business Machines Corporation Vertically integrated memory cells with complementary pass transistor selectors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780892A (en) * 1995-03-21 1998-07-14 Winbond Electronics Corporation Flash E2 PROM cell structure with poly floating and control gates
US20040262668A1 (en) * 2003-06-24 2004-12-30 Taiwan Semicondutor Manufacturing Co. Novel dual bit split gate flash memory
US20050275002A1 (en) * 2004-05-27 2005-12-15 Skymedi Corporation Vertical split gate memory cell and manufacturing method thereof
FR3012673A1 (fr) * 2013-10-31 2015-05-01 St Microelectronics Rousset Memoire programmable par injection de porteurs chauds et procede de programmation d'une telle memoire

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4405405B2 (ja) * 2004-04-15 2010-01-27 株式会社東芝 不揮発性半導体記憶装置
KR101850567B1 (ko) * 2010-07-16 2018-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8940604B2 (en) * 2012-03-05 2015-01-27 Stmicroelectronics (Rousset) Sas Nonvolatile memory comprising mini wells at a floating potential
FR3021806B1 (fr) * 2014-05-28 2017-09-01 St Microelectronics Sa Procede de programmation d'une cellule memoire non volatile comprenant une grille de transistor de selection partagee
US9286982B2 (en) * 2014-08-08 2016-03-15 Silicon Storage Technology, Inc. Flash memory system with EEPROM functionality
FR3030883B1 (fr) 2014-12-17 2017-12-22 Stmicroelectronics Rousset Cellule memoire a grille de selection verticale formee dans un substrat de type fdsoi
FR3054920B1 (fr) * 2016-08-05 2018-10-26 Stmicroelectronics (Rousset) Sas Dispositif compact de memoire non volatile

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780892A (en) * 1995-03-21 1998-07-14 Winbond Electronics Corporation Flash E2 PROM cell structure with poly floating and control gates
US20040262668A1 (en) * 2003-06-24 2004-12-30 Taiwan Semicondutor Manufacturing Co. Novel dual bit split gate flash memory
US20050275002A1 (en) * 2004-05-27 2005-12-15 Skymedi Corporation Vertical split gate memory cell and manufacturing method thereof
FR3012673A1 (fr) * 2013-10-31 2015-05-01 St Microelectronics Rousset Memoire programmable par injection de porteurs chauds et procede de programmation d'une telle memoire

Also Published As

Publication number Publication date
US9922712B2 (en) 2018-03-20
CN107689378A (zh) 2018-02-13
US20190295648A1 (en) 2019-09-26
FR3054920B1 (fr) 2018-10-26
CN107689378B (zh) 2021-06-15
US10074429B2 (en) 2018-09-11
US20180174655A1 (en) 2018-06-21
US20190006008A1 (en) 2019-01-03
US10930351B2 (en) 2021-02-23
US10366757B2 (en) 2019-07-30
CN206672935U (zh) 2017-11-24
US20180040376A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
EP1495496B1 (fr) Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant
FR3054920A1 (fr) Dispositif compact de memoire non volatile
FR3063385A1 (fr) Circuit integre avec detection d'amincissement par la face arriere et condensateurs de decouplage
FR3030883A1 (fr) Cellule memoire a grille de selection verticale formee dans un substrat de type fdsoi
FR2533740A1 (fr) Memoire remanente
EP1292984A1 (fr) Memoire electronique a architecture damascene et procede de realisation d'une telle memoire
EP1727152B1 (fr) Architecture de mémoire EEPROM
EP3605543B1 (fr) Procédé de détection d'une attaque par un faisceau de particules électriquement chargées sur un circuit intégré, et circuit intégré correspondant
FR2996680A1 (fr) Memoire non volatile comportant des transistors de selection verticaux
FR3017746A1 (fr) Cellule memoire verticale ayant un implant drain-source flottant non auto-aligne
FR3021806A1 (fr) Procede de programmation d'une cellule memoire non volatile comprenant une grille de transistor de selection partagee
FR3012672A1 (fr) Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees
FR2987697A1 (fr) Procede de fabrication d'une memoire non volatile
FR3084771A1 (fr) Element anti-fusible compact et procede de fabrication
FR2968453A1 (fr) Cellule memoire electronique a double grille et dispositif a cellules memoires electroniques a double grille
FR3071355B1 (fr) Cellule-memoire eeprom compacte
EP2286450B1 (fr) Memoire a structure du type eeprom et a lecture seule
FR3080949A1 (fr) Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication
FR3059458A1 (fr) Dispositif compact de memoire non volatile du type a piegeages de charge dans une interface dielectrique
FR2767219A1 (fr) Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
EP1863035B1 (fr) Mémoire EEPROM ayant une résistance contre le claquage de transistors améliorée
EP3896695B1 (fr) Procédé d'écriture dans une mémoire non-volatile suivant le vieillissement des cellules mémoires et circuit intégré correspondant
EP2645371B1 (fr) Cellule mémoire électronique à double grille et procédé de fabrication d'une telle cellule
FR3054723A1 (fr) Cellule-memoire eeprom compacte avec zone d'injection tunnel reduite
FR3070537A1 (fr) Memoire non-volatile a encombrement restreint

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180209

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

ST Notification of lapse

Effective date: 20220405