FR3012672A1 - Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees - Google Patents

Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees Download PDF

Info

Publication number
FR3012672A1
FR3012672A1 FR1360742A FR1360742A FR3012672A1 FR 3012672 A1 FR3012672 A1 FR 3012672A1 FR 1360742 A FR1360742 A FR 1360742A FR 1360742 A FR1360742 A FR 1360742A FR 3012672 A1 FR3012672 A1 FR 3012672A1
Authority
FR
France
Prior art keywords
memory cell
substrate
floating gate
gate
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1360742A
Other languages
English (en)
Other versions
FR3012672B1 (fr
Inventor
Rosa Francesco La
Stephan Niel
Julien Delalleau
Arnaud Regnier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1360742A priority Critical patent/FR3012672B1/fr
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to CN201420638559.2U priority patent/CN204271081U/zh
Priority to CN201810150720.4A priority patent/CN108198816B/zh
Priority to CN201410598228.5A priority patent/CN104600075B/zh
Priority to US14/528,785 priority patent/US9406686B2/en
Publication of FR3012672A1 publication Critical patent/FR3012672A1/fr
Priority to US15/195,784 priority patent/US9941369B2/en
Application granted granted Critical
Publication of FR3012672B1 publication Critical patent/FR3012672B1/fr
Priority to US15/914,846 priority patent/US10403730B2/en
Priority to US16/513,145 priority patent/US10686046B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Abstract

L'invention concerne une cellule mémoire (C31) comprenant une grille de sélection verticale (SG) s'étendant dans une tranchée (10) pratiquée dans un substrat, une grille flottante (FG) s'étendant au-dessus du substrat, et une grille de contrôle horizontale (CG) s'étendant au-dessus de la grille flottante (FG), dans laquelle la grille flottante (FG) s'étend également au-dessus d'une partie de la grille de sélection verticale (SCG) sur une distance de recouvrement (Dov) non nulle. Application notamment à la réalisation d'une cellule mémoire à grille divisée programmable par injection d'électrons chauds.

Description

CELLULE MEMOIRE COMPRENANT DES GRILLES DE CONTROLE HORIZONTALE ET VERTICALE NON AUTO-ALIGNEES La présente invention concerne les cellules mémoire à grille divisée comprenant chacune une section de transistor de sélection et une section de transistor à grille flottante. La section de transistor de sélection comporte une grille de sélection et la section de transistor à grille flottante comporte une grille flottante et une grille de contrôle. Les cellules mémoire dites "à grille divisée" ("split gate") sont classiquement programmées par injection d'électrons chauds (ou "injection de porteurs chauds"). La programmation par électrons chauds présente, par rapport à la programmation par effet tunnel, l'avantage d'être de courte durée, généralement 100 fois plus courte qu'une programmation par effet tunnel. Le temps de programmation d'une cellule mémoire par injection d'électrons chauds est typiquement de l'ordre de quelques microsecondes contre quelques millisecondes pour une programmation par effet tunnel.
Lors de la programmation par électrons chauds, les deux sections de transistor de la cellule mémoire coopèrent en vue de l'injection de charges électriques dans la grille flottante. La section de transistor de sélection présente un canal conducteur dans lequel se forme un courant comprenant des électrons à haute énergie cinétique, dits "électrons chauds". Lorsque ce courant atteint le canal conducteur de la section de transistor à grille flottante, une zone d'injection se forme où les électrons à haute énergie sont injectés dans la grille flottante sous l'effet d'un champ électrique transversal créé par la tension appliquée à la grille de contrôle.
La figure 1 montre l'agencement d'une cellule mémoire à grille divisée classique Cli,j dans une ligne de mot WLi d'un plan mémoire. La grille de sélection SG de la section de transistor de sélection ST de la cellule mémoire est connectée à une ligne de sélection SLi et la grille de contrôle CG de la section de transistor à grille flottante FGT est connectée à une ligne de contrôle de grille CGLi. Le drain D de la section de transistor de sélection est connecté à une ligne de bit BLi et la source S de la section de transistor à grille flottante FGT est connectée à une ligne de source SCLi. Les lignes de sélection SLi, de contrôle de grille CGLi et de source SCLi sont parallèles et reliées à l'ensemble des cellules mémoire de la ligne de mot. La ligne de bit BLi est transversale aux lignes SLi, CGLi, SCLi et est également connectée à des cellules mémoire appartenant à d'autres lignes de mot (non représentées).
La ligne de sélection SLi reçoit une tension de sélection VSi, la ligne de contrôle de grille CGLi reçoit une tension de grille VGi et la ligne de source SCLi reçoit une tension de source VSC. La tension VG est généralement élevée, par exemple 10 V, pour faire apparaître, dans le canal de la section de transistor à grille flottante FGT, un champ électrique transversal favorisant l'injection d'électrons dans la grille flottante. La tension VSC est suffisamment élevée, par exemple 4 V, pour assurer la conduction de la cellule mémoire. La tension VS est généralement fixée à une valeur supérieure à la tension de seuil de la section de transistor de sélection, par exemple entre 1V et 3V. Un courant de programmation traverse la cellule mémoire et la ligne de bit BLi. Un flux d'électrons circulant en sens inverse du courant traverse le canal de la section de transistor de sélection jusqu'à atteindre le point d'injection dans le canal de la section de transistor à grille flottante. En contrepartie de leur bon rendement d'injection, les cellules mémoire à grille divisée présentent l'inconvénient d'occuper une plus grande surface de semiconducteur que les cellules mémoire flash classiques, également programmées par injection d'électrons chauds mais ne comportant qu'une grille de contrôle.
Le brevet US 5 495 441 divulgue une cellule mémoire dite "à grille divisée" dont la section de transistor de sélection est agencée verticalement pour diminuer l'encombrement de la cellule mémoire. La figure 2 correspond à la figure 7 de ce document et montre par une vue en coupe la structure d'une telle cellule mémoire. Les signes de référence numériques sur la figure 2 sont ceux de la figure 7 originale du document précité. La cellule mémoire C2 montrée sur la figure 2 comporte une tranchée gravée dans un substrat (27) après formation d'une grille flottante FG (28) en polysilicium (silicium polycristallin) au-dessus du substrat. La tranchée a ensuite été recouverte d'une couche d'oxyde (200a, 200b). Une couche conductrice en polysilicium (26) a ensuite été déposée sur l'ensemble de la cellule mémoire. La couche conductrice (26) présente une partie s'étendant dans la tranchée et formant une grille de sélection verticale SG, une partie s'étendant sur la grille flottante FG (28) formant une grille de contrôle horizontale CG, le reste de la couche conductrice formant une ligne de sélection SL de la cellule mémoire. Une région dopée (21) implantée dans le substrat forme une ligne de bit BL et des régions dopées (20) implantées au fond de la tranchée forment des "lignes de bit de source" SBL ("source bit liges") qui sont parallèles à la ligne de bit BL (21). La cellule mémoire C2 comporte ainsi une section de transistor de sélection ST ayant un canal vertical de longueur Ll, et une section de transistor à grille flottante FGT ayant un canal horizontal de longueur L2, qui coopèrent pour former un transistor ayant un canal de longueur Ll+L2. Les grilles de contrôle CG et de sélection SG des deux sections de transistor FGT, ST sont formées par la même couche conductrice (26) et sont confondues. La cellule mémoire C2 est formée conjointement à une cellule mémoire C2' reliée à la même ligne de sélection SL (26) et à la même ligne de bit BL (21), mais à une "ligne de bit de source" SBL' (20) différente. Comme le montre la figure 3, cette structure de cellule mémoire C2, C2' impose une architecture de plan mémoire très différente de l'architecture conventionnelle montrée sur la figure 1. Les sources S des sections de transistor de sélection ST des deux cellules mémoire jumelles sont reliées aux "lignes de bit de source" SBL (20), SBL' (20) qui sont parallèles à la ligne de bit BL (21). La ligne de sélection SL (26) , les grilles SG (26) et CG (26) des cellules mémoire sont au même potentiel électrique, les grilles SG et CG ne formant donc qu'une grille unique de sélection/contrôle.
Cette structure de cellule mémoire offre un faible encombrement grâce à l'agencement vertical de la section de transistor de sélection. En contrepartie, elle implique une multiplication du nombre de lignes de source, sous forme de "lignes de bit de source" SBL, d'où il résulte une multiplication des moyens de commutation de tensions dans le plan mémoire. Par exemple, une ligne de mot comprenant 1024 cellules mémoire nécessitera 512 lignes de bit et 1024 "lignes de bit de source" parallèles aux lignes de bit, contre 1024 lignes de bit et une seule ligne de source dans une architecture conventionnelle du type montré sur la figure 1. D'autre part, les grilles de contrôle CG et de sélection 5 SG étant au même potentiel électrique car formées par la même couche de polysilicium (26), il n'est pas possible de leur appliquer des tensions différentes permettant d'optimiser le rendement d'injection avec l'efficacité qu'offre une cellule mémoire à grille divisée 10 conventionnelle du type représenté sur la figure 1. Enfin, l'oxyde de grille 200a qui recouvre la tranchée est formé en même temps qu'un oxyde latéral 200b qui isole la grille de sélection SG de la grille flottante 15 FG. Il n'est donc pas possible de contrôler séparément l'épaisseur de l'oxyde de grille 200a et celle de l'oxyde latéral 200b. Ce procédé de fabrication offre donc peu de flexibilité pour le contrôle des caractéristiques électriques de la cellule mémoire, notamment son 20 rendement d'injection, sa tension de seuil dans la région de canal vertical Ll, et sa tension de claquage. Il pourrait donc être souhaité de prévoir une structure de cellule mémoire à grille divisée perfectionnée, et un 25 procédé de fabrication d'une telle cellule mémoire. Des modes de réalisation de l'invention concernent ainsi une cellule mémoire formée sur un substrat semiconducteur, comprenant une grille de sélection verticale 30 s'étendant dans une tranchée pratiquée dans le substrat, une grille flottante s'étendant au-dessus du substrat, et une grille de contrôle horizontale s'étendant au-dessus de la grille flottante, dans laquelle la grille flottante s'étend également au-dessus d'une partie de la grille de sélection verticale, sur une distance de recouvrement non nulle. Selon un mode de réalisation, la tranchée est recouverte 5 d'une couche diélectrique comprenant une région de plus forte épaisseur à proximité de la surface du substrat. Selon un mode de réalisation, la grille flottante présente une protubérance qui s'étend en dessous de la 10 surface du substrat dans la région de plus forte épaisseur de la couche diélectrique, et présente une face en regard d'une partie de la grille de sélection verticale. 15 Selon un mode de réalisation, la cellule mémoire comprend une région de canal vertical s'étendant en face de la grille de sélection et reliée électriquement à une couche enterrée formant un plan de source collectif pour la collecte de courants de programmation de la cellule 20 mémoire et de cellules mémoire formées sur le même substrat. Des modes de réalisation de l'invention concernent également un groupe de cellules mémoire comprenant une 25 première et une seconde cellules mémoire selon l'invention, partageant la même grille de sélection verticale. Des modes de réalisation de l'invention concernent 30 également un circuit à mémoire, comprenant un plan mémoire comprenant une pluralité de cellules mémoire. Des modes de réalisation de l'invention concernent également un circuit à mémoire comprenant une cellule 35 mémoire selon l'invention, et des moyens de programmation de la cellule mémoire par injection d'électrons chauds configurés pour appliquer au substrat, à la grille de sélection verticale, à la grille de contrôle horizontale et à des régions de drain et de source de la cellule 5 mémoire, des potentiels électriques tels que des électrons circulent dans une région de canal vertical s'étendant en face de la grille de sélection et sont injectés dans la grille flottante dans une zone d'injection située dans une région de canal horizontal 10 s'étendant en face de la grille flottante. Des modes de réalisation de l'invention concernent également un circuit à mémoire comprenant une cellule mémoire selon l'invention et des moyens d'effacement de 15 la cellule mémoire par effet tunnel, configurés pour appliquer à la grille de sélection verticale et la grille de contrôle horizontale de la cellule mémoire des potentiels électriques tels que des charges électriques sont extraites de la grille flottante et recueillies par 20 la grille de sélection verticale par l'intermédiaire de la protubérance de la grille flottante et du matériau diélectrique s'étendant entre la protubérance et la grille de sélection verticale. 25 Des modes de réalisation de l'invention concernent également un procédé de fabrication sur un substrat semi- conducteur d'une cellule mémoire programmable électriquement, comprenant les étapes consistant à : graver une tranchée dans le substrat, déposer dans la 30 tranchée une première couche diélectrique, déposer sur le substrat une première couche conductrice et graver la première couche conductrice pour former une grille de sélection verticale s'étendant dans la tranchée, déposer sur le substrat une seconde couche diélectrique, déposer 35 sur la seconde couche diélectrique une seconde couche conductrice, et graver la seconde couche conductrice de manière à former une grille flottante, la seconde couche conductrice étant gravée de manière que la grille flottante recouvre partiellement la grille de sélection verticale sur une distance de recouvrement non nulle. Selon un mode de réalisation, la seconde couche conductrice est gravée à partir d'un plan de photolithographie définissant entre le bord proximal de la grille flottante et le bord proximal correspondant de la grille de sélection verticale une distance de recouvrement théorique au moins égale à une tolérance de photolithographie du procédé de fabrication.
Selon un mode de réalisation, le procédé comprend une étape préliminaire consistant à implanter dans le substrat un plan conducteur formant une ligne de source pour la cellule mémoire.
Selon un mode de réalisation, le procédé comprend une étape consistant à réaliser dans la couche diélectrique recouvrant la tranchée, une région de plus forte épaisseur située à proximité de la surface du substrat.
Selon un mode de réalisation, le procédé comprend une étape consistant à réaliser un creux dans la région de plus forte épaisseur de la couche diélectrique. Selon un mode de réalisation, le creux est conformé de manière à s'étendre en dessous de la surface du substrat et de manière que la grille flottante présente une protubérance s'étendant dans le creux et présentant une face en regard d'une partie de la grille de sélection verticale.35 Selon un mode de réalisation, le procédé comprend des étapes de dépôt d'une troisième couche diélectrique sur la seconde couche conductrice et de dépôt d'une troisième couche conductrice sur la troisième couche diélectrique, et une étape de gravure simultanée de la troisième couche conductrice et de la seconde couche conductrice, pour former une grille de contrôle horizontale sur la grille flottante.
Des modes de réalisation de l'invention concernant également un procédé de fabrication d'un circuit intégré sur plaquette de semi-conducteur, incluant le procédé de fabrication d'une cellule mémoire selon l'invention.
Ces objets et caractéristiques de la présente invention seront mieux compris à la lecture de la description suivante de modes de réalisation d'un procédé de fabrication d'une cellule mémoire selon l'invention, et d'exemples de cellules mémoire réalisées selon ce procédé, faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : - la figure 1 précédemment décrite montre une architecture conventionnelle de plan mémoire comprenant des cellules mémoire à grille divisée, - la figure 2 précédemment décrite est une vue en coupe d'une cellule mémoire à grille divisée classique ayant une grille de sélection verticale, - la figure 3 précédemment décrite montre une architecture de plan mémoire recevant la cellule mémoire 30 de la figure 2, - les figures 4 à 18 sont des vues en coupe montrant des étapes d'un procédé de fabrication d'une cellule mémoire selon l'invention, - les figures 19A à 19C montrent des cellules mémoire 35 réalisées au moyen de ce procédé, - les figures 20 et 21 montrent des étapes complémentaires de fabrication d'un circuit intégré comprenant une cellule mémoire selon l'invention, - la figure 22 illustre un procédé de programmation d'une 5 cellule mémoire selon l'invention, - la figure 23 illustre un procédé d'effacement d'une cellule mémoire selon l'invention, - les figures 24 et 25 illustrent un autre procédé d'effacement d'une cellule mémoire selon l'invention, 10 - la figure 26 montre une architecture de plan mémoire comprenant une cellule mémoire selon l'invention, et - la figure 27 montre un exemple de circuit à mémoire comprenant des cellules mémoire selon l'invention. 15 Les figures 4 à 18 montrent, par des vues en coupe, des étapes d'un procédé de fabrication d'une cellule mémoire selon l'invention. Les figures 13A et 13B montrent deux variantes d'une étape de ce procédé. Les figures 14A à 14C et 15A à 15C montrent trois variantes de deux autres 20 étapes de ce procédé. Les figures 19A à 19C montrent les trois variantes C31, C32, C33 d'une cellule mémoire C3 selon l'invention réalisée au moyen de ce procédé et de ses variantes. 25 La cellule mémoire C3 (C31, C32, C33) montrée sur les figures 19A, 19B, 19C comprend une grille flottante FG formée sur un substrat PW, une grille de contrôle horizontale CG s'étendant sur la grille flottante FG, et une grille de sélection SG formée dans une tranchée 10 30 pratiquée dans le substrat, la tranchée étant recouverte d'une couche diélectrique Dl. La cellule mémoire C3 est réalisée ici en même temps qu'une cellule mémoire jumelle C3' (C31', C32', C33') utilisant la même grille de sélection SG. 35 Selon l'invention, la grille flottante FG s'étend au-dessus d'une partie de la grille de sélection SG. La distance Dov entre le bord proximal de la grille flottante FG et le bord proximal correspondant de la grille de sélection SG est ici négative, et est appelée "distance de recouvrement" dans ce qui suit. Les variantes C31, C32 (Fig. 19A, 19B) de la cellule mémoire C3 comprennent par ailleurs, dans la couche diélectrique Dl, une région Dl' de plus forte épaisseur, située à proximité de la surface du substrat PW. Dans le mode de réalisation représenté, l'épaisseur de la région Dl' augmente au fur et à mesure que l'on se rapproche de la surface du substrat et présente, vue en coupe, un profil sensiblement en forme de "V", la couche diélectrique Dl présentant un profil correspondant sensiblement en forme de "Y". A titre d'exemple numérique, la couche diélectrique Dl présente une épaisseur de l'ordre de 5 à 10 nm (nanomètres), et la région Dl' une épaisseur de l'ordre de 15 à 20 nm sans sa partie proche de la surface du substrat. Par ailleurs, la face inférieure de la grille flottante FG de la variante C31 de la cellule mémoire C3 comporte une protubérance p15 qui s'étend en dessous de la surface du substrat PW, dans la région Dl' de la couche Dl, et présente une face en regard d'une partie de la grille de sélection SG.
La figure 4 montre un stade préliminaire de réalisation de la cellule mémoire C3. Une couche dopée profonde NL a été implantée dans une plaquette de substrat semiconducteur ou wafer WF. Cette couche est par exemple la couche d'isolation de type N d'un caisson de type P formant le substrat PW dans lequel la cellule mémoire est réalisée. Cette couche servira de ligne de source SCL à toutes les cellules mémoire implantées dans le substrat PW, plus précisément un plan de source collectif, apte à collecter les courants de programmation de plusieurs cellules mémoire. Des tranchées d'isolation peu profonde de type STI ("Shallow Trench Isolation"), non visibles sur la figure 4 car situées dans un plan de coupe parallèle à celui de la figure, peuvent avoir été réalisées à la surface du substrat, dans le cadre d'une fabrication collective de plusieurs rangées de cellules mémoire. Une couche d'oxyde sacrificiel SOX a ensuite été déposée à la surface du substrat PW. Au cours d'une étape illustrée sur la figure 5, un masque dur HM1 ("hard mask") est formé sur la couche d'oxyde SOX, par dépôt ou croissance d'une ou plusieurs couches solides, par exemple en oxyde de silicium ou nitrure de silicium ou une combinaison de ces matériaux. Un masque de résine photosensible PH est ensuite déposé sur le masque HM1, puis est développé de manière à former une ouverture 1 dans le masque PH. Au cours d'une étape dont le résultat est illustré sur la figure 6, le masque HM1 a été gravé à travers le masque de résine PH de manière à former une ouverture correspondante 1 dans le masque HM1, et le masque PH a ensuite été retiré. Au cours d'une étape illustrée sur la figure 7, la tranchée 10 est formée dans le substrat PW par gravure de celui-ci à travers l'ouverture 1 du masque HM1. Le procédé de gravure utilisé est de préférence un procédé de gravure sèche non sélectif et anisotrope, tel un procédé de gravure à plasma. La profondeur de la tranchée est ici inférieure à la profondeur d'implantation de la couche dopée NL. A titre d'exemple numérique, la tranchée présente une profondeur de 450 nm et la couche NL est implantée à 750 nm de la surface du substrat.
Au cours d'une étape illustrée sur la figure 8, une poche dopée profonde nO est implantée dans le substrat par l'intermédiaire de la tranchée 10, au voisinage du fond de la tranchée 10. La poche nO s'étend jusqu'à la couche dopée NL et servira de région de source à la cellule mémoire en voie de formation, tandis que la couche dopée NL servira de ligne de source SCL dans la continuité de la région de source nO. Dans une variante de réalisation, la poche nO n'est pas implantée et la tranchée 10 est gravée sur une plus grande profondeur de manière à atteindre la couche NL, qui servira alors de région de source et de ligne de source. Au cours d'une étape illustrée sur la figure 9, la couche diélectrique Dl est formée sur les parois de la tranchée 20 10, par exemple par croissance d'oxyde. Au cours d'une étape illustrée sur la figure 10, une couche conductrice Pl, par exemple en polysilicium, est déposée sur l'ensemble du substrat, ainsi qu'à 25 l'intérieur de la tranchée 10. Au cours d'une étape illustrée sur la figure 11, la couche P3 est gravée de manière à ne plus subsister à la surface du substrat, sauf à l'intérieur de la tranchée 10 30 où elle forme la grille de sélection SG. Cette étape inclut la gravure simultanée de la couche d'oxyde sacrificiel SOX, ou est suivie d'une étape de gravure humide de la couche SOX.
Des étapes suivantes, illustrées sur les figures 12, 13A, 13B, visent à réaliser la région Dl' de plus forte épaisseur dans la couche diélectrique Dl des cellules C31 (Fig. 19A) et C32 (Fig. 19B).
A l'étape illustrée sur la figure 12, une couche de diélectrique haute tension DHV est déposée sur l'ensemble du substrat, ici par croissance d'un oxyde thermique tel que du dioxyde de silicium SiO2, par exemple sur une épaisseur de l'ordre de 10 à 15 nm. Ce dépôt peut être effectué en une ou plusieurs étapes et l'oxyde formé provient en partie de l'oxydation du matériau formant le substrat PW, ici du silicium. Cette oxydation fait apparaître la région Dl' au voisinage de la surface du substrat, d'une part par oxydation du matériau du substrat se trouvant en regard de la tranchée 10, ici du silicium, et d'autre part par oxydation du matériau formant la grille verticale SG, ici du polysilicium. Une oxydation égale du silicium et du polysilicium de chaque côté de la couche diélectrique Dl conduit à la forme sensiblement en V de la région Dl'. La durée de cette étape d'oxydation, l'épaisseur de la couche DHV, et les conditions de sa mise en oeuvre permettent de contrôler la profondeur et la largeur de la région Dl'.
Il sera noté que cette étape est optionnelle vis-à-vis du procédé de fabrication de la cellule mémoire, mais peut être nécessaire dans le cadre de la réalisation simultanée de transistors haute tension présents dans d'autres parties du circuit dans lequel la cellule mémoire est intégrée. A l'étape montrée sur l'une quelconque des figures 13A, 13B, la couche diélectrique DHV est retirée par gravure, 35 par exemple au moyen d'une technique dite "BOE" ("Buffered Oxide Etch") à base d'acide fluorhydrique (HF). Il s'ensuit un retrait partiel du diélectrique de la région Dl', conduisant à l'apparition d'un creux 15 (figure 13A) ou d'un creux 16 (figure 13B) dont la profondeur dépend des conditions dans lesquelles cette étape de gravure est mise en oeuvre, et peut être contrôlée par l'homme de l'art. Ainsi, dans les exemples de réalisation représentés, la région Dl' de la cellule mémoire C31 en formation (Fig. 13A) présente un creux 15 qui s'étend en regard de la grille enterrée SG, en-dessous de la surface du substrat. Le creux est ici en forme de pointe, en raison de la forme en "V" de la région Dl'. Par contre, la région Dl' de la cellule mémoire C32 en formation (Fig. 13B) ne présente qu'un creux superficiel 16. A l'étape montrée sur l'une quelconque des figures 14A, 14B, 14C, une couche diélectrique tunnel D2, par exemple de l'oxyde de silicium, est déposée sur l'ensemble du substrat, par exemple sur une épaisseur de l'ordre de 7 à 10 nm. La figure 14A montre le profil de la région Dl' après dépôt de la couche diélectrique D2 sur la cellule mémoire en formation C31. Le creux 15 n'est que partiellement rempli par le diélectrique D2 et s'étend toujours en regard de la grille verticale enterrée SG, en-dessous de la surface du substrat. La figure 14B montre le profil de la région Dl' après dépôt de la couche diélectrique D2 sur la cellule mémoire en formation C32. Le creux superficiel 16 est presque complétement rempli par le diélectrique D2. La figure 14C montre le profil de la couche D2 après son dépôt sur la cellule mémoire en formation C33. Le substrat de la cellule mémoire C33, tel que montré sur la figure 11, n'a pas fait l'objet de l'étape de dépôt de diélectrique haute tension et ne comporte donc pas la région Dl'. A l'étape montrée sur l'une quelconque des figures 15A, 5 15B, 15C, une couche conductrice P2, par exemple en polysilicium, est déposé sur l'ensemble du substrat. La figure 15A montre le profil de la couche P2 après dépôt de celle-ci sur la cellule mémoire en formation 10 C31. La face inférieure de la couche P2 présente la protubérance susmentionnée p15 qui s'étend dans le creux 15 en dessous de la surface du substrat, et présente une face en regard d'une partie de la grille de sélection SG. La figure 15B montre le profil de la couche P2 après 15 dépôt de celle-ci sur la cellule mémoire en formation C32. La face inférieure de la couche P2 présente une protubérance p16 de faible étendue qui s'étend dans le creux superficiel 16. La figure 15C montre le profil de la couche P2 après dépôt de celle-ci sur la cellule 20 mémoire en formation C33. Dans ce mode de réalisation, la face inférieure de la couche P2 ne présente aucune irrégularité. Dans ce qui suit, la protubérance p16 sera considérée comme négligeable et la cellule mémoire C32 comme équivalente à la cellule mémoire C33. 25 Les figures 16, 17 et 18 illustrent des étapes suivantes de fabrication de la cellule C3. La cellule mémoire représentée est la cellule C31 mais ces étapes sont appliquées également aux cellules mémoire C32, C33, qui 30 ne sont pas représentées dans un souci de simplicité. A l'étape illustrée sur la figure 16, la couche D2 est recouverte d'une couche diélectrique D3, par exemple un oxyde dit "interpoly" de type ONO (oxyde-nitrure-oxyde). 35 La couche D3 est ensuite recouverte d'une couche conductrice P3, ici en polysilicium, et la couche P3 est ensuite recouverte par un masque dur HM2. A l'étape illustrée sur la figure 17, le masque dur HM2 5 est gravé par photolithographie de manière à ne conserver que deux parties de masque HM2-1, HM2-2 correspondant à l'empilement de grille FG/CG à réaliser. A l'étape illustrée sur la figure 18, les couches D2, P2, 10 D3 et P3 sont gravées par gravure sèche anisotrope. Les régions protégées par les parties de masque HM2-1, HM2-2 ne sont pas gravées et forment l'empilement de grilles FG/CG comprenant la couche diélectrique tunnel D2, la grille flottante FG, la couche diélectrique D3, et la 15 grille de contrôle CG. Le positionnement des parties de masque HM2-1, HM2-2 détermine la position de l'empilement de grille FG/CG relativement à la grille verticale SG. Ce positionnement 20 doit être déterminé lors de la conception du plan de photolithographie ("layout") de la cellule mémoire. A cet effet, le concepteur doit définir une distance de recouvrement théorique Dovt correspondant à la distance de recouvrement visée Dov en tenant compte d'une 25 tolérance "T" du procédé de fabrication. La distance de recouvrement obtenue Dov est égale à la distance de recouvrement théorique Dovt plus ou moins cette tolérance, et est donc comprise dans l'intervalle ouvert ]Dovt-T; Dovt+T[ (la tolérance T considérée ici étant une 30 erreur limite qui n'est pas supposée atteinte par le procédé de fabrication). Dans un mode de réalisation, la distance de recouvrement théorique est Dovt=T, pour obtenir une distance de 35 recouvrement Dov comprise dans l'intervalle]0; 2T[. En d'autres termes, les cellules mémoire réalisées présentent, entre le bord proximal de l'empilement de grille FG/CG et le bord proximal correspondant de la grille verticale SG, une distance de recouvrement Dov allant d'une valeur proche de zéro à une valeur proche de 2T, la valeur proche de zéro correspondant à un alignement quasi-parfait de l'empilement de grilles relativement à la grille verticale SG.
A titre d'exemple, avec un procédé de fabrication permettant de réaliser une grille flottante FG d'une longueur de l'ordre de 120 à 150 nm, une valeur typique de tolérance T est de l'ordre de 20 nm, et la largeur de la grille verticale SG est de l'ordre de 150 à 300 nm. La distance de recouvrement Dov est alors comprise dans l'intervalle ]0 ; 40 nm[. Les figures 19A, 19B, 19C précédemment décrites représentent les trois variantes C31, C32, C33 de la cellule mémoire C3 obtenue après des étapes de finalisation du procédé de fabrication, telles que le retrait des parties de masque HM2-1, HM2-2 et le dépôt d'une couche diélectrique latérale D4 sur les parois verticales de l'empilement de grille FG/DG.
Ces étapes peuvent être suivies d'étapes complémentaires visant à réaliser un circuit intégré complet. Par exemple, comme montré sur la figure 20, les régions n1 des cellules jumelles C3, C3' peuvent être reliées à une ligne de bit BL réalisée dans un premier niveau de métal ou "métal 1", par l'intermédiaire d'une traversée conductrice V1 passant à travers une couche diélectrique D5 recouvrant les cellules mémoire. De même, la grille de sélection SG peut être reliée à une ligne de sélection SL formée dans un second niveau de métal ou "métal 2" par l'intermédiaire d'un ensemble de traversées conductrices V2 passant à travers la couche diélectrique D5 et à travers une couche diélectrique D6 recouvrant le niveau de métal "métal 1".
Comme montré sur la figure 21, la couche dopée NL en tant que ligne de source SCL, ici un plan de source, peut être reliée par des traversées conductrices V3 à un ensemble de contacts de surface permettant d'appliquer à la couche NL un potentiel de ligne de source. La figure 22 illustre un procédé de programmation de la cellule mémoire C3 par injection d'électrons chauds. La cellule mémoire représentée est la cellule C33 mais le procédé est applicable aux autres variantes C31, C32 de la cellule mémoire. La région nl forme une région de drain et reçoit une tension de drain positive VD1, par exemple 4V. La grille de contrôle CG reçoit une tension de programmation positive VG11, par exemple 10V. La grille de sélection SG reçoit une tension de sélection positive VS1, par exemple comprise entre 1 et 3V. La couche dopée NL reçoit une tension de source VSC1 de valeur nulle (masse du circuit). La cellule mémoire jumelle C3', qui est connectée à la même ligne de bit et reçoit donc également la tension VD1, reçoit sur sa grille de contrôle CG une tension d'inhibition de programmation VG12 négative ou nulle, par exemple comprise entre -2V et OV.
La polarisation des grilles CG, SG fait apparaître dans la cellule mémoire C3 une région de canal horizontal CH1 s'étendant sous la grille flottante FG, une région de canal vertical CH2 s'étendant en regard de la grille de sélection SG, et une région CR commune aux régions de canal CH1, CH2, permettant à celles-ci de coopérer au processus de programmation par injection d'électrons chauds. Un courant circule du drain (n1) vers la source (nO) de la cellule mémoire. Un flux d'électrons circule dans le sens inverse de ce courant. Le flux d'électrons 5 traverse la région de canal vertical CH2 s'étendant en face de la grille SG, traverse la région commune CR sous la grille flottante, puis traverse la région de canal CH1 pour rejoindre la région de drain nl. Des électrons chauds présents dans le flux d'électrons sont injectés 10 dans la grille flottante FG sous l'effet d'un champ électrique transversal créé par la tension VG11, dans une zone d'injection se situant dans la région de canal CH2 et plus particulièrement dans la région commune CR ou à proximité de celle-ci. 15 La figure 23 illustre un procédé d'effacement par le canal de la cellule mémoire C3. La cellule mémoire représentée est la cellule C33 mais le procédé est applicable aux variantes C31, C32 de la cellule mémoire. 20 La région n1 reçoit une tension de drain VD2 de valeur nulle. La grille de contrôle CG reçoit une tension d'effacement négative VG21, par exemple -10V. La grille de sélection SG reçoit une tension de sélection positive VS2, par exemple 5 V. La couche dopée NL reçoit une 25 tension de source VSC2 positive, par exemple 5V. Le substrat PW se trouve alors porté à une tension VB égale aux tensions VS2 et VSC2, par exemple 5 V. Des électrons sont arrachés de la grille flottante FG par l'intermédiaire du substrat et sont collectés par la 30 ligne de source NL/SCL. La cellule mémoire jumelle C3' reçoit sur sa grille de contrôle CG une tension d'inhibition d'effacement positive VG22, par exemple 2,5 V.
La figure 24 illustre un procédé d'effacement selon l'invention de la cellule mémoire C31, effectué par l'intermédiaire de la grille verticale SG. Ce procédé n'est applicable qu'à la cellule C31 et fait intervenir la protubérance p15 de la grille flottante FG. La région nl reçoit une tension de drain VD3 de valeur nulle. La grille de contrôle CG reçoit une tension d'effacement négative VG31, par exemple -10V. La grille de sélection SG reçoit une tension de sélection positive VS3, par exemple 5 V. La couche dopée NL reçoit ici une tension de source VSC3 de valeur nulle. La tension VB du substrat PW est donc nulle. La cellule mémoire jumelle C33' reçoit sur sa grille de contrôle CG une tension d'inhibition d'effacement VG32 qui n'est pas nécessairement positive et peut être nulle du fait que la tension VB est elle-même nulle. Sous l'effet de la tension VS3, des électrons sont arrachés de la grille flottante FG par la grille verticale SG, et sont collectés par la ligne de mot à laquelle celle-ci est connectée. Ce processus est illustré plus en détail sur la figure 25. Entre la protubérance p15 et la grille verticale SG s'étend un matériau diélectrique faisant partie de la région Dl', qui comprend en partie du matériau diélectrique de la couche diélectrique D2, et un matériau diélectrique composite D12 qui comprend le matériau diélectrique originel de la couche Dl combiné avec des restes du matériau diélectrique haute tension DHV. La distance entre la protubérance p15 et la grille SG, de l'ordre de quelques dizaines de nanomètres, permet l'apparition de l'effet tunnel entre ces deux éléments. Ce procédé d'effacement par la grille SG, par rapport au 35 procédé d'effacement par le canal, présente divers avantages. Notamment, l'effacement ne s'effectue pas à travers la même région diélectrique que la programmation, ce qui diminue le stress électrique du matériau diélectrique et son vieillissement. Par ailleurs, la cellule mémoire jumelle ne subit pas de stress d'effacement (effacement parasite lent) du fait que la tension de substrat reste nulle, contrairement au procédé d'effacement par le canal.
Il sera noté que le plan de coupe de la figure 20, et de façon générale le plan de coupe des figures 4 à 19, 22 à 25, est perpendiculaire au plan de coupe de la figure 2. Sur la figure 20, la ligne de bit BL est parallèle au plan de coupe tandis que la ligne de bit (21) de la figure 2 est perpendiculaire au plan de coupe. De même, la ligne de sélection SL est perpendiculaire au plan de coupe sur la figure 20 et la ligne de sélection, formée par le matériau de grille (26), est parallèle au plan de coupe sur la figure 2. Enfin, les multiples "lignes de bit de source" (20) qu'impose la structure de cellule mémoire de la figure 2 sont remplacées, avec une structure de cellule mémoire selon l'invention, par la couche dopée NL formant ligne de source SCL et plus précisément un plan de source pour toutes les cellules mémoire implantées dans le même caisson PW, apte à collecter les courants de programmation de plusieurs cellules mémoire. La structure de cellule mémoire selon l'invention conduit donc à une architecture de plan mémoire programmable par injection d'électrons chauds plus simple que celle qu'impose la structure de cellule mémoire de la figure 2. La figure 26 montre une telle architecture de plan mémoire. Sont seulement représentées deux paires de 35 cellules mémoire jumelles C3i,j, C3i+1,i, respectivement C3i,j+1, C3i+1,j+1. Les cellules mémoire C3i,, C3i,j+1 appartiennent à une ligne de mot WLi et les cellules mémoire C3i,1,j, C3i,1,j,1 appartiennent à une ligne de mot jumelle WLili. Les grilles de sélection SG des sections de transistor de sélection ST des cellules mémoire sont reliées à la même ligne de sélection SLi,i+1 et les sources S des quatre cellules mémoire sont reliées à la même de source SCL (formée par la couche enterrée NL). Les grilles de contrôle CG des sections de transistor à grille flottante FGT des cellules mémoire C3i,j et C3i+1,i sont connectées à une ligne de contrôle de grille CGLi, et les grilles de contrôle CG des cellules mémoire C3i+1,i et C3i+1,i+1 sont connectées à une ligne de contrôle de grille CGLiil. Les drains des cellules mémoire jumelles C3i,, C3i+1,i sont reliés à une ligne de bit BLi et les drains des cellules mémoire jumelles C3i,j+1, C3i+1,j+1 sont reliés à une ligne de bit BLi-ri. Le plan mémoire ne comprend donc qu'une ligne de bit par rangée verticale de cellules mémoire. Chaque ligne de mot WLi, WLi+i ne comprend qu'une ligne de contrôle de grille CGLi, CGLiil et une ligne de sélection CLi,i+1 commune à la ligne de mot jumelle. La ligne de bit BLi reçoit une tension de drain VDi et la ligne de bit BLj+i reçoit une tension de drain VDiil. La ligne de contrôle de grille CGLi reçoit une tension de grille VGi et la ligne de contrôle de grille CGLiil reçoit une tension de grille VGili. La ligne de sélection SLi4+1 reçoit une tension de sélection VSi,i+1. La ligne de source commune SCL, ici un plan de source, reçoit la tension de source VSC. Le plan mémoire comporte donc un nombre réduit de lignes d'interconnexion et sa structure s'apparente à celle d'un plan mémoire du type montré sur la figure 1, tout en 35 bénéficiant d'une part de l'avantage qu'offre une cellule mémoire ayant une section de transistor de sélection verticale, en termes d'encombrement, et d'autre part de l'avantage qu'offre le fait d'avoir des grilles de contrôle et de sélection distinctes pour l'optimisation du processus de programmation. Il apparaîtra clairement à l'homme de l'art que le procédé selon l'invention est susceptible de diverses autres variantes de réalisation et applications.
Notamment, bien que l'on ait décrit dans ce qui précède la formation de deux cellules mémoire jumelles, un mode de réalisation du procédé selon l'invention peut viser la réalisation de cellules mémoire "unitaires", c'est-à-dire sans cellule mémoire jumelle partageant la même grille de sélection verticale SG. Inversement, des modes de réalisations peuvent viser la réalisation collective et simultanée d'une ou de plusieurs rangées de cellules mémoire jumelles, par exemple dans le cadre de la réalisation d'un circuit à mémoire MEM1 programmable et effaçable électriquement du type montré sur la figure 27. Le circuit MEM1 est réalisé sur une plaquette de semi- conducteur et forme un circuit intégré IC. Il comprend des lignes de mot jumelles WLi, WLi+i du type montré sur la figure 26, réalisées sur le substrat PW, deux lignes de mot jumelles WLi, WLi_ri comportant des cellules mémoire jumelles partageant la même ligne de sélection SLi,i+1.
Les lignes de sélection SL et les lignes de contrôle de grille CGL sont reliées à un décodeur de ligne de mot WLDEC qui leur applique des tensions d'effacement, de programmation et de lecture de cellules mémoire. Les lignes de bit BL reliées aux régions de drain n1 des cellules mémoire sont reliées à un ensemble de verrous de programmation BLT et à un ensemble d'amplificateurs de lecture SA par l'intermédiaire d'un décodeur de colonne CDEC. Ces éléments sont reliés à un circuit de contrôle CCT qui assure le séquencement d'opérations de programmation et d'effacement conformes à l'un des procédés décrits plus haut. Il apparaîtra clairement à l'homme de l'art qu'une cellule mémoire selon l'invention est susceptible d'être réalisée dans d'autres filières technologiques, les matériaux cités dans la description qui précède, notamment le silicium, de dioxyde de silicium, le polysilicium, n'étant que des exemples.
De même, le procédé décrit plus haut, de formation de la région Dl' de la couche diélectrique Dl et de formation de la protubérance p15, ne constitue qu'un exemple de réalisation. D'autres techniques peuvent permettre de réaliser une grille flottante FG comprenant une protubérance permettant d'effacer la cellule mémoire par l'intermédiaire de la grille de sélection. Le procédé décrit présente simplement l'avantage de ne pas nécessiter une étape supplémentaire de fabrication pour réaliser la protubérance, lorsque le dépôt d'un matériau diélectrique haute tension sur le substrat est rendu nécessaire par la réalisation simultanée de transistors haute tension.

Claims (16)

  1. REVENDICATIONS1. Cellule mémoire (C3, C31, C32, C33) formée sur un substrat semi-conducteur (WF), comprenant une grille de 5 sélection verticale (SG) s'étendant dans une tranchée (10) pratiquée dans le substrat, une grille flottante (FG) s'étendant au-dessus du substrat, et une grille de contrôle horizontale (CG) s'étendant au-dessus de la grille flottante (FG), caractérisée en ce que la grille 10 flottante (FG) s'étend également au-dessus d'une partie de la grille de sélection verticale (SCG), sur une distance de recouvrement (Dov) non nulle.
  2. 2. Cellule mémoire (C31, C32) selon la revendication 15 1, dans laquelle la tranchée (10) est recouverte d'une couche diélectrique (Dl) comprenant une région (Dl') de plus forte épaisseur à proximité de la surface du substrat. 20
  3. 3. Cellule mémoire (C31) selon la revendication 2, dans laquelle la grille flottante présente une protubérance (p15) qui s'étend en dessous de la surface du substrat dans la région (Dl') de plus forte épaisseur de la couche diélectrique (Dl), et présente une face en 25 regard d'une partie de la grille de sélection verticale (SG).
  4. 4. Cellule mémoire selon l'une des revendications 1 à 3, comprenant une région de canal vertical (CH2) 30 s'étendant en face de la grille de sélection (SG) et reliée électriquement à une couche enterrée (NL) formant un plan de source collectif (SCL) pour la collecte de courants de programmation de la cellule mémoire et de cellules mémoire formées sur le même substrat. 35
  5. 5. Groupe de cellules mémoire comprenant une première (C3) et une seconde (C3') cellules mémoire selon l'une des revendications 1 à 4, partageant la même grille de sélection verticale (SG).
  6. 6. Circuit à mémoire (IC, MEM1), caractérisé en ce qu'il comprend un plan mémoire comprenant une pluralité de cellules mémoire (C31, C32, C33) selon l'une des revendications 1 à 5.
  7. 7. Circuit à mémoire (IC, MEM1) comprenant une cellule mémoire selon l'une des revendications 1 à 5, et des moyens (CCT) de programmation de la cellule mémoire configurés pour appliquer au substrat (PW), à la grille de sélection verticale (SG), à la grille de contrôle horizontale (CG) et à des régions de drain (n1) et de source (nO) de la cellule mémoire, des potentiels électriques tels que des électrons circulent dans une région de canal vertical (CH2) s'étendant en face de la grille de sélection (SG) et sont injectés dans la grille flottante (FG) dans une zone d'injection située dans une région de canal horizontal (CH1) s'étendant en face de la grille flottante (FG).
  8. 8. Circuit à mémoire (IC, MEM1) comprenant une cellule mémoire selon la revendication 3 et des moyens (CCT) d'effacement de la cellule mémoire par effet tunnel configurés pour appliquer à la grille de sélection verticale (SG) et la grille de contrôle horizontale (CG) de la cellule mémoire des potentiels électriques tels que des charges électriques sont extraites de la grille flottante et recueillies par la grille de sélection verticale (SG) par l'intermédiaire de la protubérance (p15) de la grille flottante et du matériau diélectrique(Dl', D2) s'étendant entre la protubérance (p15) et la grille de sélection verticale (SG).
  9. 9. Procédé de fabrication sur un substrat semi- conducteur (WF) d'une cellule mémoire (C3, C31, C32, C33) programmable électriquement, comprenant les étapes consistant à : - graver une tranchée (10) dans le substrat, - déposer dans la tranchée une première couche 10 diélectrique (Dl), - déposer sur le substrat une première couche conductrice (Pl) et graver la première couche conductrice pour former une grille de sélection verticale (SG) s'étendant dans la tranchée (10), 15 - déposer sur le substrat une seconde couche diélectrique (D2), - déposer sur la seconde couche diélectrique (D2) une seconde couche conductrice (P2), et - graver la seconde couche conductrice de manière à 20 former une grille flottante (FG), procédé caractérisé en ce que la seconde couche conductrice (P2) est gravée de manière que la grille flottante (FG) recouvre partiellement la grille de sélection verticale (SG) sur une distance de recouvrement 25 (Dov) non nulle.
  10. 10. Procédé selon la revendication 9, dans lequel la seconde couche conductrice (P2) est gravée à partir d'un plan de photolithographie définissant entre le bord 30 proximal de la grille flottante (FG) et le bord proximal correspondant de la grille de sélection verticale (SG) une distance de recouvrement théorique (Dovt) au moins égale à une tolérance de photolithographie (T) du procédé de fabrication. 35
  11. 11. Procédé selon l'une des revendications 9 et 10, comprenant une étape préliminaire consistant à implanter dans le substrat un plan conducteur (nO, NL) formant une ligne de source pour la cellule mémoire.
  12. 12. Procédé selon l'une des revendications 9 à 11, comprenant une étape consistant à réaliser dans la couche diélectrique (Dl) recouvrant la tranchée, une région (Dl') de plus forte épaisseur située à proximité de la surface du substrat.
  13. 13. Procédé selon la revendication 12, comprenant une étape consistant à réaliser un creux (15, 16) dans la région de plus forte épaisseur (Dl') de la couche 15 diélectrique (Dl).
  14. 14. Procédé selon la revendication 13, dans lequel le creux (15) est conformé de manière à s'étendre en dessous de la surface du substrat et de manière que la 20 grille flottante (FG) présente une protubérance (p15) s'étendant dans le creux (15) et présentant une face en regard d'une partie de la grille de sélection verticale (SG). 25
  15. 15. Procédé selon l'une des revendications 9 à 14, comprenant des étapes de dépôt d'une troisième couche diélectrique (D3) sur la seconde couche conductrice (P2) et de dépôt d'une troisième couche conductrice (P3) sur la troisième couche diélectrique (D3), et une étape de 30 gravure simultanée de la troisième couche conductrice (P3) et de la seconde couche conductrice (P2), pour former une grille de contrôle horizontale (CG) sur la grille flottante (FG).
  16. 16. Procédé de fabrication d'un circuit intégré (IC) sur plaquette de semi-conducteur (WF), incluant le procédé de fabrication d'une cellule mémoire selon l'une des revendications 9 à 15.
FR1360742A 2013-10-31 2013-10-31 Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees Expired - Fee Related FR3012672B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR1360742A FR3012672B1 (fr) 2013-10-31 2013-10-31 Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees
CN201810150720.4A CN108198816B (zh) 2013-10-31 2014-10-30 包含非自对准水平和垂直控制栅极的存储器单元
CN201410598228.5A CN104600075B (zh) 2013-10-31 2014-10-30 存储器单元、电路以及制造存储器单元的方法
US14/528,785 US9406686B2 (en) 2013-10-31 2014-10-30 Memory cell comprising non-self-aligned horizontal and vertical control gates
CN201420638559.2U CN204271081U (zh) 2013-10-31 2014-10-30 存储器单元及电路
US15/195,784 US9941369B2 (en) 2013-10-31 2016-06-28 Memory cell comprising non-self-aligned horizontal and vertical control gates
US15/914,846 US10403730B2 (en) 2013-10-31 2018-03-07 Memory cell comprising non-self-aligned horizontal and vertical control gates
US16/513,145 US10686046B2 (en) 2013-10-31 2019-07-16 Memory cell comprising non-self-aligned horizontal and vertical control gates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1360742A FR3012672B1 (fr) 2013-10-31 2013-10-31 Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees

Publications (2)

Publication Number Publication Date
FR3012672A1 true FR3012672A1 (fr) 2015-05-01
FR3012672B1 FR3012672B1 (fr) 2017-04-14

Family

ID=49713385

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1360742A Expired - Fee Related FR3012672B1 (fr) 2013-10-31 2013-10-31 Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees

Country Status (3)

Country Link
US (4) US9406686B2 (fr)
CN (3) CN108198816B (fr)
FR (1) FR3012672B1 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3012672B1 (fr) * 2013-10-31 2017-04-14 Stmicroelectronics Rousset Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees
FR3017746B1 (fr) 2014-02-18 2016-05-27 Stmicroelectronics Rousset Cellule memoire verticale ayant un implant drain-source flottant non auto-aligne
US9343468B1 (en) * 2015-03-26 2016-05-17 Texas Instruments Incorporated Feed-forward bidirectional implanted split-gate flash memory cell
CN108806751B (zh) * 2017-04-26 2021-04-09 中芯国际集成电路制造(上海)有限公司 多次可程式闪存单元阵列及其操作方法、存储器件
US10553708B2 (en) * 2017-08-29 2020-02-04 International Business Machines Corporation Twin gate tunnel field-effect transistor (FET)
CN113497129B (zh) * 2020-04-07 2023-12-01 长鑫存储技术有限公司 半导体结构及其制作方法
US11404549B2 (en) * 2020-09-21 2022-08-02 Globalfoundries Singapore Pte. Ltd. Split gate flash memory cells with a trench-formed select gate
FR3121780A1 (fr) * 2021-04-13 2022-10-14 Stmicroelectronics (Rousset) Sas Cellule mémoire programmable et effaçable

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060280000A1 (en) * 2005-01-18 2006-12-14 Mammen Thomas CAcT-Tg (CATT) low voltage NVM cells
US20090242959A1 (en) * 2008-03-28 2009-10-01 Chrong-Jung Lin Flash Memory Cell

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278438A (en) 1991-12-19 1994-01-11 North American Philips Corporation Electrically erasable and programmable read-only memory with source and drain regions along sidewalls of a trench structure
US5495441A (en) 1994-05-18 1996-02-27 United Microelectronics Corporation Split-gate flash memory cell
US5675161A (en) 1995-03-28 1997-10-07 Thomas; Mammen Channel accelerated tunneling electron cell, with a select region incorporated, for high density low power applications
US5745410A (en) 1995-11-17 1998-04-28 Macronix International Co., Ltd. Method and system for soft programming algorithm
JPH11162181A (ja) 1997-11-26 1999-06-18 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
EP1142326A4 (fr) * 1998-12-21 2003-08-20 Sony Electronics Inc Procede et appareil de production de coupons electroniques
US6496417B1 (en) 1999-06-08 2002-12-17 Macronix International Co., Ltd. Method and integrated circuit for bit line soft programming (BLISP)
FR2805653A1 (fr) 2000-02-28 2001-08-31 St Microelectronics Sa Memoire serie programmable et effacable electriquement a lecture par anticipation
TW546778B (en) 2001-04-20 2003-08-11 Koninkl Philips Electronics Nv Two-transistor flash cell
TW484213B (en) 2001-04-24 2002-04-21 Ememory Technology Inc Forming method and operation method of trench type separation gate nonvolatile flash memory cell structure
JP2005510889A (ja) 2001-11-27 2005-04-21 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ バイト消去可能なｅｅｐｒｏｍメモリを有する半導体デバイス
US7339822B2 (en) 2002-12-06 2008-03-04 Sandisk Corporation Current-limited latch
US6894339B2 (en) 2003-01-02 2005-05-17 Actrans System Inc. Flash memory with trench select gate and fabrication process
CN100388501C (zh) * 2004-03-26 2008-05-14 力晶半导体股份有限公司 与非门型闪存存储单元列及其制造方法
CN100514495C (zh) 2005-01-20 2009-07-15 义隆电子股份有限公司 应用在非挥发性分离栅存储器的写入操作电路及方法
US7342272B2 (en) * 2005-08-31 2008-03-11 Micron Technology, Inc. Flash memory with recessed floating gate
CN100477232C (zh) * 2006-01-19 2009-04-08 力晶半导体股份有限公司 非挥发性存储器及其制造方法与操作方法
US7253057B1 (en) * 2006-04-06 2007-08-07 Atmel Corporation Memory cell with reduced size and standby current
US7696044B2 (en) * 2006-09-19 2010-04-13 Sandisk Corporation Method of making an array of non-volatile memory cells with floating gates formed of spacers in substrate trenches
US20090236658A1 (en) * 2008-03-18 2009-09-24 Qimonda Ag Array of vertical trigate transistors and method of production
US7851846B2 (en) 2008-12-03 2010-12-14 Silicon Storage Technology, Inc. Non-volatile memory cell with buried select gate, and method of making same
JP2010171055A (ja) * 2009-01-20 2010-08-05 Elpida Memory Inc 半導体装置およびその製造方法
US8901634B2 (en) * 2012-03-05 2014-12-02 Stmicroelectronics (Rousset) Sas Nonvolatile memory cells with a vertical selection gate of variable depth
FR2987697A1 (fr) * 2012-03-05 2013-09-06 St Microelectronics Rousset Procede de fabrication d'une memoire non volatile
US8940604B2 (en) 2012-03-05 2015-01-27 Stmicroelectronics (Rousset) Sas Nonvolatile memory comprising mini wells at a floating potential
FR3012673B1 (fr) 2013-10-31 2017-04-14 St Microelectronics Rousset Memoire programmable par injection de porteurs chauds et procede de programmation d'une telle memoire
FR3012672B1 (fr) * 2013-10-31 2017-04-14 Stmicroelectronics Rousset Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees
FR3017746B1 (fr) * 2014-02-18 2016-05-27 Stmicroelectronics Rousset Cellule memoire verticale ayant un implant drain-source flottant non auto-aligne

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060280000A1 (en) * 2005-01-18 2006-12-14 Mammen Thomas CAcT-Tg (CATT) low voltage NVM cells
US20090242959A1 (en) * 2008-03-28 2009-10-01 Chrong-Jung Lin Flash Memory Cell

Also Published As

Publication number Publication date
US10686046B2 (en) 2020-06-16
CN204271081U (zh) 2015-04-15
US9406686B2 (en) 2016-08-02
US20160308011A1 (en) 2016-10-20
US10403730B2 (en) 2019-09-03
US20180197963A1 (en) 2018-07-12
CN104600075A (zh) 2015-05-06
US9941369B2 (en) 2018-04-10
US20190341462A1 (en) 2019-11-07
CN104600075B (zh) 2018-03-09
FR3012672B1 (fr) 2017-04-14
CN108198816B (zh) 2022-12-02
US20150117117A1 (en) 2015-04-30
CN108198816A (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
FR3017746A1 (fr) Cellule memoire verticale ayant un implant drain-source flottant non auto-aligne
FR3012672A1 (fr) Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees
FR3030883A1 (fr) Cellule memoire a grille de selection verticale formee dans un substrat de type fdsoi
FR3012673A1 (fr) Memoire programmable par injection de porteurs chauds et procede de programmation d'une telle memoire
FR2987696A1 (fr) Procede de lecture ecriture de cellules memoire non volatiles
FR2996680A1 (fr) Memoire non volatile comportant des transistors de selection verticaux
EP0648375B1 (fr) Memoire eeprom de type flash a triples grilles et son procede de fabrication
FR3021804A1 (fr) Cellule memoire non volatile duale comprenant un transistor d'effacement
FR3021803A1 (fr) Cellules memoire jumelles accessibles individuellement en lecture
FR2987697A1 (fr) Procede de fabrication d'une memoire non volatile
FR3036221A1 (fr) Structure d'interconnexion de cellules memoire jumelles
EP2286450B1 (fr) Memoire a structure du type eeprom et a lecture seule
FR3080949A1 (fr) Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication
FR3071355B1 (fr) Cellule-memoire eeprom compacte
FR3000838A1 (fr) Procede de fabrication d’une memoire non volatile
EP1863035A1 (fr) Mémoire EEPROM ayant une résistance contre le claquage de transistors améliorée
EP2613342A2 (fr) Procédé de fabrication d'une cellule mémoire non volatile à double grille
EP0468901B1 (fr) Procédé de fabrication de mémoire EPROM à drain et source de structures différentes
FR3139233A1 (fr) Procédé de fabricaiton d’un circuit intégré et circuit intégré correspondant
WO2015039974A2 (fr) Cellule de mémoire non volatile, procédé de programmation, d'effacement et de lecture d'une telle cellule et dispositif de mémoire non volatile
EP2824708A1 (fr) Cellule de mémoire non volatile, procédé pour programmer, effacer et lire une telle cellule et dispositif de mémoire non volatile

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

ST Notification of lapse

Effective date: 20210605