FR3011678A1 - Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant - Google Patents

Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant Download PDF

Info

Publication number
FR3011678A1
FR3011678A1 FR1359703A FR1359703A FR3011678A1 FR 3011678 A1 FR3011678 A1 FR 3011678A1 FR 1359703 A FR1359703 A FR 1359703A FR 1359703 A FR1359703 A FR 1359703A FR 3011678 A1 FR3011678 A1 FR 3011678A1
Authority
FR
France
Prior art keywords
transistor
width
incision
channel region
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1359703A
Other languages
English (en)
Other versions
FR3011678B1 (fr
Inventor
Denis Rideau
Elise Baylac
Emmanuel Richard
Francois Andrieu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics SA, STMicroelectronics Crolles 2 SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1359703A priority Critical patent/FR3011678B1/fr
Priority to US14/505,570 priority patent/US20150097241A1/en
Publication of FR3011678A1 publication Critical patent/FR3011678A1/fr
Priority to US14/965,990 priority patent/US20160099183A1/en
Application granted granted Critical
Publication of FR3011678B1 publication Critical patent/FR3011678B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

Procédé de relaxation des contraintes mécaniques transversales dans la région active d'un transistor MOS (TR). Le procédé comprend une réalisation d'au moins une incitation (IN01,... IN07) isolante dans la région active du transistor séparant en deux parties chacune des régions de drain (RD01,..., RD08), de source (RS08,..., RS08) et de canal du transistor. L'invention concerne également le circuit intégré comprenant le transistor.

Description

Procédé de relaxation des contraintes mécaniques transversales dans la région active d'un transistor MOS, et circuit intégré correspondant L'invention concerne les circuits intégrés, et plus particulièrement les contraintes mécaniques transversales dans la région active transistor MOS, c'est-à-dire les contraintes dans le sens de la largeur de la région active (la longueur de la grille d'un transistor étant la distance source-drain du transistor). Les régions actives des transistors qui incorporent les régions de source, de drain et de canal, peuvent être soumises à des contraintes mécaniques transversales qui nuisent au fonctionnement des transistors et réduisent leurs performances. Cette réduction des performances est notamment observée sur les transistors larges, de type PMOS, ou encore sur les transistors formés sur un substrat comprenant du silicium et du germanium.
La largeur d'un transistor vise la dimension du transistor comptée dans une direction transverse à la direction dans laquelle les porteurs de charge se déplacent. On peut par exemple observer une chute de l'intensité du courant de plusieurs dizaines de pourcents pour des rapports de longueur sur largeur qui se rapprochent de 0,2. Selon un mode de mise en oeuvre et de réalisation, il est proposé de relaxer les contraintes mécaniques transversales dans la région active d'un transistor MOS de façon simple à réaliser. Selon un aspect, il est proposé un procédé de relaxation, c'est- à-dire de relâchement, des contraintes mécaniques transversales dans la région active d'un transistor MOS. Le procédé selon cet aspect comprend une réalisation d'au moins une incision isolante, par exemple en dioxyde de silicium, dans au moins la région de canal du transistor, s'étendant dans le sens de la longueur de la région de canal et séparant en deux parties au moins la région de canal dans le sens de sa largeur. La longueur de la région de canal est la distance drain-source. La largeur de la région de canal est la dimension perpendiculaire à la longueur. Les inventeurs ont observé qu'en formant au moins une incision isolante, par exemple en dioxyde de silicium, au moins dans la région de canal d'un transistor, par exemple une incision qui s'étend dans la même direction que la direction de déplacement des porteurs de charge à travers le transistor (la direction du canal), on obtient une augmentation de la mobilité des porteurs de charge pouvant aller jusqu'à +57% (en fonction de la largeur totale du transistor) par rapport à un transistor sans incision. Une telle incision isolante peut également être appelée incision « relaxante » car, même lorsqu'elle est réalisée uniquement dans la région de canal, elle permet une relaxation des contraintes dans la région active du transistor. On pourra également former une pluralité d'incisions pour obtenir une meilleure relaxation des contraintes transversales, par exemple en formant n incisions isolantes dans au moins la région de canal du transistor, s'étendant dans le sens de la longueur de la région de canal et séparant en n+1 parties au moins la région de canal dans le sens de sa largeur. Chaque incision peut séparer également partiellement chacune des régions de drain et de source du transistor dans le sens de leur largeur, en laissant ainsi subsister des portions continues de régions drain et de source. Ceci s'applique tout particulièrement dans le cas d'un substrat du type silicium sur isolant (SOI), pour lequel si la ou les incisions s'étendent jusqu'à la couche isolante enterrée (BOX), elles ne doivent pas s'étendre sur toute la longueur des régions de source et de drain. Si par contre elles s'étendent sur toute la longueur des régions de source et de drain, elles ne doivent pas s'étendre jusqu'à la couche isolante enterrée.
Réaliser des incisions également dans les régions de source et de drain permet d'obtenir une meilleure relaxation puisque les contraintes mécaniques transversales sont relaxées dans une zone plus grande.
On peut former des incisions ayant différentes largeurs. Toutefois, il est préférable de réduire la surface occupée par les transistors, tout en formant des incisions suffisamment larges pour obtenir une relaxation des contraintes. A titre indicatif, on peut réaliser chaque incision avec une largeur comprise entre 10 et 20 nanomètres. La largeur de chaque partie de chacune des régions de drain, de source et/ou de canal du transistor, peut être ajustée pour obtenir une bonne relaxation. En effet, si cette largeur est trop importante, on peut voir apparaître de nouveau des contraintes transversales. A titre indicatif, la largeur de chacune desdites parties peut être comprise entre 50 et 120 nanomètres. Cette largeur correspond à l'espace entre deux incisions. On peut former le transistor ayant une largeur totale élevée, par exemple supérieure à 120 nanomètres voire supérieure à 500 nanomètres. Il est en effet avantageux de relaxer les contraintes transversales au sein de tels transistors larges. Chaque incision peut comprendre une tranchée d'isolation peu profonde. Ainsi, la réalisation des incisions peut être mise en oeuvre simultanément à la réalisation des tranchées d'isolation peu profondes formées autour des régions actives des transistors pour assurer une isolation latérale. Le transistor peut être réalisé sur un substrat du type silicium sur isolant (« SOI : Silicon On Insulator » en langue anglaise), par exemple du type silicium sur isolant totalement déserté (« FDSOI : Fully Depleted Silicon On Insulator » en langue anglaise). Un tel substrat comprend un film de silicium séparé d'un substrat porteur par une couche isolante enterrée (communément désignée par l'homme du métier sous l'acronyme anglo-saxon « BOX »), et on peut réaliser chaque incision dans le film de silicium.
Chaque incision peut s'étendre partiellement dans l'épaisseur du film de silicium sans atteindre la couche isolante enterrée. Selon un autre aspect, il est proposé un circuit intégré comprenant au moins un transistor MOS.
Le circuit intégré selon cet aspect comporte au moins dans sa région de canal au moins une incision isolante s'étendant dans le sens de la longueur de la région de canal et séparant en deux parties, au moins la région de canal dans le sens de sa largeur. Le circuit intégré peut comprendre n incisions dans au moins la région de canal du transistor, s'étendant dans le sens de la largeur de la région de canal et séparant en n+1 parties au moins la région de canal dans le sens de sa largeur. Chaque incision peut séparer également partiellement chacune des régions de drain et de source du transistor en plusieurs parties dans le sens de leur largeur, en laissant subsister des régions continues de source et de drain. Chaque incision peut avoir une largeur comprise entre 10 et 20 nano mètres. La largeur de chacune desdites parties peut être comprise entre 50 et 120 nanomètres. Le transistor peut avoir une largeur totale supérieure à 120 nanomètres voire supérieure à 500 nanomètres. Chaque incision peut comprendre une tranchée d'isolation peu profonde.
Le transistor peut être situé sur un substrat du type silicium sur isolant comprenant un film de silicium séparé d'un substrat porteur par une couche isolante enterrée, et chaque incision est avantageusement située dans le film de silicium. Chaque incision peut être située dans le film de silicium sans atteindre la couche isolante enterrée. La hauteur de chaque incision située dans le film de silicium peut être inférieure à l'épaisseur du film de silicium. D'autres avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de mise en oeuvre et de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - la figure 1 est une vue de dessus d'un transistor selon un mode de réalisation de l'invention, - la figure 2 est une vue en coupe d'un transistor selon un mode de réalisation de l'invention, - la figure 3 est une vue en coupe d'un transistor selon un autre mode de réalisation de l'invention, et - la figure 4 est une vue de dessus d'un transistor selon encore un autre mode de réalisation de l'invention. Sur la figure 1, on a représenté schématiquement un transistor MOS TR en vue de dessus, comprenant une région de grille RG qui s'étend dans la direction de la largeur W du transistor TR, une région de drain RD et une région de source RS. La largeur W du transistor est la largeur W de sa région de canal et la longueur L de la grille est la longueur du canal. Préalablement à la formation de la région de grille RG, pour relaxer les contraintes mécaniques transversales, on a formé plusieurs incisions IN01, IN02, IN03, IN04, IN05, IN06, IN07 dans une région du substrat destinée à devenir la région de canal du transistor TR. Ces incisions ont une largeur LIN choisie par exemple pour suffisamment relaxer les contraintes mécaniques transversales, et également choisie pour ne pas trop augmenter la surface occupée par le transistor TR.
Les incisions INO1 à IN07 peuvent être des tranchées d'isolation peu profondes. En d'autres termes, elles peuvent être réalisées, de façon classique et connue en soi, simultanément à la réalisation des tranchées d'isolation peu profondes qui isolent latéralement les régions actives des transistors.
Alternativement, on peut former des incisions lors d'étapes spécifiques qui ne sont pas communes à celles de fabrication des tranchées d'isolation peu profonde. On pourra ainsi former des tranchées ayant une profondeur plus faible.
Dans le mode de réalisation de la figure 1 et de la figure 2, les incisions ne s'étendent qu'à travers la région de canal, on peut ainsi former des transistors selon des procédés bien connus de l'homme du métier sous l'expression anglo-saxonne « gate-last ».
Sur la figure 2, on a représenté une vue en coupe du transistor TR selon la ligne II-II de la figure 1. Les incisions sont au nombre de sept, on obtient donc huit parties de régions de canal RC01, RCO2, RC03, RC04, RC05, RC06, RCO7 et RC08.
Bien que ça ne soit pas obligatoire, il est possible de former le transistor TR sur un support de type silicium sur isolant comprenant un substrat porteur SUP, une couche isolante enterrée ISO, et un film de silicium dans lequel sont formées les incisions INO1 à IN07. En outre, des tranchées d'isolation profondes TIP sont disposées de part et d'autre du transistor TR. Ces tranchées traversent la couche isolante enterrée ISO et s'étendent dans le substrat porteur SUP. On peut noter que dans la variante illustrée sur la figure 2, les incisions INO1 à IN07 ne s'étendent qu'à travers la région de canal et dans le film de silicium sans atteindre la couche isolante enterrée ISO. On peut noter que l'on obtient un effet de relaxation des contraintes même avec des incisions très peu profondes. D'autres profondeurs d'incision sont possibles. En particulier, il est possible de former des incisions qui s'étendent jusqu'à la couche isolante enterrée ISO, comme illustré sur la variante de réalisation de la figure 3 qui est une vue en coupe passant par la région de grille RG du transistor TR. Enfin, comme illustré sur la figure 4, les incisions peuvent en variante s'étendre au delà de la région de canal du transistor TR.
En s'étendant dans les régions de source et de drain, on obtient huit parties de drain RD01, RD02, RD03, RD04, RD05, RD06, RD07 et RD08, ainsi que huit parties de source RS01, RS02, RS03, RS04, RS05, RS06, R507 et RS08.
Les incisions INO1 à IN07 ne séparent que partiellement les parties de drain RD01 à RD08, et elles ne séparent que partiellement les parties de source RS01 à RS08. En effet, les incisions INO1 à IN07 ne s'étendent pas sur la totalité de la longueur des régions de drain et de source. On obtient ainsi, en particulier dans une technologie SOI, des portions continues de régions de source et de drain pour un même transistor, quand bien même les incisions peuvent s'étendre jusqu'à la couche isolante enterrée. Pour des incisions qui ne s'étendent pas jusqu'à la couche isolante enterrée, il est possible de former des incisions qui s'étendent sur toute la longueur des régions de source et de drain, qui forment alors des portions continues de source et de drain sous les incisions. On peut constater que sans les incisions INO1 à IN07, on aurait une largeur totale du transistor plus élevée. A titre d'exemple, pour une largeur d'incision LIN d'environ 20 nanomètres, et pour une largeur de partie WP d'environ 80 nanomètres, on a une perte de largeur de l'ordre de 20%. Toutefois, il convient de noter que la mobilité des porteurs de charges est suffisamment améliorée par la relaxation des contraintes mécaniques pour compenser cette baisse de largeur. Selon un aspect de l'invention, on obtient une relaxation des contraintes mécaniques transversales. Cette relaxation permet d'obtenir une amélioration de la mobilité des porteurs de charges qui compense toute perte de largeur de transistor. En outre, selon un autre aspect de l'invention, l'invention peut être mise en oeuvre sans nécessiter d'étape supplémentaire de fabrication, notamment en utilisant des tranchées d'isolation peu profondes.
L'invention s'applique à tout type de technologie (substrat massif (« bulk »), silicium sur isolant (SOI), silicium sur isolant totalement déserté (« FDSOI : Fully Depleted SOI ») ou partiellement déserté (« PDSOI : Partially Depleted SOI »)).

Claims (20)

  1. REVENDICATIONS1. Procédé de relaxation des contraintes mécaniques transversales dans la région active d'un transistor MOS (TR), comprenant une réalisation d'au moins une incision isolante (IN01,...IN07) dans au moins la région de canal du transistor, s'étendant dans le sens de la longueur de la région de canal et séparant en deux parties au moins la région de canal dans le sens de sa largeur.
  2. 2. Procédé selon la revendication 1, comprenant une formation de n incisions isolantes (IN01,...IN07) dans au moins la région de canal du transistor, s'étendant dans le sens de la longueur de la région de canal et séparant en n+1 parties au moins la région de canal dans le sens de sa largeur.
  3. 3. Procédé selon la revendication 1 ou 2, dans lequel chaque incision sépare également partiellement chacune des régions de drain (RD01, RD08) et de source (RS01, ..., RS08) du transistor en plusieurs parties dans le sens de leur largeur.
  4. 4. Procédé selon l'une quelconque des revendications précédentes, dans lequel chaque incision a une largeur (LIN) comprise entre 10 et 20 nanomètres.
  5. 5. Procédé selon l'une quelconque des revendications précédentes, dans lequel la largeur (WP) de chacune desdites parties est comprise entre 50 et 120 nanomètres.
  6. 6. Procédé selon l'une quelconque des revendications précédentes, dans lequel on forme un transistor ayant une largeur totale supérieure à 120 nanomètres.
  7. 7. Procédé selon la revendication 6, dans lequel on forme un transistor ayant une largeur totale supérieure à 500 nanomètres.
  8. 8. Procédé selon l'une quelconque des revendications, dans lequel chaque incision (IN01,...IN07) comprend une tranchée d'isolation peu profonde.
  9. 9. Procédé selon l'une quelconque des revendications précédentes, dans lequel on réalise le transistor sur un substrat du type silicium sur isolant comprenant un film de silicium séparé d'unsubstrat porteur (SUP) par une couche isolante enterrée (ISO), et on réalise chaque incision dans le film de silicium.
  10. 10. Procédé selon la revendication 9, dans lequel chaque incision s'étend partiellement dans l'épaisseur du film de silicium sans atteindre la couche isolante enterrée.
  11. 11. Circuit intégré comprenant au moins un transistor MOS (TR) comportant au moins dans sa région de canal au moins une incision isolante (IN01,...IN07) s'étendant dans le sens de la longueur de la région de canal et séparant en deux parties au moins la région de canal dans le sens de sa largeur.
  12. 12. Circuit intégré selon la revendication 11, comprenant n incisions isolantes (IN01,...IN07) dans au moins la région de canal du transistor, s'étendant dans le sens de la largeur de la région de canal et séparant en n+1 parties au moins la région de canal dans le sens de sa largeur.
  13. 13. Circuit intégré selon la revendication 11 ou 12, dans lequel chaque incision sépare également partiellement chacune des régions de drain (RD01, RD08) et de source (RS01, ..., R508) du transistor en plusieurs parties dans le sens de leur largeur.
  14. 14. Circuit intégré selon l'une quelconque des revendications 11 à 13, dans lequel chaque incision a une largeur (LIN) comprise entre 10 et 20 nanomètres.
  15. 15. Circuit intégré selon l'une quelconque des revendications 11 à 14 dans lequel la largeur (WD) de chacune desdites parties est comprise entre 50 et 120 nanomètres.
  16. 16. Circuit intégré selon l'une quelconque des revendications 11 à 15 dans lequel le transistor a une largeur totale supérieure à 120 nanomètres.
  17. 17. Circuit intégré selon la revendication 16, dans lequel le transistor a une largeur totale supérieure à 500 nanomètres.
  18. 18. Circuit intégré selon l'une quelconque des revendications 11 à 17, dans lequel chaque incision (IN01,...IN07) comprend une tranchée d'isolation peu profonde.
  19. 19. Circuit intégré selon l'une quelconque des revendications 11 à 18, dans lequel le transistor est situé sur un substrat du type silicium sur isolant comprenant un film de silicium séparé d'un substrat porteur (SUP par une couche isolante enterrée (ISO), et chaque incision est située dans le film de silicium.
  20. 20. Circuit intégré selon la revendication 19, la hauteur de chaque incision située dans le film de silicium est inférieure à l'épaisseur du film de silicium.
FR1359703A 2013-10-07 2013-10-07 Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant Active FR3011678B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1359703A FR3011678B1 (fr) 2013-10-07 2013-10-07 Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant
US14/505,570 US20150097241A1 (en) 2013-10-07 2014-10-03 Method for relaxing the transverse mechanical stresses within the active region of a mos transistor, and corresponding integrated circuit
US14/965,990 US20160099183A1 (en) 2013-10-07 2015-12-11 Method for relaxing the transverse mechanical stresses within the active region of a mos transistor, and corresponding integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1359703A FR3011678B1 (fr) 2013-10-07 2013-10-07 Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant

Publications (2)

Publication Number Publication Date
FR3011678A1 true FR3011678A1 (fr) 2015-04-10
FR3011678B1 FR3011678B1 (fr) 2017-01-27

Family

ID=49620193

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1359703A Active FR3011678B1 (fr) 2013-10-07 2013-10-07 Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant

Country Status (2)

Country Link
US (2) US20150097241A1 (fr)
FR (1) FR3011678B1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882005B2 (en) * 2015-06-22 2018-01-30 International Business Machines Corporation Fully depleted silicon-on-insulator device formation
FR3041145B1 (fr) 2015-09-11 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une structure de canal de transistor en contrainte uni-axiale
FR3046492B1 (fr) 2015-12-31 2018-03-23 Stmicroelectronics Sa Procede de realisation de transistors mos contraints
KR20210028270A (ko) * 2018-08-02 2021-03-11 생-고뱅 어브레이시브즈, 인코포레이티드 마모검출센서를 포함하는 연마용품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145267A1 (en) * 2004-12-31 2006-07-06 Dongbuanam Semiconductor Inc. Semiconductor device and method for manufacturing the same
US20060220155A1 (en) * 2005-03-29 2006-10-05 Oki Electric Industry Co., Ltd. Semiconductor device
US20070141787A1 (en) * 2005-11-10 2007-06-21 Stmicroelectronics S.R.L. Method for manufacturing a vertical-gate mos transistor with countersunk trench-gate
US20080251842A1 (en) * 2007-03-07 2008-10-16 Gaku Sudo P-Channel FET Whose Hole Mobility is Improved by Applying Stress to the Channel Region and a Method of Manufacturing the Same
US20110073965A1 (en) * 2009-09-28 2011-03-31 Koh Joon-Young Gate pattern of semiconductor device and method for fabricating the same
US20120112258A1 (en) * 2010-11-05 2012-05-10 Elpida Memory, Inc. Semiconductor device and method of forming the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959697A (en) * 1988-07-20 1990-09-25 Vtc Incorporated Short channel junction field effect transistor
JP3635683B2 (ja) * 1993-10-28 2005-04-06 ソニー株式会社 電界効果トランジスタ
US5675164A (en) * 1995-06-07 1997-10-07 International Business Machines Corporation High performance multi-mesa field effect transistor
JP3949193B2 (ja) * 1996-08-13 2007-07-25 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6611037B1 (en) * 2000-08-28 2003-08-26 Micron Technology, Inc. Multi-trench region for accumulation of photo-generated charge in a CMOS imager
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
JP2005051022A (ja) * 2003-07-28 2005-02-24 Seiko Epson Corp 半導体装置およびその製造方法
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
US7301185B2 (en) * 2004-11-29 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage transistor device having an interlayer dielectric etch stop layer for preventing leakage and improving breakdown voltage
JP2006210584A (ja) * 2005-01-27 2006-08-10 Seiko Epson Corp 半導体装置およびその製造方法
US7061029B1 (en) * 2005-02-24 2006-06-13 United Microelectronics Corp. High-voltage device structure
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7605449B2 (en) * 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
JP4711061B2 (ja) * 2005-09-13 2011-06-29 セイコーエプソン株式会社 半導体装置
US7573108B2 (en) * 2006-05-12 2009-08-11 Micron Technology, Inc Non-planar transistor and techniques for fabricating the same
US7880202B2 (en) * 2006-11-27 2011-02-01 Infineon Technologies Ag Modulated-Vt transistor
JP2008140939A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置およびその製造方法
KR100817084B1 (ko) * 2007-02-02 2008-03-26 삼성전자주식회사 고전압 트랜지스터 및 그 제조방법
JP5107680B2 (ja) * 2007-11-16 2012-12-26 パナソニック株式会社 半導体装置
US7786535B2 (en) * 2008-01-11 2010-08-31 International Business Machines Corporation Design structures for high-voltage integrated circuits
US7790542B2 (en) * 2008-06-18 2010-09-07 International Business Machines Corporation CMOS devices having reduced threshold voltage variations and methods of manufacture thereof
CN102456739A (zh) * 2010-10-28 2012-05-16 中国科学院微电子研究所 半导体结构及其形成方法
US8293602B2 (en) * 2010-11-19 2012-10-23 Micron Technology, Inc. Method of fabricating a finFET having cross-hair cells
US8921899B2 (en) * 2010-11-19 2014-12-30 Micron Technology, Inc. Double gated 4F2 dram CHC cell and methods of fabricating the same
US8294511B2 (en) * 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
JP5605241B2 (ja) * 2011-01-27 2014-10-15 富士通セミコンダクター株式会社 Ｍｏｓトランジスタおよび半導体集積回路装置の製造方法
US9041099B2 (en) * 2011-04-11 2015-05-26 Nanya Technology Corp. Single-sided access device and fabrication method thereof
US20130043513A1 (en) * 2011-08-19 2013-02-21 United Microelectronics Corporation Shallow trench isolation structure and fabricating method thereof
CN102569363B (zh) * 2012-02-15 2016-03-23 清华大学 一种耐高压隧穿晶体管及其制备方法
US9059268B2 (en) * 2012-02-15 2015-06-16 Tsinghua University Tunneling field effect transistor and method for fabricating the same
KR101983633B1 (ko) * 2012-11-30 2019-05-29 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR101998666B1 (ko) * 2013-06-25 2019-10-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102072410B1 (ko) * 2013-08-07 2020-02-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145267A1 (en) * 2004-12-31 2006-07-06 Dongbuanam Semiconductor Inc. Semiconductor device and method for manufacturing the same
US20060220155A1 (en) * 2005-03-29 2006-10-05 Oki Electric Industry Co., Ltd. Semiconductor device
US20070141787A1 (en) * 2005-11-10 2007-06-21 Stmicroelectronics S.R.L. Method for manufacturing a vertical-gate mos transistor with countersunk trench-gate
US20080251842A1 (en) * 2007-03-07 2008-10-16 Gaku Sudo P-Channel FET Whose Hole Mobility is Improved by Applying Stress to the Channel Region and a Method of Manufacturing the Same
US20110073965A1 (en) * 2009-09-28 2011-03-31 Koh Joon-Young Gate pattern of semiconductor device and method for fabricating the same
US20120112258A1 (en) * 2010-11-05 2012-05-10 Elpida Memory, Inc. Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
US20160099183A1 (en) 2016-04-07
FR3011678B1 (fr) 2017-01-27
US20150097241A1 (en) 2015-04-09

Similar Documents

Publication Publication Date Title
EP3502047A1 (fr) Transistor fet à nanofil à resistance de contact reduite
FR3016237A1 (fr) Dispositif a nanofils de semi-conducteur partiellement entoures par une grille
FR3060839A1 (fr) Procede de realisation d'un dispositif semi-conducteur a nanofil et espaceurs externe et interne alignes
FR3011678A1 (fr) Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant
FR3085536A1 (fr) Dispositif cfet et procede de fabrication d'un tel dispositif
FR3038774A1 (fr) Procede de realisation d'un transistor haute tension a encombrement reduit, et circuit integre correspondant
EP2573808A1 (fr) Circuit integré en technologie FDSOI avec partage de caisson et moyens de polarisation des plans de masse de dopage opposés présents dans un même caisson
FR3057703B1 (fr) Procede de fabrication d’un transistor a effet de champ a grille enrobante
FR3036530A1 (fr) Procede de realisation de cellules memoires du type a programmation unique comportant des condensateurs mos et circuit integre correspondant
FR3057702A1 (fr) Procede de fabrication d'un transistor a effet de champ a grille enrobante
FR3003691A1 (fr) Finfet avec grille arriere
FR3068507A1 (fr) Realisation de regions semiconductrices dans une puce electronique
EP2757590B1 (fr) Transistor à grille et à plan de masse couplés
FR3046492A1 (fr) Procede de realisation de transistors mos contraints
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
WO2014057112A1 (fr) Circuit integre comportant des transistors avec des tensions de seuil differentes
FR3106697A1 (fr) Structure de transistor
FR3066318B1 (fr) Puce a transistors nmos et pmos contraints
WO2017182739A1 (fr) Dispositif avec plaques de champ segmentees
EP2685497A1 (fr) Circuit integre sur soi comprenant une diode laterale de protection contres des decharges electrostatiques
FR3100084A1 (fr) procédé de fabrication de composants micro-électroniques
EP2428985B1 (fr) Procédé de fabrication d'un transistor MOS à canal contraint
FR3062236A1 (fr) Barre de connexion
EP2479785A1 (fr) Dispositif à effet de champ muni d'une zone barrière de diffusion de dopants localisée et procédé de réalisation
EP3968388B1 (fr) Procédé de fabrication d'une zone dopée d'un dispositif microélectronique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11