FR2943178A1

FR2943178A1 - Capteur matriciel a faible consommation

Info

Publication number: FR2943178A1
Application number: FR0951596A
Authority: FR
Inventors: Yang Ni
Original assignee: New Imaging Technologies SAS
Current assignee: New Imaging Technologies SAS
Priority date: 2009-03-13
Filing date: 2009-03-13
Publication date: 2010-09-17
Anticipated expiration: 2029-03-13
Also published as: JP2012520599A; JP5791523B2; FR2943178B1; KR20110125272A; KR101361743B1; CN102379120A; US20120074299A1; US8884205B2; CN102379120B; WO2010103464A1; EP2406944A1

Abstract

La présente invention concerne un capteur matriciel d'images comportant une pluralité de structures de détection individuelles (1 ) associées à des pixels respectifs, chaque structure de détection individuelle (1 ) comportant : - une photodiode (3 ) ayant au moins une plage de fonctionnement en mode cellule solaire, - un premier étage amplificateur (4 ) alimenté en permanence et recevant en entrée une tension dépendant de la tension de la photodiode (3 ), y compris dans ladite plage, et, - un deuxième étage amplificateur (5 ), relié à la sortie du premier étage amplificateur (4 ), et alimenté de façon différente selon que la sortie du premier étage amplificateur est lue ou non.

Description

La présente invention a pour objet un capteur matriciel d'image comportant une pluralité de structures de détection individuelles associées à des pixels respectifs. La dynamique d'un tel capteur est déterminante pour conserver toutes les informations d'une scène à observer. Dans le spectre visible, la distribution spatio- temporelle de la luminance peut être supérieure à 120dB, ce qui dépasse largement la dynamique disponible sur un capteur d'image classique. Ces derniers utilisent une loi de conversion photoélectrique linéaire dont la dynamique de fonctionnement est limitée à la fois par l'amplitude maximale du signal vidéo et le niveau des bruits à la sortie du capteur.

De nombreuses solutions sont connues pour augmenter la dynamique de fonctionnement d'un capteur d'image. Le brevet EP 1 354 360 divulgue par exemple une structure de détection individuelle CMOS associée à un pixel ayant une réponse logarithmique et une bonne qualité d'image. Cette structure de détection individuelle présente néanmoins deux défauts structurels : une forte consommation électrique lorsqu'un grand nombre de ces structures sont assemblées au sein d'une matrice pour réaliser un capteur et une apparition de colonnes noires sur l'image formée sur le capteur en cas d'une forte illumination ponctuelle et locale de la scène à observer. On a représenté à la figure 1 une structure de détection individuelle l,i selon le brevet EP 1 354 360. Cette structure l,i comporte une photodiode 4 en mode photovoltaïque (c'est-à-dire correspondant à un mode cellule solaire où la photodiode génère une tension sous éclairement) lue par un étage amplificateur 44 à impédance continue infinie comportant deux transistors MOS 41,E et 42x, la sortie de cet étage amplificateur 4,j étant connectée sur un bus de lecture 7j via un transistor MOS de sélection Cette structure comporte également un interrupteur permettant, lorsqu'il est fermé, de court-circuiter la photodiode 4, comme décrit dans le brevet EP 1 354 360. Afin de garantir la stabilité de fonctionnement de la photodiode en mode photovoltaïque, l'étage amplificateur 4,j doit être maintenu opérationnel en permanence, une alimentation dynamique de cet étage amplificateur créant des bruits de commutation non acceptables sur la photodiode 4 qui est dans un état de forte impédance. Lorsque des structures de détection l,i selon la figure 1 sont assemblées selon une matrice dont la taille est par exemple supérieure à 768x576 pixels, ce qui est la résolution standard TV en Europe, la consommation électrique nécessitée pour polariser en permanence l'étage amplificateur 4,j de chaque structure de détection individuelle 4 de la matrice peut atteindre une valeur ayant des conséquences préjudiciables pour le fonctionnement du capteur d'image réalisé à l'aide d'une telle matrice.

Comme représenté à la figure 2, une matrice comportant un grand nombre de structures de détection 4 peut présenter une capacité parasite 71 sur le bus de lecture 7i de valeur importante, ce qui peut nécessiter un plus fort courant de polarisation dans l'étage amplificateur 4,j de chaque structure de détection individuelle 4. Ce courant de polarisation est par exemple de l'ordre de 1 A, ce qui pour une matrice de 1000x1000 pixels correspond à un courant global est de lA. Une telle consommation électrique peut poser des difficultés de conception du capteur et occasionner une surchauffe de la puce à laquelle est intégré le capteur, augmentant alors le courant d'obscurité dans les photodiodes et dégradant la performance photoélectrique du capteur. Un autre inconvénient d'un capteur d'image réalisé avec des structures selon la figure 1 se traduit par le risque d'apparition de colonnes noires dans l'image formée sur ce capteur lorsque ce dernier acquiert une image d'une scène dans laquelle des sources de lumières ponctuelles très intenses sont présentes, ces colonnes noires correspondant à des pixels dont le signal ne peut être lu. Comme représenté à la figure 3, lorsqu'une source de lumière ponctuelle est projetée sur un sous-ensemble de structures de détection 4 selon la figure 1, la source de lumière provoque l'apparition d'un courant photoélectrique Ipp important dans le drain et la source du transistor de sélection entre la sortie de l'étage amplificateur 4,j et le bus de lecture, ce courant Ipp correspondant à l'apparition de photodiodes parasites 61 entre le drain du transistor 6,, et la masse et entre la source du transistor et la masse. Lorsque ce courant photoélectrique Ipp est suffisamment grand par rapport au courant de polarisation de l'étage amplificateur 4,j, aucune lecture de signal relatif à la structure de détection individuelle 4 ne peut être effectuée sur le bus de lecture 7j, ce qui provoque l'apparition d'une case noire sur l'image formée. Sachant qu'un bus de lecture est partagé par l'ensemble des structures de détection associées aux pixels d'une même colonne, ceci crée une colonne noire dans l'image formée sur le capteur. En outre, la structure de détection individuelle divulguée par le brevet EP 1 354 360 peut également ne pas être optimale en terme de compacité puisqu'elle nécessite que les transistors 41,E et 42,E de l'étage amplificateur 44 d'une part, et le transistor de sélection 6,, soient de type différent, les transistors 41,E et 42,E de l'étage amplificateur 4,i étant par exemple des transistors MOS canal P et le transistor de sélection 6,, étant un transistor MOS canal N. Avec une structure selon la figure 1, le signal de sortie de l'étage amplificateur 4,j présente en effet une tension trop faible pour qu'un transistor MOS canal P, qui serait utilisé comme transistor de sélection, puisse être débloqué. Par ailleurs, la structure de détection individuelle divulguée par le brevet EP 1 354 360 ne possède pas de moyens pour mémoriser une image. Or, la lecture progressive sur une matrice comportant de telles structures de détection individuelles crée un décalage temporel entre le début de lecture et la fin de lecture, ce qui peut causer des déformations d'objets en mouvement lorsque ces derniers sont observés par un capteur comportant une telle matrice. La présente invention a pour objet de remédier à tout ou partie de ces inconvénients et y parvient grâce a un capteur matriciel d'image comportant une pluralité de structures de détection associées à des pixels respectifs, chaque structure de détection individuelle comportant : - une photodiode ayant au moins une plage de fonctionnement en mode cellule solaire, - un premier étage amplificateur alimenté en permanence et recevant en entrée une tension dépendant de la tension de la photodiode, y compris dans ladite plage et, - un deuxième étage amplificateur, relié à la sortie du premier étage amplificateur, et alimenté de façon différente selon que la sortie du premier étage amplificateur est lue ou non. Les termes alimenté en permanence et alimenté en continu doivent être 25 compris comme étant synonymes. Par relié ci-dessus, il faut comprendre un raccordement direct ou indirect, par l'intermédiaire d'un interrupteur par exemple. Grâce à l'invention, le premier étage amplificateur est alimenté en permanence, de manière à être maintenu en fonctionnement permanent, tandis que le deuxième étage 30 amplificateur est en polarisation dynamique. Ainsi, le deuxième étage amplificateur peut ne recevoir une information du premier étage amplificateur que pendant une période donnée.

Grâce à l'invention, le premier étage amplificateur, qui doit être alimenté en permanence, n'a pour charge que le deuxième étage amplificateur, ce qui permet de ne délivrer qu'un courant de polarisation relativement faible à ce premier étage amplificateur. En outre, l'invention peut permettre que le deuxième étage amplificateur ne soit alimenté que lorsque l'on effectue une lecture de la sortie du premier étage amplificateur ou n'être alimenté de façon importante que lorsque l'on effectue une telle lecture. Chaque structure individuelle de détection comporte par exemple un interrupteur commandé pour sélectivement créer un court-circuit de la photodiode et simuler une condition d'obscurité de la photodiode ou pour maintenir la photodiode à une tension prédéfinie constante ou variable, lorsqu'il est fermé, L'alimentation des premier et deuxième étages amplificateurs, encore appelés amplificateurs tampons , correspond par exemple à l'envoi de courants de polarisation à ces premier et deuxième étages amplificateurs. La valeur du courant de polarisation du premier étage amplificateur peut être inférieure à 100 nA, étant par exemple comprise entre 10 et 50 nA. Pour un capteur comportant une matrice de 1000x1000 structures de détection, ce niveau de polarisation ne génère qu'une consommation globale de 10-50mA, contre une consommation de l'ordre de lA pour le capteur selon le brevet EP 1 354 360. En outre, le deuxième étage amplificateur étant polarisé de façon dynamique, même un courant de polarisation de ce deuxième étage de valeur relativement élevée, n'engendre pas une consommation globale pour le capteur excessive, une seule ligne de structures de détection de la matrice étant sélectionnée lors de la lecture. Par exemple pour une matrice de 1000x1000 structures de détection, chaque deuxième étage amplificateur peut être polarisé par un courant de polarisation de l'ordre de 11LtA, ce qui correspond à une consommation globale par le capteur de 1 mA pendant la période de lecture d'une ligne. Ce niveau de polarisation peut permettre d'augmenter significativement le seuil de tolérance à une surexposition causée par des sources ponctuelles. Chaque structure de détection individuelle peut comporter un système de stockage du signal, notamment la tension, en sortie du premier étage amplificateur, le système de stockage pouvant comporter un interrupteur d'échantillonnage entre les premier et deuxième étages amplificateurs, par exemple un transistor, et un moyen de stockage du signal en sortie du premier étage amplificateur, par exemple une capacité. L'interrupteur d'échantillonnage peut être un transistor à effet de champ MOS canal P ou canal N.

L'interrupteur d'échantillonnage peut permettre d'échantillonner le signal de sortie du premier étage amplificateur dans la capacité. L'interrupteur d'échantillonnage de chaque structure de détection individuelle peut être commandé simultanément de façon à ce que l'échantillonnage ait lieu au même instant pour toutes les structures de détection individuelles.

La capacité est par exemple la capacité d'entrée du deuxième étage amplificateur. Le fait de mémoriser dans la capacité du système de stockage la tension fournie par la photodiode en sortie du premier étage amplificateur peut permettre de réduire le décalage temporel induit par la lecture progressive et d'éviter ou au moins d'atténuer la déformation d'un objet en mouvement observée à l'aide du capteur. Un tel système de stockage peut par ailleurs permettre d'observer à l'aide du capteur des illuminations de courte durée, provenant par exemple d'une lampe flash. La structure de détection peut en variante être dépourvue de système de stockage tel que décrit ci-dessus, par exemple lorsque l'application dévolue au capteur tolère les déformations d'objets en mouvement. La sortie du premier étage amplificateur est par exemple alors directement reliée à l'entrée du deuxième étage amplificateur, ce qui peut permettre d'obtenir une structure de détection individuelle plus compacte. Selon un premier mode de réalisation de l'invention, le deuxième étage amplificateur n'est alimenté que lorsque la sortie du premier étage amplificateur, et par conséquent le signal acquis par la photodiode, est lue. Selon un deuxième mode de réalisation de l'invention, le deuxième étage amplificateur est alimenté selon un premier courant de polarisation en l'absence de lecture de la sortie du premier amplificateur et selon un deuxième courant de polarisation lors de la lecture de la sortie du premier amplificateur, le premier courant de polarisation étant inférieur au deuxième. Le rapport entre ces premier et deuxième courants de polarisation est par exemple compris entre 10 et 10000.

Le capteur peut comporter au moins un transistor commun à plusieurs structures de détection, notamment à des structures de détection associées à des pixels d'une même colonne de la matrice, ce transistor étant agencé pour polariser le deuxième étage amplificateur de chacune desdites structures de détection.

Le premier étage amplificateur peut comporter au moins deux transistors à effet de champ et le deuxième étage amplificateur peut comporter un transistor de sélection à effet de champ et les transistors à effet de champ du premier étage amplificateur peuvent être de même type que le transistor de sélection à effet de champ du deuxième étage amplificateur, ce qui peut permettre de bénéficier d'une structure de détection individuelle plus simple à fabriquer. L'invention permet par exemple d'utiliser des transistors de même type pour réaliser les premier et deuxième étages amplificateur. La présence dans la structure de détection individuelle de deux étages amplificateurs, peut permettre d'obtenir une tension suffisante pour débloquer par un signal de sélection à zéro volt un transistor de sélection de même type que les autres transistors des étages amplificateurs. Les deux transistors à effet de champ du premier étage amplificateur et le transistor de sélection du deuxième étage amplificateur sont par exemple des transistors MOS canal P et la photodiode est par exemple réalisée à l'aide d'une jonction comportant un substrat semi-conducteur de type P sur lequel est réalisée une diffusion de type N.

Lorsqu'un seul type de transistor est utilisé, il n'est pas nécessaire d'avoir recours à un caisson d'isolation, contrairement au cas où la structure comporterait par exemple simultanément des transistors MOS canal N et MOS canal P, ce qui permet un gain de place au sein de la structure de détection individuelle, permettant de ne pas réduire la photodiode et par conséquent, de gagner en performance photoélectrique.

Lorsque l'interrupteur d'échantillonnage utilise un transistor du même type que les transistors des premier et deuxième étages amplificateurs, ce transistor d'échantillonnage peut alors être placé dans le même caisson que ces derniers et être protégé contre une fuite de signal de lumière. L'emploi pour réaliser le transistor de sélection du deuxième étage amplificateur d'un transistor de type MOS canal P peut permettre que le courant photoélectrique Ipp induit dans le drain et la source du transistor de sélection par des photodiodes parasites soit dirigé dans le même sens que le courant de polarisation, permettant d'augmenter encore le courant de polarisation et de diminuer le risque d'apparition de colonnes de pixels noirs dans l'image formée sur le capteur, notamment en cas de surexposition à une source de lumière ponctuelle intense. Le premier étage amplificateur peut être agencé pour présenter une impédance d'entrée équivalente à celle d'une grille d'un transistor MOS lorsqu'il est alimenté en permanence. Le capteur peut encore comporter des moyens pour effectuer une lecture de la photodiode lorsque l'interrupteur commandé pour sélectivement créer un court-circuit de la photodiode ou pour la maintenir à une tension prédéfinie est ouvert et une lecture de la photodiode lorsque ledit interrupteur est fermé, ce qui peut permettre de compenser le bruit spatial fixe induit par les premier et deuxième étages amplificateurs. Le capteur peut par exemple comporter un moyen de mémorisation pour mémoriser l'une au moins des deux lectures ci-dessus. L'invention a encore pour objet, selon un autre de ses aspects un procédé de lecture du signal acquis par une structure de détection individuelle associée à un pixel d'un capteur matriciel d'image, la structure de détection individuelle comportant : - une photodiode ayant au moins une plage de fonctionnement en mode cellule solaire, - un premier étage amplificateur recevant en entrée une tension dépendant de la tension de la photodiode, y compris dans ladite plage, et, - un deuxième étage amplificateur, relié à la sortie du premier étage amplificateur, procédé dans lequel, on alimente en permanence le premier étage amplificateur et on modifie l'alimentation du deuxième étage amplificateur selon que la sortie du premier 25 étage amplificateur est lue ou non. L'alimentation du premier et du deuxième étage amplificateur correspond par exemple à l'envoi à ces étages d'un courant de polarisation. Le deuxième étage amplificateur ne reçoit par exemple un courant de polarisation que lorsque la sortie du premier étage amplificateur, et par conséquent le 30 signal acquis par la photodiode, est lue. En variante, le deuxième étage amplificateur reçoit un premier courant de polarisation en l'absence de lecture de la sortie du premier étage amplificateur et un deuxième courant de polarisation lors de la lecture de la sortie du premier étage amplificateur, le premier courant de polarisation étant inférieur au deuxième, le rapport entre ces premier et deuxième courants de polarisation étant par exemple compris entre 10 et 10000.

Chaque structure de détection individuelle peut comporter un interrupteur commandé pour sélectivement créer un court-circuit de la photodiode et simuler une condition d'obscurité de la photodiode ou pour maintenir la photodiode à une tension prédéfinie constante ou variable lorsqu'il est fermé, et une lecture du signal acquis par la structure de détection individuelle lorsque ledit interrupteur est ouvert et une lecture du signal acquis par la structure de détection individuelle lorsque ledit interrupteur est fermé peuvent être effectuées. Chaque structure de détection individuelle peut comporter un système de stockage du signal en sortie du premier étage amplificateur, comportant un interrupteur d'échantillonnage et un moyen de stockage, et le procédé peut comporter l'étape selon laquelle on échantillonne le signal de sortie du premier étage amplificateur dans le moyen de stockage, pour chaque structure individuelle de détection, par exemple. Cet échantillonnage peut avoir lieu en même temps pour toutes les structures de détection individuelles. L'invention pourra être mieux comprise au vu de la description qui va suivre 20 d'exemples non limitatifs de mise en oeuvre de celle-ci et à l'examen du dessin annexé sur lequel : - les figures 1 à 3 représentent des exemples de structures de détection individuelles selon l'enseignement du brevet EP 1 354 360, - la figure 4 représente une structure de détection individuelle selon un 25 exemple de mise en oeuvre de l'invention, - la figure 5 représente un capteur comportant une matrice de structures de détection individuelles selon l'exemple de la figure 4, - la figure 6 est un chronogramme représentant des étapes lors de la lecture d'une ligne d'une image acquise par un capteur selon la figure 5, 30 - la figure 7 représente une structure de détection individuelle selon un autre exemple de mise en oeuvre de l'invention, - la figure 8 représente un capteur comportant une matrice de structures de détection individuelles selon l'exemple de la figure 7, - la figure 9 est un chronogramme représentant des étapes lors de la lecture d'une image acquise par un capteur selon la figure 8, - la figure 10 représente un autre exemple de réalisation d'une photodiode et d'un interrupteur dans une structure de détection individuelle et, - la figure 11 représente un exemple de circuit de pilotage d'un interrupteur d'échantillonnage. On a représenté à la figure 4, une structure de détection individuelle l,i selon un 10 premier exemple de mise en oeuvre de l'invention. Cette structure de détection individuelle l,j comporte une photodiode 3,, ayant au moins une plage de fonctionnement en mode cellule solaire, un premier 4,j et un deuxième 5,j étage amplificateur, encore appelés amplificateurs tampons , et un interrupteur 8,,. 15 Comme on peut le voir sur la figure 4, le premier étage amplificateur 44 reçoit en entrée la tension induite dans la photodiode 4 lorsque cette dernière est soumise à une illumination 2, y compris dans la plage de fonctionnement en mode cellule solaire de la photodiode. La sortie du premier étage amplificateur 44 est directement reçue en entrée du deuxième étage amplificateur 5,j et la sortie de ce deuxième étage amplificateur est lue 20 sur un bus de lecture 7j commun à plusieurs structures de détection l,i associées à des pixels d'une même colonne d'une matrice comportant une pluralité de structures de détection. Dans l'exemple décrit, la photodiode 3,, est réalisée à l'aide d'une jonction comportant un substrat semi-conducteur de type P sur lequel est réalisée une diffusion de 25 type N. La jonction entre ces deux types de matériau semi-conducteur forme une jonction PN permettant la conversion photoélectrique. L'interrupteur 8,j, qui est dans l'exemple illustré un transistor à effet de champ MOS canal N permet, comme décrit dans le brevet EP 1 354 360, de court-circuiter ou non la photodiode 4 afin de simuler une obscurité absolue. 30 La grille du transistor 8,, est reliée à un bus de remise à zéro 10, RAZ, ce qui permet de contrôler l'état de cet interrupteur 8,,.

Le premier étage amplificateur 4,j comporte dans l'exemple décrit deux transistors à effet de champ MOS canal P en série 41,E et 42x, alimentés par une tension Vcc. Un courant de polarisation Ibiasi est envoyé dans le premier étage amplificateur 4,j. Comme on peut le voir sur la figure 4, le transistor 42,E est relié à une tension Vbiasi qui permet de régler le courant de polarisation du premier étage amplificateur 4,j. Ce premier étage amplificateur 4,j présente par exemple une impédance d'entrée en courant continu équivalente à celle d'une grille de transistor MOS. Le deuxième étage amplificateur comporte dans l'exemple illustré un premier et un deuxième transistor à effet de champ 51,E et 52,E qui sont des transistors MOS canal P. Dans l'exemple décrit, la sortie du premier étage amplificateur 4,j est directement reliée à la grille du premier transistor 51,x. Le transistor 52,E joue le rôle d'un transistor de sélection dont la grille est reliée à un bus de commande SEL Ili.

La structure de détection individuelle l,i représentée à la figure 4 comporte encore un transistor de charge 9j du deuxième étage amplificateur 5,j, situé à l'extérieur de la structure de détection individuelle l,j et relié à une source de tension Vcc'. La grille de ce transistor de charge 9j est reliée à une tension Vbias2, permettant de régler le gain en tension supplémentaire que l'on veut apporter à la tension en sortie du 20 premier étage amplificateur 4,j. Comme on peut le voir sur la figure 4 un courant de polarisation Ibiasi du deuxième étage amplificateur 5,j est envoyé à ce deuxième étage amplificateur. On va maintenant décrire un exemple de fonctionnement de la structure de détection individuelle l ii représentée à la figure 4. 25 Lorsque la photodiode 4 est soumise à une illumination 2, une tension est générée entre les bornes de la jonction PN et cette tension est lue par le premier étage amplificateur 4,j qui est maintenu en fonctionnement permanent grâce au courant de polarisation Ibiasi. Le premier étage amplificateur 4,j n'étant chargé que par le deuxième étage amplificateur 5,j, le courant de polarisation Ibiasi a une valeur très faible, par 30 exemple comprise entre 10 et 50 nA. La tension en sortie de ce premier étage amplificateur 4,j est alors reçue en entrée du deuxième étage amplificateur 5,j au niveau de la grille du transistor 5 1,x.

La lecture du pixel associée à la structure de détection individuelle l,i est effectuée à travers le deuxième étage amplificateur 5,j. Selon un premier mode de réalisation, le deuxième étage amplificateur 5,j n'est polarisé que lorsque le pixel auquel la structure de détection individuelle est associée est sélectionné en vue de sa lecture. En l'absence d'une telle sélection, le courant de polarisation Ibiasz est quasiment nul et le transistor de sélection 52E n'est pas passant. Lorsque le pixel est sélectionné, le transistor de sélection 52,E est activé par l'intermédiaire de l'envoi d'un signal d'activation via le bus SEL Ili et un courant de polarisation Ibiasz permettant de rendre passant ce transistor 52,E afin de lire le pixel est envoyé au deuxième étage amplificateur 5,j. Selon un deuxième mode de réalisation, le deuxième étage amplificateur 5,j est alimenté par un premier courant de polarisation Ibiasz' lorsque le pixel auquel la structure de détection individuelle est associée n'est pas sélectionné, ce courant de polarisation étant insuffisant pour rendre passant le transistor 52,x.

Lorsque le pixel est sélectionné, le transistor de sélection 52E est polarisé par un deuxième courant de polarisation Ibiasz", permettant la lecture de pixel et tel que Ibias2" soit compris entre 10 et 10 000. Dans l'exemple de la figure 4, le transistor de sélection 52,E et les transistors 44, 42,E et 51,E sont des transistors MOS canal P. Dans ce cas, le courant photoélectrique Ipp induit dans les photodiodes parasites 55E au niveau du drain et de la source du transistor de sélection 52E est orienté dans le même sens que le courant de polarisation Ibiasz, ce qui permet d'augmenter légèrement ce courant de polarisation. L'invention n'est pas limitée à une structure de détection individuelle telle que décrite ci-dessus.

Les transistors du premier étage amplificateur et le transistor de sélection du deuxième étage amplificateur peuvent être de type différent, le transistor de sélection 52,E étant par exemple un transistor MOS canal N et les transistors 41,E et 42,E étant des transistors MOS canal P. En variante encore, la diffusion N de la source du transistor peut être fusionnée avec la diffusion N de la photodiode 4 comme le montre la Fig. 10. Ibias2' La polarité de la photodiode 3,, peut également être inversée, cette dernière étant alors réalisée à l'aide d'un substrat semi-conducteur de type N sur lequel est réalisée une diffusion de type P. La structure de détection individuelle l,i selon l'invention peut également comporter des moyens permettant de lire une tension de polarité quelconque dans la phase d'évolution de la photodiode lors d'une exposition, comme selon l'enseignement de la demande FR 2 920 590. L'interrupteur 8,, peut être relié à un potentiel prédéfini, ce qui peut permettre, lorsque cet interrupteur 8,, est passant, d'imposer à la photodiode 3,, une tension prédéfinie avant une prise de vue. Lors de l'acquisition d'image, l'interrupteur est ouvert, de manière à ce que le courant photoélectrique alors induit dans la photodiode 3,, illuminée décharge progressivement cette tension, conformément à ce qui est décrit en référence aux figures 3a et 3b de la demande FR 2 920 590. La structure de détection individuelle l,i peut par exemple comporter un condensateur de couplage capacitif reliant la cathode de la photodiode 3,, et le premier étage amplificateur 4,j, comme selon le mode de réalisation décrit à la figure 5 de demande FR 2 920 590. Une tension adéquate est par exemple générée aux bornes du condensateur de couplage, comme mentionné aux figures 6a à 6e de la demande FR 2 920 590, en reliant la grille du transistor 41,E à une tension positive de valeur supérieure à la tension de seuil de ce transistor à travers une résistance de valeur déterminée pour que la constante de temps R*C réponde à des critères prédéfinis. En variante, cette tension adéquate peut être générée aux bornes de la capacité en utilisant une conductivité ponctuelle au sein d'un isolant électrique émanant par exemple d'un rayonnement ionisant, d'un effet tunnel d'électrons froids ou encore de l'effet d'électrons chauds, comme décrit en référence aux figures 7a et 7b de la demande FR 2 920 590. La cathode de la photodiode 4 peut par ailleurs constituer l'une des armatures du condensateur de couplage. On va maintenant décrire en référence aux figures 5 et 6 un exemple de capteur d'image 100 comportant une matrice 101 de M+l lignes et N+l colonnes de structures de détection l,i selon l'exemple de la figure 4 et la lecture d'une ligne i d'une image acquise par un tel capteur, la lecture complète de l'image pouvant consister en une lecture successive de chaque ligne. Selon l'exemple décrit, le capteur 100 comporte encore également: - un circuit de sélection de ligne 102, - un circuit 103 permettant la lecture de la photodiode 4 de chaque structure de détection individuelle 4, lorsque l'interrupteur est ouvert, et lorsque l'interrupteur 8,, fermé et la mémorisation des informations lues et, - un circuit de différenciation 104 dont la sortie correspond à une sortie d'image du capteur.

Le circuit de sélection de ligne 102 comprend, comme on peut le voir, un registre à décalage 106 et il est agencé pour contrôler l'activation des bus RAZ 10, et SEL Ili propres à chaque ligne i de la matrice 101. Chaque structure de détection individuelle l,i de la matrice est reliée aux bus 10, et Ili. Les structures de détection l,i d'une même colonne j de la matrice partagent un même bus de lecture 7l ainsi qu'un même transistor de charge 52i des deuxièmes étages amplificateurs 5,j, les transistors de charge 52i n'étant pas représentés sur la figure 5. Comme on peut le voir, chaque bus de lecture 7j est relié à deux interrupteurs montés en parallèle 1071 et 108; du circuit 103, ces interrupteurs étant respectivement commandés par des bus 109 et 110. L'autre extrémité de ces interrupteurs 1071, respectivement 108;, est reliée à une première mémoire analogique 11 li, respectivement à une deuxième mémoire analogique 112. Lorsque le signal Ll représenté à la figure 6 est activé, l'ensemble des interrupteurs 1071 est commandé en fermeture, de façon à ce qu'une image de la tension aux bornes de la photodiode 4 d'une structure de détection individuelle l,i lorsque l'interrupteur 8,, est ouvert soit enregistrée dans chaque mémoire 11li, cette valeur enregistrée correspondant au signal acquis par la photodiode 3,, et au bruit spatial fixe en sortie, comme décrit dans le brevet EP 1 354 360. Lorsque le signal L2 représenté à la figure 6 est activé, l'ensemble des interrupteurs 108; est commandé en fermeture, de façon à ce qu'une image de la tension aux bornes de la photodiode 4 d'une structure de détection individuelle l,i lorsque l'interrupteur 8,, est fermé soit enregistrée dans chaque mémoire l 12i, cette dernière valeur enregistrée correspondant au bruit spatial fixe seul.

Le circuit 103 comporte encore un registre à décalage 113 et des interrupteurs l 14j et 115j, respectivement reliés aux mémoires analogiques l 11j et l 12j et qui, lorsqu'ils sont passants, permettent de lire selon l'étape 200j sur deux bus 116 et 117 le contenu des mémoires l 11j et 112 associées à une même colonne j de pixels. Les interrupteurs 114 et 115j sont commandés par le registre de décalage 113. Les deux bus 116 et 117 sont reçus en entrée du circuit de différenciation 104 qui est dans cet exemple un amplificateur différentiel. La différence effectuée par le circuit 104 permet d'obtenir un signal de sortie exempt de bruit spatial fixe.

Les figures 7 à 9 se rapportent à une variante de mise en oeuvre de l'invention différant de celle décrite en référence aux figures 4 à 6 par le fait que chaque structure de détection individuelle l,j comporte un système 20E de stockage du signal en sortie du premier étage amplificateur 4,j. Le système 20,E de stockage permet, dans l'exemple décrit, de stocker la tension en sortie du premier étage amplificateur 4,j et comporte un interrupteur d'échantillonnage 24, disposé entre la sortie du premier étage amplificateur 4,j et l'entrée du deuxième étage amplificateur 5,j, et une capacité 22,x. Dans l'exemple décrit, l'interrupteur d'échantillonnage 21,E est un transistor à effet de champ MOS canal N, étant de type différent des transistors MOS des premier et deuxième étages amplificateurs. La grille de ce transistor 21,E est reliée à un bus SAMP 12, commandant l'échantillonnage dans la capacité 22,E de la valeur de tension en sortie du premier étage amplificateur 4,j et le drain et la source de ce transistor 21,E sont reliés à la sortie du premier étage amplificateur 4,j et à l'entrée du deuxième étage amplificateur 5,j. La capacité 22,E est par exemple constituée par la capacité d'entrée du deuxième étage amplificateur 5,j. Le capteur 100 représenté à la figure 8 diffère de celui représenté à la figure 5 par l'emploi de composants 15, agencés pour réaliser une combinaison logique entre une sortie du registre à décalage 106 et les signaux SAMP et SAMP_G afin d'activer via un plusieurs bus SAMP 12, l'échantillonnage : - soit parmi une ligne de pixels sélectionnés par le registre à décalage 106 - soit sur l'ensemble des pixels dans la matrice, c'est-à-dire selon l'équation logique : SAMPi = SAMP*SELi + SAMP G où * et + désignent les opérations logiques et et ou . Comme on peut le voir sur la figure 9, lors de la lecture d'une image acquise par un capteur comportant des structures de détection individuelles selon la figure 7, on procède, préalablement à la lecture des images en sortie des structures individuelles de détection 4, à l'échantillonnage dans les capacités 22,E du système de stockage 20E de chaque structure l,i du signal en sortie du premier étage amplificateur 4,j de ladite structure 4, ce qui correspond à l'activation du signal SAMP. L'invention n'est pas limitée aux exemples qui viennent d'être décrits.

Dans une variante, les premières et deuxièmes mémoires li et 112 peuvent être remplacées par des convertisseurs analogiques/numériques à la sortie desquels sont connectées des mémoires numériques. Le transistor d'échantillonnage 21,E de chaque structure de détection individuelle l,i peut être un transistor MOS canal P. Dans ce cas et lorsque les transistors 44, 42x, 51,E et 52,E sont aussi des transistors MOS canal P, le transistor d'échantillonnage 21,E peut être mis dans le même caisson que ces transistors et être protégé contre une fuite de signal par la lumière. Toujours selon cet exemple, le transistor d'échantillonnage 21,E n'est pas commandé par un signal SAMP activé à zéro volt mais à travers un circuit de pilotage 25,E capable de délivrer une tension négative, dont on a représenté un exemple de réalisation à la figure 11. Que le transistor 21,E soit un transistor MOS canal P ou N, il peut être protégé par une couche métallique contre la lumière. D'autres exemples de mises en oeuvre de l'invention sont possibles.25

Claims

REVENDICATIONS1. Capteur matriciel d'images (100) comportant une pluralité de structures de détection individuelles (l;) associées à des pixels respectifs, chaque structure de détection individuelle (lu) comportant : - une photodiode (3u) ayant au moins une plage de fonctionnement en mode cellule solaire, - un premier étage amplificateur (4u) alimenté en permanence et recevant en entrée une tension dépendant de la tension de la photodiode (30, y compris dans ladite plage, et, - un deuxième étage amplificateur (5,,), relié à la sortie du premier étage amplificateur (4u), et alimenté de façon différente selon que la sortie du premier étage amplificateur est lue ou non.
2. Capteur selon la revendication 1, chaque structure de détection individuelle (lu) comportant un interrupteur (8u) commandé pour sélectivement créer un court-circuit de la photodiode (30et simuler une condition d'obscurité de la photodiode (3d) ou pour maintenir la photodiode (3ii) à une tension prédéfinie constante ou variable lorsqu'il est fermé.
3. Capteur selon la revendication 1 ou 2, le deuxième étage amplificateur (5u) n'étant alimenté que lorsque la sortie du premier étage amplificateur (4u) est lue.
4. Capteur selon l'une quelconque des revendications 1 à 3, le premier étage amplificateur (4u) étant alimenté en permanence par un courant de polarisation inférieur à 100 nA, notamment compris entre 10 et 50 nA.
5. Capteur selon l'une quelconque des revendications précédentes, le premier étage amplificateur (4u) comportant au moins deux transistors à effet de champ (41;x, 420 et le deuxième étage amplificateur comportant un transistor de sélection (520, les transistors du premier étage amplificateur et le transistor de sélection étant de même type.
6. Capteur selon la revendication précédente, les deux transistors à effet de champ (41,x, 42u) du premier étage amplificateur (4;i) et le transistor de sélection (52,x) du deuxième étage amplificateur (5u) étant des transistors MOS canal P et la photodiode (3,,) étant réalisée à l'aide d'une jonction comportant un substrat semi-conducteur de type P sur lequel est réalisée une diffusion de type N.
7. Capteur selon l'une quelconque des revendications précédentes, le premier étage amplificateur (40 étant agencé pour présente une impédance d'entrée équivalente à celle d'une grille d'un transistor MOS lorsqu'il est alimenté en permanence.
8. Capteur selon l'une quelconque des revendications précédentes, chaque structure de détection individuelle (10 comportant un système (200 de stockage du signal, notamment la tension, en sortie du premier étage amplificateur (40, le système de stockage (200 comportant un interrupteur d'échantillonnage (210 disposé entre les premier et deuxième étages amplificateurs et un moyen (220 de stockage du signal en sortie du premier étage amplificateur (40.
9. Capteur selon la revendication précédente, l'interrupteur d'échantillonnage (210 étant un transistor à effet de champ MOS et le moyen de stockage (220 étant une capacité.
10. Capteur selon l'une quelconque des revendications précédentes, comportant des moyens pour effectuer une lecture de la photodiode (30, interrupteur ouvert, et une lecture de la photodiode (30, interrupteur fermé.
11. Capteur selon la revendication précédente, comportant un moyen de mémorisation pour mémoriser au moins l'une des deux lectures.
12. Procédé de lecture du signal acquis par une structure de détection individuelle (l0 associée à un pixel d'un capteur matriciel d'image, la structure de 20 détection individuelle comportant : - une photodiode (30 ayant au moins une plage de fonctionnement en mode cellule solaire, - un premier étage amplificateur (40 recevant en entrée une tension dépendant de la tension de la photodiode, y compris dans ladite plage, et, 25 - un deuxième étage amplificateur (50, relié à la sortie du premier étage amplificateur (40, procédé dans lequel, on alimente en permanence le premier étage amplificateur (40 et on modifie l'alimentation du deuxième étage amplificateur (50 selon que la sortie du premier étage amplificateur est lue ou non. 30
13. Procédé selon la revendication précédente, dans lequel la structure de détection individuelle (10 comporte un interrupteur (80 commandé pour sélectivement créer un court-circuit de la photodiode (30,et simuler une condition d'obscurité de laphotodiode ou pour maintenir la photodiode à une tension prédéfinie constante ou variable lorsqu'il est fermé et dans lequel on effectue une lecture du signal acquis par la structure de détection individuelle (10 lorsque ledit interrupteur (80 est ouvert et une lecture du signal acquis par la structure de détection individuelle (l0 lorsque ledit interrupteur (80 est fermé.