WO2005074250A1 - Capteur optoelectronique a haute dynamique avec faible bruit d’offset - Google Patents

Capteur optoelectronique a haute dynamique avec faible bruit d’offset Download PDF

Info

Publication number
WO2005074250A1
WO2005074250A1 PCT/CH2005/000026 CH2005000026W WO2005074250A1 WO 2005074250 A1 WO2005074250 A1 WO 2005074250A1 CH 2005000026 W CH2005000026 W CH 2005000026W WO 2005074250 A1 WO2005074250 A1 WO 2005074250A1
Authority
WO
WIPO (PCT)
Prior art keywords
diode
potential
phase
sensor according
diodes
Prior art date
Application number
PCT/CH2005/000026
Other languages
English (en)
Inventor
Susanna Pita
Original Assignee
Susanna Pita
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Susanna Pita filed Critical Susanna Pita
Publication of WO2005074250A1 publication Critical patent/WO2005074250A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • CMOS Complementary Metal Oxide Semiconductor
  • a diagram of this pixel is found in Figure 1.
  • a photodiode is connected to the source of a mos transistor, whose drain and gate are fixed to a reference potential, typically the supply voltage (VDD) of the detector.
  • VDD supply voltage
  • the current created by the radiation entering the photodiode creates a voltage drop between the grid and the source with a logarithmic dependence on the current created by the photodiode.
  • This architecture makes it possible to measure the optical intensity entering the sensor with a very high dynamic range.
  • the description of the invention is made for the case of the implementation of the optoelectronic detector in a CMOS technology whose base material is provided with positive charge carriers (p-material) and whose base material is connected to the potential more negative (earth) of the circuit.
  • the sensor collects electrons created by the electromagnetic radiation entering the sensor.
  • the carriers of positive charges are collected, by reversing all the polarities of the voltages and the orientation of the elements.
  • the figures added to the description of the invention are examples included to help explain the invention, they do not limit the invention. The reader mastering the subject will easily find combinations and implementations of the principles according to the invention in circuits other than those added.
  • FIG. 4 a possible implementation of the optoelectronic sensor according to the invention is sketched.
  • the cathode of a photodiode (1) area of semiconductor material suitably equipped to collect electric charges created in semiconductor material by electromagnetic radiation
  • a voltage detection circuit (2) is connected to the cathode of the photodiode
  • (1) is connected to the cathode of a second diode (3) whose anode is connected to a reference potential (6).
  • the operation of the sensor according to the invention is done according to the following diagram.
  • the "reset" phase the reference potential is set to the highest value.
  • a reverse bias voltage or reset voltage defined by the conduction threshold of the discharge limiting diode (3).
  • the reference potential is chosen such that this voltage is close to the upper input limit of the voltage detection circuit (2).
  • this reset voltage is detected through the voltage detection circuit
  • this “reset” voltage is detected and is subtracted from the reading value detected during integration before the reset phase.
  • the reference voltage is reduced according to a desired function.
  • this function is a staircase function with several steps, and preferably the function is chosen such that the reference voltage remains at this new value more than half the time remaining until the end of the integration.
  • Figure 5 As the reference voltage is reduced, the limiting diode (3) becomes reverse polarized, so the cathode of the photodiode becomes floating.
  • the potential of the cathode is reduced as a function of the intensity of the electromagnetic radiation entering the sensor. However if due to a relatively strong incoming radiation the potential of the cathode of the photodiode (1) is discharged lower than the voltage of reference minus the threshold voltage of the limiting diode (3) that becomes direct biased and compensates for the discharge current of the photodiode, such that the potential of the photodiode remains constant until the reference potential is reduced again. As soon as the reference voltage is again reduced, the potential of the cathode of the photodiode is again determined by the discharge current created by the electromagnetic radiation. These steps can be repeated at will, in order to obtain a desired response function. In a final, and third phase, the voltage on the photodiode is detected through the voltage detection circuit (2). An example of a response function obtained with the sensor according to the invention and the function of the reference voltage indicated in FIG. 5 is drawn in FIG. 6.
  • the advantage of the assembly according to the invention is that the discharge limit is defined by the reference potential and the threshold voltage of the diode (3).
  • the variation of the threshold voltage of a diode is very small, ⁇ 1 mV while in the case of the use of an MOS transistor the "threshold" voltage or threshold voltage of the MOS transistor suffers from a strong variation. Typically> lOmV. Therefore the proposed arrangement can substantially reduce the fixed noise or offset noise between different detectors.
  • the implementation of the photodiode (1) is typically carried out with an N-Well to P-Substrate diode in the case of a substrate technology doped with positive charge donors, ie substrate P (In the opposite case a P-Well to N-Substrate diode will be used and all the currents and polarities of the elements will be reversed as seems obvious to the reader mastering the material).
  • the diode limiting the discharge of the photodiode (3) can be produced using the drain / source implementations of P-Mos transistor, ie P-plus doped zones.
  • the vertical bipolar transistor of the pnp type is switched on during the operation of the detector and causes a short circuit between the reference potential and the ground potential.
  • a variation of the detector according to the invention produces the diode limiting the discharge of the photodiode (3) using a diode of the Schotky type, produced with an N-Well metal junction.
  • the charge-space area created by the Schotky-type diode is very thin, so the base of the PNP vertical parasitic transistor becomes wider, allowing a wider range of bias conditions for the operation of the detector.
  • the diode limiting the discharge (3) is carried out using less strong implantations, and remaining on the surface, such as the pldd implantations respectively nldd, used in CMOS submicrometric technologies or of the pbase implementations used in Bi-CMOS technologies.
  • the section through the photodiode (1) and the diode limiting the discharge of the photodiode is sketched in Figure 1 1.
  • the diode limiting the discharge (3) is implemented in shape of poly-silicon diode. Such a diode is manufactured using the poly-silicon layers and p and n doping zones.
  • the advantage of using the poly-silicon diode is to avoid the formation of a parasitic bipolar transistor. A possible physical implementation of such a device is indicated in Figure 12.
  • the reference potential can locally be reduced due to the resistors in series with the routing of this potential.
  • the routing of the reference potential can be done in a grid using connector tracks as much along the lines as in the columns of the matrix.
  • FIG. 7 shows a variation of the detector according to the invention.
  • a switch (4) connecting the cathode of the photodiode to the reset potential is implemented.
  • This switch (4) makes it possible to fix the potential of the cathode of the photodiode during the "reset" phase (first phase) exactly to the "reset” potential.
  • this switch makes it possible to reinstall the “reset” potential on the cathode of the photodiode without the reference potential having to rise beyond the “reset” potential.
  • this switch is fully closed during the reset phase, the reset potential is established on the cathode of the photodiode immediately and is for moderate radiation intensities regardless of the incoming intensity. This allows a complete reset of the intensity information acquired during the previous phase of previous integration, (no image lag)
  • Figure 8 shows another variation of the detector according to the invention.
  • a switch (5) is integrated between the cathode of the photodiode (1) and the voltage detection circuit (2) .
  • This switch makes it possible to carry out a “sample and hold” operation of the voltage value on the cathode of the photodiode at the end of the integration phase.
  • an operating diagram can be produced in which all the detectors complete the integration phase (phase 2) simultaneously, but the voltage values of the cathodes of the photodiodes, obtained at the end of this integration phase are transmitted only sequentially.
  • Figure 9 shows a possible implementation of the variation of the detector according to the invention described in Figure 8 using MOS transistors to make the switches (4) and (5).
  • the MOS transistor (5) can be used in mode common gate amplifier.
  • the reference potential minus the threshold voltage of the diode limiting the discharge (3) remains below the gate potential of the MOS transistor (5) minus its threshold voltage (Vth).
  • the switch (4) is however closed in order to establish the "reset” potential on the input of the voltage detection circuit.
  • This “reset” potential is chosen higher than the gate potential of the MOS (5) minus the threshold voltage of this transistor.
  • the reset potential is chosen to be the detector supply potential.
  • the switch (4) is open.
  • the potential on the input of the voltage detection circuit (2) therefore remains floating. Any electric charge detected by the photodiode is compensated through the transistor (5) and reduces the potential on the input of the voltage detection circuit (2). If the parasitic capacitance of the input of the voltage detector (2) is less than the parasitic capacitance of the photodiode (1), an amplification of voltage signals equivalent to the ratio of these two parasitic capacitances is obtained until the potential on the input of the voltage detector (2) it is discharged at the gate potential of the transistor (5) minus that threshold voltage. From there, the transistor (5) becomes a closed switch, and the cathode of the photodiode and the input of the voltage detector discharge, remaining at the same potential.
  • the reference potential can be reduced according to a function similar to that sketched in FIG. 10. In this way a higher sensitivity for small intensities, and a reduced sensitivity for high intensities can be obtained.
  • the reading can be done directly or the gate potential of the transistor (5) can be reduced to earth, in order to use the transistor (5) as a "sample and hold" switch.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Le but de cette invention est de présenter une architecture d'un capteur optoélectronique, permettant d'acquérir des images de haut contraste sans être dépendant de la tension de seuil d'un transistor MOS (Vth). Cela veut dire ayant une petite variation « d'offsets » ou variation de fonction de réponse. Le capteur selon l'invention utilise des dispositifs à diode pour réaliser une fonction de réponse nonlineaire, permettant une haute dynamique. Le capteur présenté évite les problèmes de 'latchup' de transistors bipolaires parasites en utilisant des diodes à base d'implémentations peu profondes, des diodes shottkey ou des diodes en poly-silicium. Le capteur selon l'invention est donc adapté à être intégré en matrice, formant des capteurs image à haute dynamique, ayant un bruit « d'offset » (fixed pattern noise) faible. En plus du capteur, une méthode d'opération de tel capteur optoélectronique est présenté, ainsi que des réalisations possibles de matrices de tels capteurs en technologies standard CMOS.

Description

Capteur optoélectronique à haute dynamique avec faible bruit d'offset
Introduction
A ce jour deux technologies de capteurs optoélectroniques sont largement répandues. Des capteurs intégrés en technologie CCD (Charge Coupled Device) et des capteurs intégrés en technologie CMOS (Complementary Métal Oxyde Semiconductor). La majorité des capteurs utilisés fournit une réponse optoélectronique essentiellement linéaire par rapport à l'intensité optique entrant au capteur. Typiquement ces capteurs peuvent traiter un rapport maximal de contraste (intensité du point image avec la plus haute intensité détectable avant saturation divisée par intensité du point image avec intensité la plus faible détectable) d'environ 1000/1. Comme des scènes naturelles facilement montrent des contrastes de 1 Mio/1 et plus (par exemple lors de la prise d'image de la sortie d'un tunnel un jour ensoleillé) il y a un besoin de capteurs avec une réponse optoélectronique non linéaire. Pour les capteurs optoélectronique en technologie CMOS il y a une grande variété de réalisations de tels capteurs (voir références [1-3] ). Toutes ces approches utilisent la fonction non linéaire de transfert courent-tension d'un transistor MOS pour obtenir une compression non linéaire de la réponse optoélectronique. Ainsi il est possible de réaliser des capteurs optoélectronique permettant d'observer des contrastes d'image excédant 10Mio/l. [2]. Ces approches ont tous un grand désavantage. La fonction de transfert du capteur optoélectronique dépend de la tension de seuil de ces transistors MOS, utilisés pour obtenir la compression non linéaire. Due à des tolérances de fabrication cette tension peut montrer des variations considérables par rapport au signal. Ceci est particulièrement gênant pour des matrices de capteurs (capteurs images) car à une intensité d'exposition homogène la matrice peut délivrer une valeur différente pour chaque point image. (Bruit Fixe)
Etat de l'art
L'architecture la plus connue pour réaliser des capteurs optoélectroniques capables de mesurer des intensités optiques avec des hautes dynamiques qui soit adapté à l'intégration dans des matrices de capteurs (capteurs d'image), utilise l'architecture du pixel logarithmique. Un schéma de ce pixel se trouve dans la Figure 1. Dans ce type de détecteur une photodiode est connectée à la source d'un transistor mos, dont le drain et la grille sont fixé à un potentiel de référence, typiquement la tension d'alimentation (VDD) du détecteur. Le courant créé par la radiation entrant sur la photodiode crée une chute de tension entre la grille et la source avec une dépendance logarithmique du courant créé par la photodiode. Cette architecture permet de mesurer l'intensité optique entrant sur le capteur avec une dynamique très haute. Mais cette architecture a le désavantage que la valeur initiale (correspondant au noire) ainsi que le gain dépendent de la tension « treshold » de ce transistor, ceci fait que cette architecture souffre d'un grand bruit « d'offset » fixe et d'un bruit de gain fixe. En plus cette architecture montre le désavantage que la réponse temporelle du détecteur est limitée, surtout si l'intensité optique est faible, ce qui mène au phénomène de « image lag ». Une autre approche pour obtenir un capteur d'image à haute dynamique a été proposé par Thomas F. Knight [3]. L'idée correspond à fixer un seuil de décharge maximale dans un détecteur de principe intégrateur comme il est esquissé dans la Figure 2. Le seuil de décharge est réduit au cours du temps de pose (temps d'intégration). Voire la figure 3. Ceci permet d'obtenir une courbe de réponse du détecteur qui nécessite plus d'intensité par unité de signale pour les intensités fortes que pour les intensités faibles. (Courbe de réponse non linéaire). Ainsi d'images à haut contraste peuvent être acquises avec une matrice de tels détecteurs, en obtenant un bon contraste pour les parties de faible intensité sans que les parties avec une haute intensité soient saturées. Néanmoins, comme le seuil de décharge est fixe par un transistor MOS, ce seuil varie d'un détecteur à l'autre dû aux variations de la tension de seuil (Vth) du transistor MOS, menant à un bruit fixe dans une matrice de capteurs. Quant un simple offset d'un détecteur à l'autre peut être facilement corrigé avec des techniques de double échantillonnage (CDS) qui soustraient la valeur de « reset » (signaux du noir) de la valeur signale, le bruit fixe engendré par la variation du seuil de décharge, se manifeste seulement à partir d'une certaine valeur de décharge, elle ne peut donc pas être corrigé facilement.
Description de l'invention :
La description de l'invention est faite pour le cas de l'implémentation du détecteur optoélectronique dans une technologie CMOS dont la matière de base est dotée de porteurs de charge positive (p-materiel) est dont ce matériel de basé est connecté au potentiel le plus négatif (terre) du circuit. Dans le cas décrit le capteur collectionne des électrons crées par la radiation électromagnétique entrant au capteur. Pour le lecteur doué il est cependant facile d'adapter l'invention au cas d'un capteur ou les porteurs de charges positives sont collectionnés, en inversant toutes les polarités des tensions et l'orientation des éléments. Les figures ajoutées à la description de l'invention sont des exemples inclus afin d'aider l'explication de l'invention, ils ne limitent pas l'invention. Le lecteur maîtrisant le sujet va facilement trouver des combinaisons et implémentations des principes selon l'invention dans des circuits autres que ceux ajoutés.
Dans la figure 4, une possible implémentation du capteur optoélectronique selon l'invention est esquissée. Dans le capteur optoélectronique selon l'invention, la cathode d'une photodiode (1) (zone de matériel semi-conducteur dotée de façon appropriée afin de collectionner des charges électriques crées dans le matériel semi-conducteur par la radiation électromagnétique) est connectée à un circuit de détection de tension (2). D'ailleurs la cathode de la photodiode
(1) est connectée à la cathode d'une deuxième diode (3) dont l'anode est connectée à un potentiel de référence (6).
L'opération du capteur selon l'invention ce fait d'après le schéma suivant. Dans une première phase, la phase du « reset », le potentiel de référence est mis à ça valeur la plus haute. A travers la diode (3) il s'établit sur la photodiode (1) donc une tension de polarisation inverse ou tension de reset, défini par le seuil de conduction de la diode de limitation de décharge(3). Le potentiel de référence est choisit tel que cette tension soit proche de la limite supérieure d'entrée du circuit de détection de tension (2). Dans une variation de l'utilisation du capteur selon l'invention cette tension de reset est détectée à travers le circuit de détection de tension
(2) et est mémorisée afin de pouvoir corriger des effet d' « offset » en faisant une soustraction de cette tension de la tension qui sera détectée lors de la lecture à la fin de l'intégration. Dans une autre variation de l'utilisation du capteur selon l'invention cette tension de « reset » est détectée et est soustrait de la valeur de lecture détectée lors de l'intégration avant la phase de reset. Dans une deuxième phase, la phase de l'intégration, la tension de référence est réduite suivant une fonction désirée. De préférence cette fonction est une fonction d'escalier avec plusieurs pas, et de préférence la fonction est choisie tel que la tension de référence reste à ça nouvelle valeur plus que la moitié du temps restant jusqu'à la fin de l'intégration. Figure 5. Comme la tension de référence c'est réduit, la diode de limitation (3) devient polarisée à l'inverse, donc la cathode de la photodiode devient flottante. Le potentiel de la cathode se réduit en fonction de l'intensité de la radiation électromagnétique entrant au capteur. Cependant si dû à une radiation entrant relativement forte le potentiel de la cathode de la photodiode (1) est déchargée plus bas que la tension de référence moins la tension de seuil de la diode limitant (3) celle devient polarisé direct et compense le courant de décharge de la photodiode, tel que le potentiel de la photodiode reste constant jusqu'à ce que le potentiel de référence soit réduit de nouveau. Dès que la tension de référence est de nouveau réduite, le potentiel de la cathode de la photodiode est de nouveau déterminé par le courant de décharge créé par la radiation électromagnétique. Ces pas peuvent être répètes à volonté, afin d'obtenir une fonction de réponse désirée. Dans une dernière, et troisième phase la tension sur la photodiode est détectée à travers le circuit de détection de tension (2). Un exemple d'une fonction de réponse obtenu avec le capteur selon l'invention et la fonction de la tension de référence indiquée dans figure 5 est dessiné en figure 6.
L'avantage du montage selon l'invention est que la limite de décharge est définie par le potentiel de référence et la tension de seuil de la diode (3). Typiquement la variation de la tension de seuil d'une diode est très petite, <l mV tandis qu'au cas de l'utilisation d'un transistor MOS la tension de « treshold » ou tension de seuil du transistor MOS souffre d'une forte variation. Typiquement > lOmV. Donc le montage proposé peut substantiellement réduire le bruit fixe ou bruit d'offset entre différents détecteurs.
En utilisant un procède de fabrication standard CMOS l'implémentation de la photodiode (1) est typiquement réalisée avec une diode N-Well vers P-Substrat dans le cas d'une technologie de substrat dopé avec des donneurs de charges positives, soit substrat P. (Dans le cas opposé une diode P-Well vers N-Substrat sera utilisé et tous les courants et polarités des éléments seront inversés comme paraît évidant au lecteur maîtrisant la matière). La diode limitant la décharge de la photodiode (3) peut être réalisée en utilisant les implémentations de drain/source de transistor P-Mos, soit des zones dopées P-plus. Néanmoins il faut éviter que le transistor bipolaire vertical du type pnp soit enclenché lors de l'opération du détecteur et cause un court circuit entre le potentiel de référence, et le potentiel de terre. Pour éviter ceci une variation du détecteur selon l'invention réalise la diode limitant la décharge de la photodiode (3) en utilisant une diode du type Schotky, réalisé avec une jonction métal N- Well. La zone de charge-espace crée par la diode du type Schotky est très mince, donc la base du transistor parasite pnp verticale devient plus large, permettant une planche plus large de condition de biais pour l'opération du détecteur. Dans une autre variation de la réalisation du détecteur selon l'invention la diode limitant la décharge (3) est réalisée en utilisant des implantations moins fortes, et restant à la surface, comme les implantations pldd respectivement nldd, utilisées dans des technologies CMOS submicrometriques ou des implémentations pbase utilisé dans des technologies Bi-CMOS. La coupe à travers la photodiode (1) et la diode limitant las décharge de la photodiode est esquissée en Figure 1 1. Dans encore une variation de la réalisation du détecteur selon l'invention las diode limitant la décharge (3) est implémenté en forme de diode en poly-silicium. Une telle diode est fabrique en utilisant les couches de poly-silicium et des zones de dopage p et n. L'utilisation de la diode poly-silicium a comme avantage d'éviter la formation d'un transistor bipolaire parasite. Une possible implémentation physique d'un tel dispositif est indique en figure 12.
Pour des intensités de radiation électromagnétiques entrant très importantes un courant fort doit être compensé à travers la diode de limitation de décharge (3). Dans le cas d'une matrice de détecteurs selon l'invention le potentiel de référence peut localement être réduit dû aux résistances en série avec le routage de ce potentiel. Pour éviter des modifications de la fonction de réponse du détecteur localisé selon une ligne ou une colonne, le routage du potentiel de référence peut être fait en grille utilisant des pistes connecteurs autant le long des lignes que des colonnes de la matrice. Ainsi d'une part la résistance en série du routage pour le potentiel de referance est réduite, est d'autre part si localement le potentiel de référence varie, cette variation sera distribuée autant le long des lignes que des colonnes, réduisant la visibilité d'une alternance de la fonction de réponse.
La figure 7 montre une variation du détecteur selon l'invention. Parallèle à la diode limitant la décharge (3) un interrupteur (4), connectant la cathode de la photodiode au potentiel de reset est implémenté. Cet interrupteur (4) permet de fixer le potentiel de la cathode de la photodiode lors de la phase de « reset » (première phase) exactement au potentiel de « reset ». D'ailleurs cet interrupteur permet de réinstaller le potentiel de « reset » sur la cathode de la photodiode sans que le potentiel de référence doive monter au-delà du potentiel de « reset ». En plus si cet interrupteur est entièrement fermé lors de la phase de reset le potentiel de reset s'établi sur la cathode de la photodiode immédiatement est pour des intensités de radiation entrant modérés indépendamment le l'intensité entrant. Ceci permet d'effectuer un reset complet de l'information d'intensité acquise lors de la phase précédente d'intégration précédante, (no image lag)
Figure 8 montre une autre variation du détecteur selon l'invention. Entre la cathode de la photodiode (1) et le circuit de détection de tension (2) un interrupteur (5) est intégré. Cet interrupteur permet d'effectuer une opération de « sample and hold » de la valeur de tension sur la cathode de la photodiode à la fin de la phase d'intégration. Ainsi pour une matrice de détecteurs selon l'invention, un schéma d'opération peut être réalisé dans lequel tous les détecteurs terminent la phase de l'intégration (phase 2) simultanément, mais les valeurs de tensions des cathodes des photodiodes, obtenus à la fin de cette phase d'intégration sont transmis seulement séquentiellement. « Global shutter opération ». Figure 9 montre une possible implémentation de la variation du détecteur selon l'invention décrite dans la figure 8 en utilisant des transistors MOS pour réaliser les interrupteurs (4) et (5). Si l'interrupteur (5) est réalisé en transistor NMOS au cas d'une photodiode (1) Ntype en substrat P (PMOS au cas de photodiode (1) Ptype en substrat N) le transistor MOS (5) peut être utilisé en mode d'amplificateur à grille commun. Dans ce cas lors de la phase de reset (première phase) le potentiel de référence moins la tension de seuil de la diode limitant la décharge (3) reste au- dessous du potentiel de grille du transistor MOS (5) moins sa tension de seuil (Vth). L'interrupteur (4) cependant est fermé afin d'établir le potentiel de « reset » sur l'entrée du circuit de détection de tension. Ce potentiel de « reset » est choisit plus haute que le potentiel de grille du MOS (5) moins la tension de seuil de ce transistor. Typiquement le potentiel de reset est choisi à être le potentiel d'alimentation du détecteur. Lors de la deuxième phase, la phase de l'intégration, l'interrupteur (4) est ouvert. Le potentiel sur l'entré du circuit de détection de tension (2) reste donc flottant. Toute charge électrique détectée par la photodiode est compensé à travers le transistor (5) et réduit le potentiel sur l'entrée du circuit de détection de tension (2). Si la capacité parasite de l'entre du détecteur de tension (2) est inférieure à la capacité parasite de la photodiode (1), une amplification de signaux de tension équivalent au rapport de ces deux capacités parasites est obtenue jusqu'à ce que le potentiel sur l' entre du détecteur de tension (2) ce soit déchargé au potentiel de grille du transistor (5) moins ça tension de seuil. A partir de là, le transistor (5) devient un interrupteur fermé, et la cathode de la photodiode et l'entré du détecteur de tension se déchargent, restant au même potentiel. Afin d'obtenir une fonction de réponse courbée le potentiel de référence peut être réduit d'après une fonction similaire à celle esquissé en figure 10. De cette manière une sensibilité plus haute pour de petites intensités, et une sensibilité réduite pour des hautes intensités peut être obtenue. A la fin de la phase d'intégration la lecture peut se faire directement ou le potentiel de grille du transistor (5) peut être réduit à terre, afin d'utiliser le transistor (5) comme interrupteur de « sample and hold ». List des Références :
[1] United States Patent Appl. No.: 373972 Sawas. G. Chamberlain Sept 25 1984
[2] Oliver Vietze "Active pixel image sensors with application spécifie performance based on standard silicon CMOS processes" p.97ff Dissertation submitted to the Swiss fédéral institute of technology Zurich, Switzerland. Diss. ETH No. 12038 1997
[3] Thomas F. Knight, Jr. "Design of an Integrated Optical Sensor with On-Chip Preprocessing" PHD Thesis for Doctor of Philosophy, Massachusetts Institute of Technology, June, 1983

Claims

Revendications
1) Un capteur optoélectronique comprenant une première diode connectée à une seconde diode, qui est orientée opposé à la dite première diode et qui est comprise entre un potentiel de référence et dite première diode et dont dit potentiel de référence peut être varié pendant l'opération de ce détecteur optoélectronique, comprenant d'ailleurs des moyens de détecter la tension observée sur le terminal de dite première diode connectée à la dite deuxième diode.
2) Un capteur suivant revendication 1 ou la cathode de dite première diode est connectée à la cathode de dite deuxième diode.
3) Un capteur suivant revendication 1 ou l'anode de dite première diode est connectée à l'anode de dite deuxième diode.
4) Un capteur suivant l'une quelconque des revendications précédentes qui est réalisé dans une technologie CMOS (Complementary Métal Oxyde Semiconductor)
5) Un capteur suivant l'une quelconque des revendications précédentes ou dites première diode est implémenté étant une diode de jonction et dite deuxième diode est implémenté étant une diode de jonction.
6) Un capteur suivant l'une quelconque des revendications précédentes ou dites première diode est implémenté étant une diode de caisson vers le substrat.
7) Un capteur suivant l'une quelconque des revendications précédentes ou dites deuxième diode est réalisé étant une diode d'implémentation drain ou source de transistor MOS vers un caisson.
8) Un capteur suivant l'une quelconque des revendications précédentes ou dites deuxième diode est réalisé étant une diode d'implémentation "ldd" (nldd ou pldd; n/p lightly doped drain) d'un transistor MOS vers un caisson.
9) Un capteur suivant l'une quelconque des revendications précédentes ou dites deuxième diode est réalisé étant une diode d'implémentation pbase, (implementation typiquement utilisé dans les technologies Bi-CMOS pour la "base" des transistors pnp verticale)
10) Un capteur suivant l'une quelconque des revendications précédentes ou dites deuxième diode est implémenté étant une diode Schotky. 1 1) Un capteur suivant l'une quelconque des revendications précédentes ou dites deuxième diode est implémenté étant une diode en polysilicium.
12) Un capteur suivant l'une quelconque des revendications précédentes ou à travers un ou plusieurs interrupteurs un potentiel de "reset" peut être rétabli sur le nœud connectant les dites deux diodes.
13) Un capteur suivant l'une quelconque des revendications précédentes ou un ou plusieurs interrupteurs peut connecter ou déconnecter le nœud connectant les dites deux diodes avec le terminal d'entrée d'un circuit de détection de tension.
14) Un capteur suivant l'une quelconque des revendications 12 à 13 ou ces interrupteurs sont implémentés étant des transistors MOS
15) Un capteur suivant l'une quelconque des revendications précédentes comprenant un transistor MOS entre le nœud connectant dites deux diodes est le terminal d'entrée du dit circuit de détection de tension et comprenant un deuxième transistor MOS entre le dit terminal d'entrée du dit circuit de détection de tension et un potentiel de reset et ou le dit premier transistor MOS est opéré étant un amplificateur en montage "grille commune"
16) Un capteur suivant l'une quelconque des revendications précédentes ou dit interrupteur ou dit transistor MOS entre le nœud connectant les dits diodes et le terminal d'entrée du dit circuit de détection de tension est utilisé afin de faire une opération "sample and hold" après une phase d'intégration.
17) Un capteur suivant l'une quelconque des revendications précédentes ou dit transistor MOS entre le nœud connectant les dits diodes et le terminal d'entrée du dit circuit de détection de tension est utilisé comme amplificateur en montage à grille commun et afin de faire une opération "sample and hold" après une phase d'intégration.
18) Une méthode d'opération d'un capteur suivant l'une quelconque des revendications précédentes ou dans une première phase un potentiel de "reset" est établi sur le nœud connectant les dits deux diodes en appliquant le potentiel le plus haute au dit potentiel de référence, suivit d'une deuxième phase où dit potentiel de référence est réduit, suivi d'une troisième phase ou le potentiel qui s'est établi sur le nœud connectant dits deux diodes après dite deuxième phase est détecté à travers du dit circuit de détection de tension. 19) Une méthode d'opération d'un capteur suivant l'une quelconque des revendications précédentes ou dans une première phase un potentiel de "reset" est établi sur le nœud connectant les dits deux diodes en appliquant le potentiel le plus bas au dit potentiel de référence, suivi d'une deuxième phase ou dit potentiel de référence est augmenté, suivi d'une troisième phase où le potentiel qui s'est établi sur le nœud connectant dits deux diodes après dite deuxième phase est détecté à travers dit circuit de détection de tension.
20) Une méthode d'opération d'un capteur suivant l'une quelconque des revendications précédentes ou dans une première phase un potentiel de "reset" est établit sur le nœud connectant dits deux diodes à travers un ou plusieurs interrupteurs à un potentiel de "reset", suivi d'une deuxième phase ou dit potentiel de référence est réduit, suivit d'une troisième phase ou le potentiel qui s'est établit sur le nœud connectant dits deux diodes après dite deuxième phase est détecté à travers dit circuit de détection de tension.
21)Une méthode d'opération d'un capteur suivant l'une quelconque des revendications précédentes ou dans une première phase un potentiel de "reset" est établi sur le nœud connectant dits deux diodes à travers un ou plusieurs à un potentiel de "reset", suivi d'une deuxième phase ou dit potentiel de référence est augmenté, suivi d'une troisième phase ou le potentiel qui s'est établi sur le nœud connectant dits deux diodes après dite deuxième phase est détecté à travers dit circuit de détection de tension.
22) Une méthode d'opération d'un capteur suivant une quelconque des revendications 18 - 20 ou après dite deuxième phase le potentiel qui s'est établi sur le nœud connectant dit deux diodes est échantillonné en ouvrant un interrupteur entre le terminal d'entré de dit circuit de détection de tension et dit nœud liant dites deux diodes, et ou cette valeur est mémorisée sur une capacité au terminal d'entré du circuit de détection de tension jusqu'à la lecture.
23) Une méthode d'opération d'un capteur suivant 20 ou 21 où dit interrupteur liant le terminal d'entrée du dit circuit de détection de tension à dit nœud liant dit deux diodes est implémenté en transistor MOS, et est opéré au moins au début de dite deuxième phase comme amplificateur à grille commun.
24) Une méthode d'opération d'un capteur suivant une quelconque des revendications 22 ou 23 ou pendant que dite valeur de tension, qui s'est établi à la fin de la dite deuxième phase est mémorisée sur la capacité d'entrée du dit circuit de détection de tension, dite potentiel de référence est maintenue à un niveau tel que ce potentiel de référence sera plus haut que la tension de seuil de dite deuxième diode est le potentiel de terre de dit détecteur.
25) Une méthode d'opération d'un capteur suivant une quelconque des revendications précédentes ou dit potentiel de référence est réduite pendant dit deuxième phase d'opération selon une fonction escalier ou chaque palier recouvre plus que la moitié du temps restant jusqu'à la fin de dite deuxième phase.
26) Une méthode d'opération d'un capteur suivant une quelconque des revendications précédentes ou dit potentiel de référence est réduite pendant dit deuxième phase d'opération selon une fonction monotone concave.
27) Une combinaison d'une pluralité de capteurs suivant une quelconque des revendications précédentes dans une matrice à une ou deux dimensions.
28) Une combinaison d'une pluralité de capteurs suivant une quelconque des revendications précédentes dans une matrice à deux dimensions ou le routage de dit potentiel de référence est fait selon deux directions, en forme de mailles.
PCT/CH2005/000026 2004-02-01 2005-01-18 Capteur optoelectronique a haute dynamique avec faible bruit d’offset WO2005074250A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH155/04 2004-02-01
CH1552004 2004-02-01

Publications (1)

Publication Number Publication Date
WO2005074250A1 true WO2005074250A1 (fr) 2005-08-11

Family

ID=34812826

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CH2005/000026 WO2005074250A1 (fr) 2004-02-01 2005-01-18 Capteur optoelectronique a haute dynamique avec faible bruit d’offset

Country Status (1)

Country Link
WO (1) WO2005074250A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184192B2 (en) 2011-02-11 2015-11-10 Isdi Limited Radiation detector and method having a source follower arrangement formed by a source follower input transistor and a bias current portion via a bias line select transistor
US10298860B2 (en) 2014-04-29 2019-05-21 Isdi Limited Radiation detection devices and methods
CN112312048A (zh) * 2019-09-29 2021-02-02 中山爱瑞科技有限公司 一种基于双栅光敏薄膜晶体管的有源像素驱动方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854498A (en) * 1996-03-01 1998-12-29 Foveonics, Inc. Active pixel sensor cell that reduces the effect of 1/f noise, increases the voltage range of the cell, and reduces the size of the cell
WO2001046655A1 (fr) * 1999-12-22 2001-06-28 Photonfocus Ag Photodetecteur et procede servant a detecter un rayonnement
WO2002011426A1 (fr) * 2000-07-28 2002-02-07 Smal Camera Technologies, Inc. Commande precise de fonction de transfert d'imageur mos pour imagerie a gamme dynamique etendue
EP1302986A1 (fr) * 2001-10-16 2003-04-16 CSEM Centre Suisse d'Electronique et de Microtechnique SA Photodétecteur à large gamme dynamique et de température de fonctionnement accrue
WO2004040904A1 (fr) * 2002-10-29 2004-05-13 Photonfocus Ag Capteur optoelectronique

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854498A (en) * 1996-03-01 1998-12-29 Foveonics, Inc. Active pixel sensor cell that reduces the effect of 1/f noise, increases the voltage range of the cell, and reduces the size of the cell
WO2001046655A1 (fr) * 1999-12-22 2001-06-28 Photonfocus Ag Photodetecteur et procede servant a detecter un rayonnement
WO2002011426A1 (fr) * 2000-07-28 2002-02-07 Smal Camera Technologies, Inc. Commande precise de fonction de transfert d'imageur mos pour imagerie a gamme dynamique etendue
EP1302986A1 (fr) * 2001-10-16 2003-04-16 CSEM Centre Suisse d'Electronique et de Microtechnique SA Photodétecteur à large gamme dynamique et de température de fonctionnement accrue
WO2004040904A1 (fr) * 2002-10-29 2004-05-13 Photonfocus Ag Capteur optoelectronique

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184192B2 (en) 2011-02-11 2015-11-10 Isdi Limited Radiation detector and method having a source follower arrangement formed by a source follower input transistor and a bias current portion via a bias line select transistor
US10298860B2 (en) 2014-04-29 2019-05-21 Isdi Limited Radiation detection devices and methods
CN112312048A (zh) * 2019-09-29 2021-02-02 中山爱瑞科技有限公司 一种基于双栅光敏薄膜晶体管的有源像素驱动方法及系统
CN112312048B (zh) * 2019-09-29 2023-05-23 中山爱瑞科技有限公司 一种基于双栅光敏薄膜晶体管的有源像素驱动方法及系统

Similar Documents

Publication Publication Date Title
US6512547B1 (en) Solid-state imaging device and method of detecting optical signals using the same
US8383444B2 (en) Method for determining color using CMOS image sensor
USRE39768E1 (en) VCC pump for CMOS imagers
US20090256156A1 (en) Hybrid imaging sensor with approximately equal potential photodiodes
US8537259B2 (en) Photoelectric conversion circuit and solid state imaging device including same
US20070218579A1 (en) Wide output swing CMOS imager
US20110267505A1 (en) Pixel with reduced 1/f noise
JP3546985B2 (ja) 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法
US9967504B1 (en) Imaging sensor with boosted photodiode drive
Iida et al. A 0.68 e-rms random-noise 121dB dynamic-range sub-pixel architecture CMOS image sensor with LED flicker mitigation
CN108666336B (zh) 一种utbb光电探测器阵列及其工作方法
US6831691B1 (en) Solid-state image pickup device
US10728471B2 (en) Photoelectric conversion device with a voltage control unit connected to a reset transistor and a capacitive element, and associated imaging system
EP2312832B1 (fr) Circuit de pixel de capteur d&#39;image
FR3100657A1 (fr) Pixel comprenant une photodiode
EP2966687B1 (fr) Capteur d&#39;images cmos
WO2005074250A1 (fr) Capteur optoelectronique a haute dynamique avec faible bruit d’offset
US9860462B2 (en) Solid-state imaging device, method of driving solid-state imaging device, and imaging system
EP3487167B1 (fr) Capteur d&#39;images à grande gamme dynamique
US9743027B2 (en) Image sensor with high dynamic range and method
EP0958545B1 (fr) Circuit integrateur de charges photogenerees a linearite amelioree
Marshall et al. Avalanche photodiode-based active pixel imager
JP2000174247A (ja) 固体撮像素子
EP3050107B1 (fr) Pixel d&#39;un imageur cmos de détecteur optique
JP2011199050A (ja) 固体撮像デバイスおよび電子機器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase