FR3111014A1

FR3111014A1 - Capteur d’image matriciel à sensibilité élevée

Info

Publication number: FR3111014A1
Application number: FR2005619A
Authority: FR
Inventors: Yang Ni
Original assignee: Tangram Image Sensor
Current assignee: Tangram Image Sensor
Priority date: 2020-05-28
Filing date: 2020-05-28
Publication date: 2021-12-03
Anticipated expiration: 2040-05-28
Also published as: CN113747088A; FR3111014B1

Abstract

Un capteur photoélectrique comprenant un ensemble de pixels, chaque pixel comprenant un élément de photoconversion à jonction et un circuit de lecture comprenant un amplificateur à transimpédance capacitive (CTIA) en technologie MOS relié à une borne de l’élément de photoconversion pour accumuler le courant issu de cette photoconversion en générant une tension de sortie , caractérisé en ce qu’il comprend des moyens de commande de chaque amplificateur de circuit de lecture pour successivement activer et désactiver celui-ci pendant une phase d’accumulation du courant issu de la photoconversion, de manière à réduire le bruit de scintillement et permettre une sensibilité élevée.

Description

Capteur d’image matriciel à sensibilité élevée

La présente invention concerne d’une façon générale les capteurs d’images hybrides à amplificateurs capacitifs à transimpédance (dits CTIA pour « Capacitive TransImpedance Amplifier » en terminologie anglo-saxonne).

Elle concerne plus généralement un circuit de lecture élémentaire (i.e. d’un pixel) d’un tel capteur.

Il est à rappeler qu’un capteur d’image hybride est un détecteur où les éléments de photoconversion et les circuits de lecture se trouvent sur deux substrats connectés ensemble via des micro-bossages conducteurs (« micro-bumps » en terminologie anglo-saxonne.)

Un circuit de lecture CTIA est un dispositif de transfert de charge actif faisant appel à un amplificateur de tension à fort gain comme illustré sur la Fig. 1 des dessins. Il comprend un amplificateur AMP, un condensateur d’intégration CINT connecté entre l’entrée et la sortie de l’amplificateur, et un transistor de réinitialisation RST en parallèle du condensateur CINT. L’anode de la photodiode associée PD est reliée à l’entrée de l’amplificateur AMP, et sa cathode est reliée à une tension de polarisation VSUB.

Le courant d’origine photonique dans la diode est désigné par Iph, et la tension de sortie de l’amplificateur AMP désignée par Vout.

Avant une capture d’image, le transistor RST connecte ensemble l’entrée et la sortie de l’amplificateur AMP. Cette opération supprime la charge électrique dans le condensateur d’intégration CINT. La capture d’image démarre après l’ouverture du transistor RST. Grace au fort gain en tension de l’amplificateur AMP, la tension d’entrée d’AMP reste quasi-constante et la charge photoélectrique générée par la photodiode PD est transférée vers le condensateur CINT. A la fin de l’exposition, la tension de sortie Vout est lue en tant que signal d’image.

L’article « A Review of Infrared Readout Electronics for Space Science Sensors : State of the Art and Future Directions », par Eric Fossum et Bedabrata Pain, publiée dans Proceedings SPIE Volume 2020, Infrared Technology, 1993, donne un excellent aperçu des circuits de lecture pour capteurs hybrides. Parmi tous les circuits de lecture, le circuit de lecture à base de CTIA est le meilleur candidat pour réaliser des capteurs de haute sensibilité permettant de travailler avec un bas niveau de lumière en cadence vidéo temps réel.

La raison principale est que la capacité parasite de la photodiode est isolée du condensateur d’intégration. On peut obtenir un fort gain de conversion avec une très faible capacité d’intégration CINT. Quand le gain en tension de l’amplificateur AMP est suffisamment grand, la tension de sortie du CTIA peut être écrit de la façon suivante (équation (1) :

Vout = Iph*Texp/CINT

où Texp est le temps d’exposition et Iph est le courant généré par la photodiode.

Grâce à ce gain élevé de l’amplificateur AMP, l’intégralité de la charge générée par photoconversion est transférée dans le condensateur CINT.

Il ressort de l’équation (1) ci-dessus que l’on peut obtenir une grande sensibilité avec une petite capacité CINT. Par exemple une valeur de 1fF peut être envisagée pour la capacité CINT, Elle donne une tension de 160 µV pour chaque charge élémentaire reçue, cette valeur est définie comme gain de conversion du pixel.

Toutefois, un fort gain de conversion ne permet pas toujours une grande sensibilité si le bruit à la sortie d’AMP ne peut être réduit. Ce bruit à la sortie de l’amplificateur AMP est l’un des facteurs les plus limitants de la sensibilité d’un pixel CTIA. Une réalisation conventionnelle donne un seuil de détection d’un pixel CTIA à 50 électrons et il est difficile de faire descendre ce seuil à moins de 10-20 électrons. Ce seuil pour un pixel de 15 µm de pitch donne une performance qui ne répond pas à des applications exigeantes. Si l’on souhaitait réduire le pas à 5 µm pour réaliser des capteurs soit plus économiques, soit ayant une plus grande résolution, il serait nécessaire réduire ce seuil d’un facteur 10 pour maintenir la performance actuelle. Ceci montre l’importance de la réduction de bruit à la sortie de l’amplificateur AMP.

La présente invention vise à améliorer la sensibilité d’un capteur hybride en technologie CTIA en réduisant le bruit du circuit de lecture.

On propose à cet effet un capteur photoélectrique comprenant un ensemble de pixels, chaque pixel comprenant un élément de photoconversion à jonction et un circuit de lecture comprenant un amplificateur à transimpédance capacitive (CTIA) en technologie MOS relié à une borne de l’élément de photoconversion pour accumuler le courant issu de cette photoconversion en générant une tension de sortie , caractérisé en ce qu’il comprend des moyens de commande de chaque amplificateur de circuit de lecture pour successivement activer et désactiver celui-ci pendant une phase d’accumulation du courant issu de la photoconversion, de manière à réduire le bruit de scintillement et permettre une sensibilité élevée.

Des aspects avantageux mais non limitatifs de ce capteur sont les suivants :

– les moyens de commande d’activation/désactivation successives sont aptes à opérer sur au moins l’une parmi la polarisation de l’amplificateur et l’alimentation de l’amplificateur.

– le capteur comprend également un condensateur de charge commun à un ensemble de circuits de lecture de pixels et extérieure à ceux-ci, et un circuit de commutation apte à séquentiellement connecter les sorties desdits circuits de lecture du groupe audit condensateur de charge commun pendant des phases d’activation des amplificateurs respectifs.

– le capteur est du type matriciel en lignes et colonnes de pixels, et comprend un condensateur de charge commun aux circuits de lecture d’une même ligne ou d’une même colonne.

– chaque l’amplificateur de chaque circuit de lecture comprend une paire de transistors N-MOS P-MOS (C-MOS), et le capteur comprend également des moyens de commande de chaque amplificateur pour qu’il opère en mode accumulation.

– les moyens de commande comprennent la combinaison d’une commande alternée de la tension de polarisation de l’amplificateur et d’une commande alternée de la tension d’alimentation de l’amplificateur.

– le capteur comprend en outre un circuit de double échantillonnage corrélé (CDS) la sortie de chaque circuit de lecture.

D’autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante de formes de réalisation préférés de celle-ci, donnée à titre d’exemple non limitatif et faite en référence aux dessins annexés. Sur les dessins :

est un schéma d’un circuit de lecture de pixel de type CTIA d’un capteur matriciel.

est le schéma équivalent de ce capteur, avec une source de bruit.

illustre le principe d’une matrice de circuits de lecture CTIA d’un capteur matriciel avec le partage d’un condensateur de charge par colonne selon la présente invention.

illustre un circuit de lecture CTIA avec commande d’activation et de désactivation de l’amplificateur.

illustre un exemple d’un circuit pour générer la commande d’activation et de désactivation.

est un schéma d’un circuit de lecture CTIA avec une variante de la commande désactivation.

est un chronogramme des signaux de commande d’activation/désactivation pour le circuit de la Fig. 6A.

est le schéma du circuit de lecture CTIA de la Fig. 6A, avec en outre la commande de connexion à un condensateur de charge commun.

est le schéma du circuit de lecture de la Fig. 7 complété par un circuit de double échantillonnage corrélé.

un chronogramme des signaux de commande pour le circuit de la Fig. 8A.

Description détaillée

Un circuit de lecture CTIA dans sa forme la plus simple, correspondant au schéma de la Fig. 1 déjà décrit, peut être modélisé par un circuit équivalent illustré sur la Fig. 2. La contribution du transistor RST crée un bruit de commutation sous de forme d’un offset dans la sortie. Cet offset peut être supprimé dans la pratique par un double échantillonnage corrélé (CDS pour Correlated Double Sampling). On suppose que toutes les réalisations de bonne performance incluent la fonction CDS, donc il est possible d’ignorer ce bruit d’offset dans la pratique.

Le bruit généré par le transistor de l’amplificateur est symbolisé quant à lui par le générateur NS.

Pour analyser les bruits dans un pixel CTIA, on peut se référer à l’article « A CMOS In-Pixel CTIA High Sensitivity Fluorescence Imager » publié dans IEEE Trans Biomed Circuits Syst., October 2011.

Selon cette publication, la contribution du transistor d’amplification dans la sortie peut être calculé par l’équation (2) suivante :

Dans cette formule, CPD est la capacité parasite sur la photodiode et sur l’interconnexion entre la photodiode et l’entrée de l’amplificateur AMP, CINT est la valeur de la capacité d’intégration et CL est la valeur de capacité du condensateur de charge à la sortie de l’amplificateur AMP. En outre, α est une constante comprise entre 2/3 et 2 et qui dépend de la conception de l’amplificateur. Enfin k et T sont la constante de Boltzmann et la température absolue, respectivement.

On s’intéresse ici seulement à la configuration de fort gain de conversion, c’est-à-dire lorque CPD >> CINT. Dans ce cas, l’équation (2) peut être simplifié comme suit (équation (3)) :

Cette équation montre qu’il est possible d’obtenir un très faible bruit en utilisant un condensateur de charge CL de valeur importante à la sortie l’amplificateur AMP. Prenons un exemple très réaliste où CPD = 25 fF et CINT = 1fF. Dans ce cas, une capacité CL = 100fF et une constante α = 2 donnent un bruit de 1430 µV pour un seuil de détection de 8,94 électrons. Mais si on augmente la valeur de CL à 2500 fF, le bruit chute à 286 µV, pour un seuil de détection de 1.8 électrons.

Ainsi, avec un ensemble de paramètres de conception réalistes, il est possible de déterminer une performance de bruit qui est bien meilleure que celle qui peut être obtenue avec un circuit réel. La raison principale est que dans les formules (2) et (3) ci-dessus, seul le bruit thermique du transistor d’amplification contenu dans l’amplificateur AMP a été pris en compte.

En revanche, une autre source de bruit a été ignorée dans ce raisonnement, à savoir le bruit dit de scintillement ou de « flicker ». Ce bruit de flicker a son origine supposée des défauts à la surface du transistor d’amplification de l’amplificateur AMP. Ce bruit est caractérisé par une amplitude inversement proportionnelle à la fréquence. Pour un pixel CTIA pour bas niveau de lumière, la fréquence de fonctionnement est très basse ce bruit devient très important et quasiment impossible à réduire par l’augmentation de la valeur CL.

La publication « Analysis and Validation of Low-Frequency Noise Reduction in MOSFET Circuits Using Varibale Duty Cycle Switched Biasing » dans IEEE Journal of the Electron Devices Society, vol. 6 pp. 420-431, 2018, démontre que d’une façon générale le bruit de flicker peut être considérablement réduit si un transistor est polarisé (conducteur) et dépolarisé (coupé) périodiquement pendant son fonctionnement. Cette amélioration est due, selon l’explication des auteurs, à des inhibitions des défauts dans le canal du transistor pendant la phase de dépolarisation. Quand un transistor MOS est dépolarisé, la surface du canal est entièrement occupée par des porteurs majoritaires, et ces porteurs majoritaires remplissent les défauts et les désactiver électriquement. Quand le transistor est repolarisé, ces défauts redeviennent actifs après une certaine durée. Si la cadence d’alternance entre la polarisation et la dépolarisation est suffisamment rapide, le nombre des défauts actifs est fortement réduit et le bruit de flicker est réduit dans la même proportion. Un autre bénéfice de cette polarisation alternée est que la durée d’intégration pour le bruit est réduite proportionnellement au rapport cyclique de la polarisation de l’AMP dans le circuit de lecture.

Selon un aspect de la présente description, on a observé qu’une telle alternance de polarisation dynamique pouvait avantageusement être mise en œuvre dans un capteur CTIA.

On peut dériver de la Fig. 1 que, si l’amplificateur AMP est momentanément désactivé, la charge photoélectrique générée par la photodiode peut être stockée dans la capacité parasite CPD de la photodiode PD. Quand l’amplificateur AMP est à nouveau polarisé, cette charge stockée peut être transférée dans la capacité CINT. La seule condition est que la photodiode reste polarisée en inverse pour éviter qu’une partie de la charge ne soit perdue dans sa jonction PN. Or cette condition est particulièrement bien assurée en cas de bas niveau de lumière où chaque photodiode ne génère peu de charge pendant l’exposition.

On propose donc ici un circuit de lecture CTIA dans lequel l’amplificateur AMP est périodiquement désactivé afin de réduire significativement l’impact du bruit de flicker du transistor d’amplification du pixel, en réduisant son intégration dans la capacité CINT.

Revenons maintenant sur l’équation (3) qui démontre que dans un circuit de lecture CTIA, il est possible de réduire le bruit en augmentant la valeur du condensateur de charge CL (illustrée sur le schéma équivalent de la Fig. 2).

En estimation, une valeur de quelques picofarads pour la capacité CL permet de réduire considérablement la contribution du bruit thermique des transistors. Toutefois, l’exigence de plus en plus forte en termes de miniaturisation des pixels ne permet pas d’intégrer une capacité de telle valeur au sein d’un pixel pour un détecteur matriciel à deux dimensions, l’espace disponible n’étant pas suffisant.

On observe en parallèle que lorsque l’amplificateur AMP du pixel est activé et désactivé périodiquement, le condensateur de charge CL ne joue son rôle que pendant les phases où l’amplificateur AMP est activé. Sachant que cette activation peut avoir un très faible rapport cyclique, il est ainsi possible, selon un aspect de la présente description, de disposer cette capacité à extérieur du pixel, de façon commune à un groupe de pixels ; elle sera connectée à la sortie d’un amplificateur AMP d’un pixel donné du groupe que lorsque celui-ci sera activé. Dans le même temps, on séquentialise l’activation des pixels du groupe pour successivement connecter les sorties des circuits de lecture respectifs selon un ordonnancement défini par des signaux de commande appropriés. Cette capacité devient alors partagée par le groupe de pixels dans l’ordre prédéfini en fonction de leur activation.

Pour une matrice de capteur à deux dimensions, on peut prévoir une capacité CL partagée par tous les pixels d’une même colonne. L’activation des pixels est alors réalisée de façon commune pour tous les pixels d’une même ligne, avec un séquencement ligne par ligne. Ainsi, à chaque instant dans une colonne, un seul pixel est connecté à la capacité CL associée à la colonne. Cette activation ligne par ligne peut être réalisée dans n’importe quel ordre, un ordre séquentiel étant toutefois préféré par souci de simplicité.

La Fig. 3 montre la structure de cette réalisation, avec un ensemble de circuits de lecture de pixels RC(i,j) organisés en lignes et colonnes, et des condensateurs de charge CLEX0, CLEX1, CLEX2, …, CLEXi respectivement associés aux colonnes COL0, COL1, COL2, …., COLi de la matrice. Des bus de commande A0, A1, A2, A3, … permettent de simultanément connecter les circuits de lecture d’une même ligne à leur condensateur de charge respectif, la commande s’effectuant séquentiellement ligne après ligne.

Ainsi on propose ici deux approches pour améliorer la sensibilité de pixel CTIA. La première approche consiste à alimenter l’amplificateur du pixel CTIA de façon alternée. Cette solution permet de réduire le bruit de flicker de basse fréquence. Cette alimentation alternée peut être réalisée selon n’importe quelle séquence pour les pixels dans une matrice à une ou deux dimensions. La deuxième approche permet la réduction de bruit thermique des transistors dans un pixel CTIA à alimentation alternée selon la première approche. Cette solution consiste à connecter la sortie d’un circuit de lecture à un condensateur de charge se trouvant à l’extérieur du pixel pendant que son alimentation est activée. Et compte tenu du faible rapport cyclique de l’activation d’un pixel, ce condensateur de charge peut être partagé entre un groupe de pixels dans une matrice 2D, voire à l’ensemble des pixels de la matrice.

Exemple de réalisation

En référence à la Fig. 4, on a représenté l’implémentation en technologie CMOS du circuit de lecture CTIA de la Fig. 1, complété par la commande alternée d’activation/désactivation de l’amplificateur AMP. L’amplificateur AMP est ici constitué d’une paire de transistors en technologie CMOS. Afin de réaliser l’activation/désactivation alternée de l’amplificateur AMP, l’approche la plus simple consiste à appliquer une tension de polarisation VBIAS qui soit variable. Quand la tension de polarisation VBIAS est à une valeur située sous le seuil du transistor N-MOS du circuit AMP, l’alimentation du circuit est donc coupée. Quand cette tension revient à sa valeur correspondant à la polarisation de fonctionnement normal, le circuit AMP est alimenté de nouveau. Ainsi, en appliquant une tension alternant entre deux niveaux, le circuit AMP est alimenté de manière alternée, et l’on obtient la réduction de bruit de flicker recherchée.

La Fig. 5 montre un circuit simple pour générer cette tension de commande VBIAS alternée. Il comprend un générateur de courant de polarisation IBIAS, un convertisseur courant/tension MBIAS délivrant la tension de polarisation VBIAS, et un transistor MC dont l’entrée est reliée à un signal VOFF et reliée entre le nœud VBIAS et la masse. Quand le signal VOFF est activé, le transistor MC court-circuite le nœud VBIAS à la masse et ainsi coupe la tension de polarisation de l’amplificateur AMP. La tension de sortie de l’amplificateur AMP remonte et coupe le transistor P-MOS, désactivant ainsi l’amplificateur.

On va maintenant décrire une variante de ce circuit. La publication précitée « Analysis and Validation of Low-Frequency Noise Reduction in MOSFET Circuits Using Varibale Duty Cycle Switched Biasing » suggère que le bruit de flicker peut être réduit encore davantage si les transistors formant l’amplificateur AMP peuvent opérer en mode d’accumulation. Rappelons ici qu’un transistor MOS est en mode d’accumulation pendant la phase d’activation lorsque la tension entre la grille et les source/drain est négative pour un transistor MOS de canal type N et positive pour un transistor MOS de canal type P.

A cet effet, et en référence aux Figs. 6A et 6B, on propose une autre réalisation du circuit de lecture ou les transistors NMOS et PMOS de l’amplificateur se trouvent en mode accumulation quand l’amplificateur est désactivé. A cet effet, on joue également sur la tension d’alimentation ALIMX de l’amplificateur.

Pour la coupure, l’alimentation ALIMX est d’abord mise à zéro, puis la tension de polarisation VBIAS est passée à une valeur négative avec un petit délai Td (voir Fig. 6B), afin que la tension de sortie d’AMP soit à 0 volt pendant la désactivation, de telle sorte que le transistor PMOS du circuit AMP passe en mode d’accumulation.

La Fig. 7 illustre le circuit de la Fig. 6A complété par un circuit pour sélectivement connecter la sortie du circuit de lecture à un condensateur de charge partagé CL se trouvant à l’extérieur du pixel. Le signal CL_ON attaque un transistor de commutation CT relié entre la sortie du circuit et une borne du condensateur de charge CL. Ce circuit de lecture peut être intégré dans une matrice telle qu’illustrée sur la Fig. 3.

En référence aux Figs. 8A et 8B on a représenté un circuit de lecture tel que celui de la Fig. 7, complété par une fonction de double échantillonnage corrélé CDS pour la suppression du bruit de réinitialisation du circuit amplificateur AMP. Cette fonction est mise en œuvre par un condensateur CDSC connecté entre la sortie VOUT de l’amplificateur AMP la sortie du circuit de lecture CDSOUT, et par un transistor CDST monté entre une source de tension de référence CDSREF et ladite sortie CDSOUT, ce transistor étant commandé par un signal de réinitialisation de CDS noté CDSRST.

En référence au chronogramme de la Fig. 8B, La réinitialisation de l’amplificateur AMP et du circuit de CDS sont réalisés pendant que l’alimentation ALIMX est active. La réinitialisation de l’amplificateur est opérée par un créneau RST entre les instants T1 et T2, et la réinitialisation du circuit CDS est opérée par un créneau CDSRST pendant une durée plus longue, entre les instants T1 et T3. Le relâchement de la réinitialisation du circuit CDS se produit donc après la fin de la réinitialisation du circuit AMP, et le bruit de charge dit « kTC » généré pendant la réinitialisation est ainsi absorbé par le condensateur CDSC, tandis que la tension de sortie CDSOUT est proche de la tension de référence CDSREF.

La réinitialisation du circuit CDS génère également un bruit de type kTC dans le condensateur CDS, mais la valeur de ce condensateur étant bien plus grande que celle du condensateur d’intégration CINT, le bruit de reset équivalent sur CINT est bien plus faible.

Le condensateur de charge partagé CL est connecté à la sortie de l’amplificateur AMP pendant toute la durée de ces opérations grâce au créneau CL_ON entre T1 et un instant postérieur à T3.

L’amplificateur AMP est activé par un créneau VBIAS entre les instants T1 et T4, tandis que l’amplificateur AMP est alimenté par un créneau ALIMX entre T1 et un instant compris entre T3 et T4, pour réaliser le mode d’accumulation discuté plus haut.

Les créneaux CL_ON, VBIAS et ALIMX compris entre les instants T5 et T6 assurent la réactivation de l’amplificateur AMP après une phase de désactivation. Cette réactivation est réalisée périodiquement pendant l’exposition selon une séquence de commande prédéfinie gérée au niveau de la matrice de pixels.

La lecture du pixel, c’est-à-dire la tension CDSOUT, est réalisée pendant que l’amplificateur AMP est actif et que le condensateur de charge CL est connecté. Le circuit de lecture du pixel à la fin d’une phase d’exposition fait partie de l’état de la technique et ne sera pas décrit ici.

Bien entendu, de nombreuses variantes et modifications sont possibles.

Notamment, en variante, l’activation/désactivation alternée de l’amplificateur AMP peut être réalisée en jouant soit seulement sur sa tension de polarisation, soit sur sa tension d’alimentation, soit sur les deux.

Claims

Capteur photoélectrique comprenant un ensemble de pixels, chaque pixel comprenant un élément de photoconversion à jonction et un circuit de lecture comprenant un amplificateur à transimpédance capacitive (CTIA) en technologie MOS relié à une borne de l’élément de photoconversion pour accumuler le courant issu de cette photoconversion en générant une tension de sortie , caractérisé en ce qu’il comprend des moyens de commande de chaque amplificateur de circuit de lecture pour successivement activer et désactiver celui-ci pendant une phase d’accumulation du courant issu de la photoconversion, de manière à réduire le bruit de scintillement et permettre une sensibilité élevée.
Capteur selon la revendication 1, caractérisé en ce que les moyens de commande d’activation/désactivation successives sont aptes à opérer sur au moins l’une parmi la polarisation de l’amplificateur et l’alimentation de l’amplificateur.
Capteur selon la revendication 1 ou 2, caractérisé en ce qu’il comprend également un condensateur de charge commun à un ensemble de circuits de lecture de pixels et extérieure à ceux-ci, et un circuit de commutation apte à séquentiellement connecter les sorties desdits circuits de lecture du groupe audit condensateur de charge commun pendant des phases d’activation des amplificateurs respectifs.
Capteur selon la revendication 3, du type matriciel en lignes et colonnes de pixels, caractérisé en ce qu’il comprend un condensateur de charge commun aux circuits de lecture d’une même ligne ou d’une même colonne.
Capteur selon l’une des revendications 1 à 4, caractérisé en ce que chaque l’amplificateur de chaque circuit de lecture comprend une paire de transistors N-MOS P-MOS (C-MOS), et en ce qu’il comprend également des moyens de commande de chaque amplificateur pour qu’il opère en mode accumulation.
Capteur selon la revendication 5, caractérisé en ce que les moyens de commande comprennent la combinaison d’une commande alternée de la tension de polarisation de l’amplificateur et d’une commande alternée de la tension d’alimentation de l’amplificateur.
Capteur selon l’une des revendications 1 à 6, caractérisé en ce qu’il comprend en outre un circuit de double échantillonnage corrélé (CDS) la sortie de chaque circuit de lecture.