BE1021861B1 - Pixel a injection directe mis en memoire tampon pour matrices de detecteurs infrarouges - Google Patents

Pixel a injection directe mis en memoire tampon pour matrices de detecteurs infrarouges Download PDF

Info

Publication number
BE1021861B1
BE1021861B1 BE2014/0481A BE201400481A BE1021861B1 BE 1021861 B1 BE1021861 B1 BE 1021861B1 BE 2014/0481 A BE2014/0481 A BE 2014/0481A BE 201400481 A BE201400481 A BE 201400481A BE 1021861 B1 BE1021861 B1 BE 1021861B1
Authority
BE
Belgium
Prior art keywords
direct injection
pixel
transistor
buffered
current mirror
Prior art date
Application number
BE2014/0481A
Other languages
English (en)
Inventor
Lin Minlong
Original Assignee
Sensors Unlimited Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sensors Unlimited Inc. filed Critical Sensors Unlimited Inc.
Application granted granted Critical
Publication of BE1021861B1 publication Critical patent/BE1021861B1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Pixel à injection directe mis en mémoire tampon comprenant une photodiode pour recevoir un signal d'entrée, un transistor à injection directe associé à la photodiode, et un miroir de courant de Sackinger couplé au transistor à injection directe, fournissant une taille réduite, un faible bruit et une basse consommation d'énergie par rapport au pixel à injection directe mis en mémoire tampon de la technique antérieure.

Description

PIXEL A INJECTION DIRECTE MIS EN MEMOIRE TAMPON POUR MATRICES DE DETECTEURS INFRAROUGES
CONTEXTE DE L’INVENTION 1. Domaine de l’invention
La présente invention concerne un circuit de capteur d’image et, plus particulièrement, un circuit de pixel à injection directe mis en mémoire tampon pour une matrice à plan focal infrarouge, ayant les caractéristiques de taille réduite, faible bruit et basse consommation d’énergie. 2. Contexte de l’art connexe
Les systèmes de détecteurs infrarouges nécessitent généralement des algorithmes de suivi sophistiqués pour s’adapter aux variations importantes et fréquentes des informations d’arrière-plan qui découlent du contraste relativement élevé et de la composante solaire du rayonnement. Toutefois, des détecteurs fonctionnant dans la bande spectrale infrarouge (IR) peuvent atteindre une sensibilité thermique identique ou supérieure avec une complexité réduite de traitement de signal. En conséquence, la détection et le suivi infrarouge peuvent souvent être accomplis en utilisant des capteurs plus petits et plus rentables avec des matrices à plan focal (FPA) IR.
Malheureusement, les matrices à plan focal IR et les circuits de lecture de multiplexage ont des contraintes de conception qui peuvent limiter fortement les performances du système. Dans la partie de lecture d’une FPA, par exemple, le circuit de cellule d’amplificateur d’entrée qui couple chaque photo-détecteur au site de lecture correspondant doit effectuer plusieurs fonctions qui sont difficiles à incorporer simultanément dans la petite quantité d’espace ou « place » qui est habituellement disponible sur une puce de traitement de signal.
Une cellule de détecteur/amplificateur d’une FPA devrait comprendre de manière idéale : un étage d’interface de détecteur qui fournit une basse impédance à une polarisation de fonctionnement uniforme ; une grande capacité d’intégration de traitement de charge ; un étage pour la suppression uniforme de l’arrière-plan si la capacité d’intégration est inadéquate ; des étages de multiplexage et réinitialisation de pixel à faible puissance ; et un étage de sortie adapté pour commander la capacité de ligne de bus pour le multiplexage successif à des cadences vidéo.
Les FPA IR de la technique antérieure manquent généralement de mise en mémoire tampon d’impédance, ce qui provoque une variation des courants d’obscurité du détecteur et une augmentation du bruit de motif fixe (c’est-à-dire le bruit spatial restant après application d’une correction de non-uniformité de deux points conventionnelle). Le bruit de motif fixe crée un masque visible dans l’imagerie qui cache des informations de haute fréquence et faible contraste, en dégradant ainsi la température minimale décelable et en compromettant les performances dans des conditions défavorables. Par ailleurs, les dispositifs de la technique antérieure manquent de capacité de réduction du pas des pixels et d’augmentation de la densité des pixels. Si le pas des pixels et la place pour les cellules de détecteur/amplificateur sont réduits dans les dispositifs de l’art antérieur, les limitations de performance sont encore davantage accentuées. Quand le pas des pixels continue à diminuer, les problèmes de puissance et de bruit deviennent encore plus redoutables.
Etant donné l’état de la technique actuelle et la surface de puce limitée disponible, il existe une place insuffisante pour les cellules détecteur/amplificateur pour un circuit de lecture avec une architecture conventionnelle pour intégrer la totalité des caractéristiques les plus importantes telles qu’une basse impédance d’entrée, une polarisation uniforme du détecteur et une capacité de stockage de charge satisfaisante. Toutefois, étant donné que des petites cellules sont nécessaires pour des FPA avec de grands nombres de pixels, des circuits de lecture intégrés avec des tailles de puce raisonnables et une optique compacte, toutes les fonctions importantes du circuit de lecture doivent être intégrées dans une place de cellule aussi petite que possible. Ainsi, il existe un besoin pour un circuit de lecture de pixel avec une architecture améliorée ayant des caractéristiques qui soient mieux optimisées pour l’utilisation dans un FPA IR.
RESUME DE L’INVENTION
La présente invention concerne un pixel à injection directe mis en mémoire tampon (BDI) nouveau et utile pour un capteur à matrice à plan focal (FPA) infrarouge (IR). Le pixel BDI comprend une photodiode pour recevoir un signal d’entrée, un transistor à injection directe associé à la photodiode, et un miroir de courant de Sackinger à basse puissance couplé au transistor à injection directe et comprenant seulement deux transistors. Il existe deux configurations de pixel différentes envisagées, chacune ayant une polarité différente.
Dans une configuration, le transistor à injection directe du pixel BDI est un transistor PMOS, et le miroir de courant de Sackinger comprend un transistor de polarisation connecté à la masse. Ainsi, un mode de réalisation du présent pixel BDI comprend deux transistors PMOS et un transistor NMOS.
Dans une autre configuration, le transistor à injection directe du pixel BDI est un transistor NMOS, et le miroir de courant de Sackinger comprend un transistor de polarisation connecté à une source d’énergie. Ainsi, un autre mode de réalisation du présent pixel BDI comprend un transistor PMOS et deux transistors NMOS.
Dans les deux modes de réalisation, le transistor à injection directe est couplé à un circuit de pixel par l’intermédiaire d’un condensateur d’intégration. Le circuit de pixel comporte trois transistors, comprenant un transistor de sélection de ligne, un transistor à source suiveuse et un transistor de réinitialisation.
Ainsi, dans les deux cas, le circuit de pixel BDI de la présente invention comprend un total de six transistors, avec pour résultat une architecture de circuit de taille réduite, un faible bruit et une basse consommation d’énergie, par rapport aux circuits de pixel à injection directe de l’art antérieur.
Ces caractéristiques du pixel BDI de la présente invention et d’autres ressortiront mieux de la description détaillée ci-après, faite en référence aux dessins annexés.
BREVE DESCRIPTION DES DESSINS
Afin que l’homme du métier concerné par la présente invention puisse plus facilement comprendre comment réaliser le circuit de pixel à injection directe mis en mémoire tampon décrit ici, des aspects de celui-ci seront décrits en détail ci-dessous en référence aux dessins, sur lesquels : la Figure 1 est une représentation schématique d’un mode de réalisation du circuit de pixel à injection directe mis en mémoire tampon de la présente invention, dans lequel le transistor à injection directe est un transistor PMOS et le transistor de polarisation du miroir de courant de Sackinger est connecté à la masse ; et la Figure 2 est une représentation schématique d’un autre mode de réalisation du circuit de pixel à injection directe mis en mémoire tampon de la présente invention, dans lequel le transistor à injection directe est un transistor NMOS et le transistor de polarisation du miroir de courant de Sackinger est connecté à une source d’énergie.
DESCRIPTION DETAILLEE DES MODES DE REALISATION PREFERES
En se référant maintenant aux dessins sur lesquels des numéros de référence identiques identifient des aspects ou éléments structurels similaires de la présente invention, sur les Figures 1 et 2 sont illustrés des modes de réalisation nouveaux d’un pixel à injection directe mis en mémoire tampon (BDI) pour un capteur à matrice à plan focal (FPA) infrarouge (IR).
En référence à la Figure 1, est représentée une cellule de pixel à injection directe mis en mémoire tampon (BDI) de la présente invention, indiquée de manière générale par le numéro de référence 10. La cellule de pixel BDI 10 comprend une photodiode 12 de n’importe quel type ou substrat pour recevoir un signal d’entrée, comme des photons provenant d’une source de rayonnement IR.
La photodiode 12 convertit le signal d’entrée en un signal électrique. Un transistor à injection directe 14 est associé à la photodiode 12 et lit le signal électrique provenant de celle-ci. Dans ce mode de réalisation, le transistor à injection directe est un transistor MOSFET de type p, également dénommé transistor PMOS.
Le transistor PMOS à injection directe 14 est couplé à un miroir de courant de Sackinger à deux transistors, identifié de manière générale par le numéro de référence 16. Le miroir de courant de Sackinger à deux transistors 16 remplace un amplificateur de pixel complet à cinq transistors, utilisé dans les cellules de pixel de la technique antérieure. En conséquence, le miroir de courant de Sackinger 16 consomme une très faible quantité de courant, par exemple moins d’environ InA de courant, par rapport à une consommation de courant d’environ 50nA-100nA pour un amplificateur de pixel classique. L’homme du métier devrait facilement apprécier qu’un miroir de courant est conçu pour copier un courant à travers un dispositif actif en commandant le courant dans un autre dispositif actif, en maintenant le courant de sortie constant indépendamment de la charge. D’un point de vue conceptuel, un miroir de courant idéal est simplement un amplificateur de courant inverseur idéal qui inverse la direction du courant.
Le miroir de courant de Sackinger 16 comprend des premier et deuxième transistors 18 et 20. Le premier transistor 18 est un transistor PMOS et il est connecté à une source d’énergie. Le deuxième transistor 20 est un transistor NMOS, qui agit comme un transistor de polarisation pour le miroir de courant 16, et il est connecté à la masse. Ainsi, le pixel BDI10 comprend deux transistors PMOS et un transistor NMOS.
Toujours en référence à la Figure 1, le transistor à injection directe 14 de la cellule de pixel BDI 10 est couplé à un circuit de pixel conventionnel 22 par l’intermédiaire d’un condensateur d’intégration 24. Le condensateur d’intégration 24 fonctionne pour convertir le signal d’entrée provenant du photo-détecteur 12 en une tension. L’homme du métier appréciera facilement que le condensateur d’intégration 24 est optionnel dans cette architecture de circuit.
Le circuit de pixel 22 comporte trois transistors, comprenant un transistor de réinitialisation 26, un transistor de sélection de ligne 28, un transistor à source suiveuse 30, chacun desquels est bien connu dans le domaine. L’homme du métier appréciera facilement que le circuit de pixel 22 peut prendre la forme de n’importe quelle autre architecture de circuit de lecture de pixel connue. Par ailleurs, la portée de la présente invention ne doit pas être indûment limitée à l’architecture illustrée du circuit de pixel 22.
En référence à la Figure 2, est représentée une autre cellule de pixel à injection directe mis en mémoire tampon (BDI) de la présente invention, identifiée de manière générale par le numéro de référence 100. La cellule de pixel BDI 100 comprend une photodiode 112 de n’importe quel type ou substrat pour recevoir un signal d’entrée. La photodiode 112 convertit le signal d’entrée en un signal électrique.
Un transistor à injection directe 114 est associé à la photodiode 112 et lit le signal électrique provenant de celle-ci. Dans ce mode de réalisation, le transistor à injection directe est un transistor MOSFET de type n, également dénommé transistor NMOS.
Le transistor NMOS à injection directe 114 est couplé à un miroir de courant de Sackinger à deux transistors, indiqué de manière générale par le numéro de référence 116. Le miroir de courant de Sackinger 116 est d’une polarité différente de celle du miroir de courant de Sackinger 16 de la Figure 1. Par conséquent, le premier transistor 118 du miroir de courant de Sackinger 116 est un transistor NMOS qui agit comme un transistor de polarisation et il est connecté à une source d’énergie. Le deuxième transistor 120 est un transistor PMOS qui est connecté à la masse. Ainsi, la cellule de pixel BDI 100 comprend un transistor PMOS et deux transistors NMOS.
Toujours en référence à la Figure 2, le transistor à injection directe 114 de la cellule de pixel BDI 100 est couplé à un circuit de pixel conventionnel 122 par l’intermédiaire d’un condensateur d’intégration 124. Le circuit de pixel 122 comporte trois transistors, comprenant un transistor de réinitialisation 126, un transistor de sélection de ligne 128 et un transistor à source suiveuse 30, chacun desquels est bien connu dans le domaine. L’homme du métier appréciera facilement que le circuit de pixel 122 peut prendre la forme de n’importe quelle autre architecture de circuit de lecture de pixel connue. Par ailleurs, la portée de la présente invention ne doit pas être indûment limitée à l’architecture illustrée du circuit de pixel 122.
Dans les deux modes de réalisation de la présente invention, le circuit de pixel BDI de la présente invention comprend un total de six transistors, avec pour résultat une architecture de circuit de taille réduite couvrant moins de « place », par rapport aux circuits de pixel à injection directe de l’art antérieur comprenant un amplificateur de pixel à cinq transistors.
Par ailleurs, la cellule de pixel BDI de la présente invention consomme moins de 1 % de la puissance consommée par une cellule de pixel réalisée avec un amplificateur de pixel conventionnel à cinq transistors. Ainsi, une matrice de pixels beaucoup plus grande peut être construite en utilisant les pixels BDI de la présente invention. Il existe également un bruit inférieur généré par les pixels BDI de la présente invention, par rapport au pixel BDI conventionnel.
Plus particulièrement, avec un plus petit pas de pixel, l’irradiation de signal par pixel diminue inévitablement et le rapport signal/bruit diminue en conséquence. En effet, un nombre de transistors inférieur et un faible courant de polarisation dans ce mode de réalisation contribuent à un bruit inférieur par rapport à la conception de lecture dans la technique antérieure.
De plus, le miroir de courant de Sackinger fournit beaucoup moins de variation de la polarisation inverse de la photodiode par sa rétroaction négative intrinsèque. Ceci est similaire à un amplificateur de pixel à six transistors à injection directe classique, mais avec beaucoup moins de place, de puissance et de bruit.
Bien que la présente invention ait été décrite en référence à des modes de réalisation préférés, l’homme du métier appréciera aisément que des changements et modifications peuvent être apportés à ceux-ci sans pour autant sortir de l’esprit et de la portée de la présente invention telle que définie par les revendications jointes.

Claims (20)

  1. REVENDICATIONS
    1. Pixel à injection directe mis en mémoire tampon comprenant : un miroir de courant couplé à un transistor à injection directe.
  2. 2. Pixel à injection directe mis en mémoire tampon selon la revendication 1, comprenant en outre une photodiode associée au transistor à injection directe pour recevoir un signal d’entrée vers le pixel.
  3. 3. Pixel à injection directe mis en mémoire tampon selon la revendication 1, dans lequel le transistor à injection directe est un transistor PMOS.
  4. 4. Pixel à injection directe mis en mémoire tampon selon la revendication 1, dans lequel le transistor à injection directe est un transistor NMOS.
  5. 5. Pixel à injection directe mis en mémoire tampon selon la revendication 1, dans lequel le miroir de courant est un miroir de courant de Sackinger qui consomme moins d’environ InA de courant.
  6. 6. Pixel à injection directe mis en mémoire tampon selon la revendication 3, dans lequel le miroir de courant comprend un transistor de polarisation connecté à la masse.
  7. 7. Pixel à injection directe mis en mémoire tampon selon la revendication 4, dans lequel le miroir de courant comprend un transistor de polarisation connecté à une source d’énergie.
  8. 8. Pixel à injection directe mis en mémoire tampon selon la revendication 1, dans lequel le transistor à injection directe est couplé à un circuit de pixel.
  9. 9. Pixel à injection directe mis en mémoire tampon selon la revendication 8, dans lequel le transistor à injection directe et le circuit de pixel sont couplés par l’intermédiaire d’un condensateur d’intégration.
  10. 10. Pixel à injection directe mis en mémoire tampon selon la revendication 9, dans lequel le circuit de pixel comprend un transistor de sélection de ligne.
  11. 11. Pixel à injection directe mis en mémoire tampon selon la revendication 10, dans lequel le circuit de pixel comprend en outre un transistor à source suiveuse.
  12. 12. Pixel à injection directe mis en mémoire tampon selon la revendication 11, dans lequel le circuit de pixel comprend en outre un transistor de réinitialisation.
  13. 13. Pixel à injection directe mis en mémoire tampon comprenant : a) une photodiode pour recevoir un signal d’entrée ; b) un transistor à injection directe associé à la photodiode ; et c) un miroir de courant de Sackinger qui consomme moins d’environ InA de courant couplé avec le transistor à injection directe.
  14. 14. Pixel à injection directe mis en mémoire tampon selon la revendication 13, dans lequel le transistor à injection directe est un transistor PMOS.
  15. 15. Pixel à injection directe mis en mémoire tampon selon la revendication 13, dans lequel le transistor à injection directe est un transistor NMOS.
  16. 16. Pixel à injection directe mis en mémoire tampon selon la revendication 14, dans lequel le miroir de courant de Sackinger comprend un transistor de polarisation connecté à la masse.
  17. 17. Pixel à injection directe mis en mémoire tampon selon la revendication 15, dans lequel le miroir de courant de Sackinger comprend un transistor de polarisation connecté à une source d’énergie.
  18. 18. Pixel à injection directe mis en mémoire tampon selon la revendication 13, dans lequel le transistor à injection directe est couplé à un circuit de pixel.
  19. 19. Pixel à injection directe mis en mémoire tampon selon la revendication 18, dans lequel le transistor à injection directe est couplé au circuit de pixel par Γintermédiaire d’un condensateur d’intégration.
  20. 20. Pixel à injection directe mis en mémoire tampon selon la revendication 19, dans lequel le circuit de pixel comprend un transistor de sélection de ligne, un transistor à source suiveuse et un transistor de réinitialisation.
BE2014/0481A 2013-07-08 2014-07-02 Pixel a injection directe mis en memoire tampon pour matrices de detecteurs infrarouges BE1021861B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/936533 2013-07-08
US13/936,533 US9191586B2 (en) 2013-07-08 2013-07-08 Buffered direct injection pixel for infrared detector arrays

Publications (1)

Publication Number Publication Date
BE1021861B1 true BE1021861B1 (fr) 2016-01-22

Family

ID=51618937

Family Applications (1)

Application Number Title Priority Date Filing Date
BE2014/0481A BE1021861B1 (fr) 2013-07-08 2014-07-02 Pixel a injection directe mis en memoire tampon pour matrices de detecteurs infrarouges

Country Status (4)

Country Link
US (1) US9191586B2 (fr)
BE (1) BE1021861B1 (fr)
IL (1) IL233514A (fr)
TW (1) TWI618231B (fr)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9497402B2 (en) * 2015-03-30 2016-11-15 Sensors Unlimited, Inc. Image lag mitigation for buffered direct injection readout with current mirror
US10222258B2 (en) 2015-03-30 2019-03-05 Sensors Unlimited, Inc. Digital imaging and pulse detection pixel
US10389961B2 (en) * 2015-04-09 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10018504B2 (en) * 2015-11-12 2018-07-10 Sensors Unlimited, Inc. Gain normalization
US9992432B2 (en) * 2016-01-04 2018-06-05 Sensors Unlimited, Inc. Gain normalization and non-uniformity correction
US9871066B2 (en) 2016-01-15 2018-01-16 Sensors Unlimited, Inc. Enhanced pixel for multiband sensing including a signal path to receive a flow of signals flowing through a control device
US9939324B2 (en) 2016-01-15 2018-04-10 Sensors Unlimited, Inc. Enhanced pixel for wavefront sensing
IL254180B (en) * 2016-09-02 2021-01-31 Sensors Unlimited Inc Array for digital imaging and pulse detection
US10516843B2 (en) * 2018-02-13 2019-12-24 Sensors Unlimited, Inc. Pixel array with internal coarse digitization
EP3861718A1 (fr) * 2018-10-04 2021-08-11 Raytheon Company Mise a zéro automatique de pixels d'injection directe mis en tampon
US10827135B2 (en) * 2018-11-26 2020-11-03 Bae Systems Information And Electronic Systems Integration Inc. BDI based pixel for synchronous frame-based and asynchronous event-driven readouts
US10742183B2 (en) 2018-12-21 2020-08-11 Industrial Technology Research Institute Processing device for position sensing comprising a transforming differential current signal to a voltage signal performance
FR3102843B1 (fr) 2019-11-05 2022-01-14 Commissariat Energie Atomique Pixel ir reconfigurable en mode di ou bdi

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0553406A1 (fr) * 1992-01-24 1993-08-04 Rockwell International Corporation Amplificateur de lecture pour un réseau fixe de détecteurs infrarouges dans le plan focal
US5488415A (en) * 1993-07-09 1996-01-30 Olympus Optical Co., Ltd. Solid-state image pickup device having a photoelectric conversion detection cell with high sensitivity
EP0897214A2 (fr) * 1997-08-13 1999-02-17 Rockwell Science Center, LLC Circuit d'interface large bande à bruit ultra-faible pour la lecture monophotonique de photodétecteur
US6384413B1 (en) * 1998-10-13 2002-05-07 California Institute Of Technology Focal plane infrared readout circuit
US20100164594A1 (en) * 2006-12-11 2010-07-01 Austriamicrosystems Ag System and Method for Charge Integration

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933648A (en) 1989-04-13 1990-06-12 Harris Corporation Current mirror employing controlled bypass circuit
US5523570A (en) 1994-07-15 1996-06-04 Loral Infrared & Imaging Systems, Inc. Double direct injection dual band sensor readout input circuit
US5898168A (en) 1997-06-12 1999-04-27 International Business Machines Corporation Image sensor pixel circuit
US6965707B1 (en) 2000-09-29 2005-11-15 Rockwell Science Center, Llc Compact active pixel with low-noise snapshot image formation
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US7139024B2 (en) * 2002-07-26 2006-11-21 Xerox Corporation Large-area imager with direct digital pixel output
US20050007473A1 (en) * 2003-07-08 2005-01-13 Theil Jeremy A. Reducing image sensor lag
KR100673900B1 (ko) * 2005-03-21 2007-01-25 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
US8242430B2 (en) * 2010-08-24 2012-08-14 Intersil Americas Inc. Apparatuses and methods that reduce mismatch errors associated with analog subtractions used for light sensing
US20120068745A1 (en) * 2010-09-22 2012-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Injection-locked frequency divider
IL212289A (en) 2011-04-13 2016-08-31 Semi-Conductor Devices - An Elbit Systems - Rafael Partnership Circuit and method for reading image signals
KR101900273B1 (ko) * 2011-07-15 2018-09-21 삼성전자 주식회사 시모스 이미지 센서

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0553406A1 (fr) * 1992-01-24 1993-08-04 Rockwell International Corporation Amplificateur de lecture pour un réseau fixe de détecteurs infrarouges dans le plan focal
US5488415A (en) * 1993-07-09 1996-01-30 Olympus Optical Co., Ltd. Solid-state image pickup device having a photoelectric conversion detection cell with high sensitivity
EP0897214A2 (fr) * 1997-08-13 1999-02-17 Rockwell Science Center, LLC Circuit d'interface large bande à bruit ultra-faible pour la lecture monophotonique de photodétecteur
US6384413B1 (en) * 1998-10-13 2002-05-07 California Institute Of Technology Focal plane infrared readout circuit
US20100164594A1 (en) * 2006-12-11 2010-07-01 Austriamicrosystems Ag System and Method for Charge Integration

Also Published As

Publication number Publication date
US20150009337A1 (en) 2015-01-08
TW201519420A (zh) 2015-05-16
TWI618231B (zh) 2018-03-11
US9191586B2 (en) 2015-11-17
IL233514A (en) 2017-12-31

Similar Documents

Publication Publication Date Title
BE1021861B1 (fr) Pixel a injection directe mis en memoire tampon pour matrices de detecteurs infrarouges
US10225499B2 (en) Backside illuminated global shutter pixel with active reset
WO2010103464A1 (fr) Capteur matriciel a faible consommation
US20080094483A1 (en) In-pixel kTC noise suppression using circuit techniques
EP2564239B1 (fr) Detecteur de rayonnement electromagnetique a selection de gamme de gain
TW201027988A (en) Solid-state image pickup device
FR2920590A1 (fr) Pixel actif cmos a tres grande dynamique de fonctionnement
EP2525406B1 (fr) Circuit de détection à faible flux et faible bruit
US20100013975A1 (en) Image sensor
FR2820882A1 (fr) Photodetecteur a trois transistors
FR2549328A1 (fr) Dispositif photosensible a l'etat solide
CA2153645C (fr) Circuit de suppression de courant d'obscurite de photodetecteur
FR2945667A1 (fr) Capteur d'image integre a tres grande sensibilite.
TW200915555A (en) Imager pixel structure and circuit
EP3629573A1 (fr) Capteur d'images rapide a regroupement de pixels
FR2558670A1 (fr) Perfectionnement aux dispositifs photosensibles a l'etat solide
WO2014096433A1 (fr) Procede de lecture d'un dispositif d'imagerie
US7477306B2 (en) Method and apparatus for improving pixel output swing in imager sensors
EP3829160B1 (fr) Pixel à plage dynamique ajustable pour la réduction de bruit
WO2024132928A1 (fr) Circuit de lecture pour détecteur infrarouge
EP3066826A1 (fr) Capteur d'image a base de silicium a dynamique de lecture amelioree
Kozlov et al. A series of silicon multiplexers for HgCdTe photodiodes of the 8–16-μm spectral range
FR3011384A1 (fr) Pixel d'un imageur cmos de detecteur optique
WO2009043887A1 (fr) Matrice de pixels avec pixel dote d'une source de courant integree actionnee par la selection du pixel
EP1662772A1 (fr) Cellule photosensible de type CMOS et matrice de telles cellules photosensibles pour capteur d'image CMOS