EP3066826A1 - Capteur d'image a base de silicium a dynamique de lecture amelioree - Google Patents

Capteur d'image a base de silicium a dynamique de lecture amelioree

Info

Publication number
EP3066826A1
EP3066826A1 EP14793835.1A EP14793835A EP3066826A1 EP 3066826 A1 EP3066826 A1 EP 3066826A1 EP 14793835 A EP14793835 A EP 14793835A EP 3066826 A1 EP3066826 A1 EP 3066826A1
Authority
EP
European Patent Office
Prior art keywords
loop
storage node
voltage
pixel
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP14793835.1A
Other languages
German (de)
English (en)
Inventor
Stéphane GESSET
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
e2v Semiconductors SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by e2v Semiconductors SAS filed Critical e2v Semiconductors SAS
Publication of EP3066826A1 publication Critical patent/EP3066826A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the field of the invention is that of silicon-based image sensors, both matrix sensors and linear sensors, whose dynamics are sought to improve.
  • the dynamics of a sensor is expressed in decibels (dB) and is defined by the ratio of the largest signal, corresponding to a high illumination, to the floor noise level of the sensor which fixes the lowest signal, corresponding to a low illuminance, observable at the exit.
  • This floor noise level depends on the sensor technology and the characteristics of the electronic pixel reading system.
  • a sensor with a large dynamic scene is generally understood to mean sensors whose dynamic range is greater than 80 dB.
  • the dynamics of the sensor depends on specific characteristics of the pixel and its structure, in particular its ability to convert photons into electrons, it is the quantum efficiency, and its ability to convert the collected electrons into voltage, it is the gain of conversion of charges / voltage, and characteristics specific to the read circuit downstream of the pixel: gain of the read circuit and voltage excursion allowed by the analog / digital converter of the reading circuit.
  • This dynamic is also constrained by technological factors: in the photosensitive zone where the pixels are made, it is notably the filling factor of the pixel, that is to say the ratio of the photosensitive zone of the pixel on the complete surface the pixel; in the peripheral zone around the photosensitive zone, it is the silicon surface available for the reading circuits. Conversion speed and power consumption must also be taken into account.
  • the object of the invention is to provide a solution for adjusting the charge-voltage conversion gain of the pixel so as to obtain a gain that can be adapted to the illumination received to avoid saturation in the event of strong illumination and to maintain a gain charge-voltage conversion sufficiently high in case of low illumination.
  • a basic structure of a silicon-based active pixel sensor pixel comprises:
  • a capacitive storage node which stores the charges (the electrons) collected by the photosensitive element of the pixel, which can be formed by the intrinsic capacitance of the photosensitive element; or, in an intermediate storage node active pixel structure (four or more transistors pixel), by a separate capacitance, connected to the photosensitive member by a charge transfer transistor and;
  • a follower transistor connected to this storage node, which outputs a voltage level representative of the quantity of charges on the storage node.
  • the technical solution on which the invention is based mainly consists in modifying the effective capacity of the storage node of the pixel, by virtue of a feedback loop which acts on the supply of the follower transistor connected to the storage node. in such a way that the apparent capacity of the storage node depends on the gain of the loop.
  • the gain By modifying the gain, the capacity of the storage node is modified and therefore the load-voltage conversion factor which is inversely proportional to the capacity of the storage node.
  • the invention proposes an image sensor comprising pixels and read circuits, each pixel having at least one photosensitive element, a charge storage node generated by the photosensitive element, a follower transistor whose gate is connected to the storage node, whose source is connected to a column conductor itself connected to a read circuit, and whose drain receives a supply voltage, characterized in that a counter loop is provided.
  • this loop having an input connected to the column conductor and an output connected to the drain of the follower transistor to supply the supply voltage of the latter, and in that means are provided for modifying the behavior of the counter-loop. -action according to the illumination received.
  • the behavior of the feedback loop can be changed by commissioning or decommissioning the loop according to the illumination received. Alternatively, it can be modified by modifying the loop gain according to the illumination received.
  • the illumination received may be the overall illumination received by the sensor or it may be the illumination received by the pixel itself.
  • the illumination is the overall illumination of the sensor
  • an automatic detection of the global illumination and an action on the behavior of the loop according to this detection can be provided, or a manual action of the user can be provided. decides whether it wants to go into high illumination mode or low light mode and that changes the gain or the commissioning or out of order of the loop accordingly.
  • the behavior of the loop will preferably be modified as a function of the voltage present on the column conductor at the time of the reading of the charges.
  • storage node because this voltage represents the illumination received by the pixel: for example, a different loop gain will be adopted depending on the voltage level present on the column.
  • the loop gain can be positive or negative. If it is negative, it increases the effective capacity of the storage node and consequently decreases the load-voltage conversion factor. If it is positive, it decreases the effective capacity of the storage node and significantly increases the load-to-voltage conversion factor. It can therefore be preferably provided that the loop gain is made positive or negative depending on the illumination received.
  • the feedback loop is preferably disabled during a re-initialization phase of the storage node before a charge transfer from the photosensitive member to the storage node.
  • the feedback loop comprises a first negative gain amplifier whose input is connected to the column conductor, a second negative gain amplifier whose input is connected to the output of the first amplifier, a comparator having two inputs respectively connected to the outputs of the two amplifiers, and a switching means controlled by the comparator for directing to the drain of the follower transistor is the output of the first amplifier or the output of the second amplifier.
  • the first amplifier comprises a first input connected to a first reference voltage, a second input connected to an input capacitance, a feedback capability, and a switch for short-circuiting the feedback capability during an initialization phase of the storage node; and the second amplifier comprises a first input coupled to a second reference voltage, a second input connected to an input capacitance, a feedback capability, and a switch for short-circuiting the feedback capability during a phase. initialization of the storage node.
  • the proposed solution does not affect the fill factor of the pixel, which is an added advantage.
  • FIGS. 1a and 1b respectively illustrate a basic structure of a CMOS sensor pixel, with four transistors and the associated sequencing signals making it possible to read such a pixel, according to the state of the art;
  • FIG. 2 illustrates a feedback loop between the conductor of a column of pixels, and the drain of the follower transistor of these pixels according to the invention
  • FIG. 3 illustrates a first embodiment of a feedback loop to a negative gain amplifier according to the invention.
  • FIG. 4 is a timing diagram highlighting the effect of the feedback loop during the charge transfer phase
  • FIG. 5 illustrates a second embodiment of a feedback loop according to the invention with two negative gain amplifiers each and a comparator, making it possible to set the loop gain to a positive value or a negative value according to the voltage supplied by the column driver during the reading of the loads stored in the storage node;
  • FIGS. 6 and 7 are timing diagrams of the different signals in sequence of reading a pixel with such a feedback loop with two amplifiers, in the case of a corresponding column voltage (FIG. low level of illumination of the pixel, and the second ( Figure 7) at a high level of illumination of the pixel.
  • the invention will be described in an example of application to a four-transistor CMOS sensor pixel structure.
  • the field of application of the invention applies more widely to the different charge storage node pixel structures coupled to a follower transistor: to more complex structure pixels, using more transistors; or at three transistor transistor structure pixels, wherein it is the capacitance of the photosensitive element which directly constitutes the capacitive storage node.
  • Figures 1a and 1b illustrate the structure and sequencing of the read signals of a PIX pixel to four transistors of a CMOS sensor array.
  • the matrix is organized in rows and columns of pixels of identical structure.
  • Each pixel PIX is connected to a column conductor connecting all the pixels of the same column of pixels.
  • Each column conductor is connected to a current source CC, generally common to all the columns of the matrix, which provides the current necessary for the reading of a pixel of the column selected for reading; and an ADC reading circuit of the pixels of the column, which digitally converts the voltage level Vcol applied to the column conductor by the PIX pixel selected for reading.
  • This voltage level Vcol is representative of the illumination received by the pixel.
  • the photosensitive element of the pixel is a photodiode Dph.
  • Other photosensitive elements may be used, for example a MOS capability.
  • This photodiode is connected to a capacitive storage node NS, by a transistor T1, during a phase transfer of the charges collected by the photodiode, to the capacitor Cs of the storage node NS.
  • a follower transistor T3 supplies on its source s, fed by a constant current supplied by a DC current source, an output voltage which is representative of the quantity of charges transferred on the capacitive storage node: its gate g is connected to the node NS storage; its drain d receives a supply voltage V RE FP sufficient to bias the transistor T3 in follower mode (polarization in saturated mode), when the pixel is selected for reading, allowing the copying of the voltage of the storage node, on the conductor column.
  • a selection transistor T4 is connected between the source s of the follower transistor T3 and a column conductor COL which connects the pixels of the same column. Its gate is connected to a line conductor L1 through which a pixel selection signal (SEL) is applied.
  • SEL pixel selection signal
  • a reset transistor T2 is provided to reset the storage node NS. In the example, it is connected between the supply voltage V RE FP and the storage node NS, carrying this node at the voltage V RE FP ⁇
  • the initialization phase of the storage node NS is driven by the signal RSNS, during which the voltage at the node is established and stabilizes at the reset level V RE FP; and a charge transfer phase collected by the photosensitive element Dph, to the storage node NS, is driven by the signal TRA, during which the voltage at the storage node will be established at a useful level representative of the amount of loads stored by the node NS, and function of the charge-voltage conversion factor of the pixel.
  • the voltage Vcol on the column COL which is the copy of the voltage at the storage node, the threshold voltage of the follower transistor, is thus established at a corresponding reset level and a corresponding useful level.
  • Reading the pixel by the read circuit ADC generally consists of a first digital analog conversion of the voltage Vcol, conducted between the initialization phase (RS N s) and the transfer phase (TRA), to obtain a first digital value representative of the reset level, in a second conversion of the voltage Vcol, conducted after the transfer phase, to obtain a second digital value representative of the useful level, and a subtraction between the two numerical values obtained.
  • a numerical result is obtained which is a measurement representative of the illumination received by the pixel and free of the correlated noise associated with the capacitive storage node.
  • the charge / voltage conversion factor of the pixel defines, for the pixel, the voltage level that will be obtained at the input of the read circuit ADC, for an electron collected by the element photosensitive pixel.
  • FIG. 2 details the elements or parameters of the pixel that fall within the definition of the conversion factor: the capacitance C N s of the storage node NS of the pixel, and the gain and the intrinsic capacities of the follower transistor.
  • the gain of the follower transistor denoted G f , is close to 1, generally of the order of 0.8 or 0.9.
  • the intrinsic capacitances of the follower transistor are the capacitance C gs , between gate and source of the transistor T3; and the capacity C gd between gate and drain of the follower transistor T3. This follower transistor has a gain of its own.
  • the total capacity seen from the storage node NS therefore comprises the contribution of the capacitances C N s and C gd , and that of the capacitance C gSi, but this latter in a proportion reduced by the Miller effect to (1 -G f ) C gs .
  • the voltage V RE FP is supplied during the reading of the pixel by a feedback loop 100 having a loop gain GL inserted between the column conductor and the transistor drain. follower of the pixels of the column.
  • the feedback loop 1 00 has its input
  • the drain voltage applied during the reading of a pixel of the column then depends on the voltage Vcol supplied by the column conductor during the reading of this pixel.
  • Vcol supplied by the column conductor during the reading of this pixel.
  • the contribution of the gate-drain capacitance C g d of the transistor to the conversion factor CVF also becomes proportionate, by a Miller effect provided by the feedback loop according to the invention. And this proportion depends on the gain of the follower transistor and the gain of the loop. More precisely, the charge-voltage conversion factor is then written for this G L gain feedback loop pixel structure, as follows:
  • the feedback loop 100 thus makes it possible to use the gate drain capacitance of the follower transistor to modify the value of the load / voltage conversion factor.
  • Gi_ negative loop gain
  • the contribution of this gate-drain capacitance is increased to the effective capacity of the storage node.
  • the CVF factor of charge-voltage conversion is decreased.
  • the dynamics of the sensor towards the high levels of illumination is improved.
  • the contribution of this grid-drain capacitance is made more "negative", which makes it possible to increase the FVC factor, which is favorable for low levels of illumination.
  • the feedback loop 100 thus makes it possible to improve the exploitable dynamics of a pixel, for a given pixel structure and a given electronic reading chain. It can be implemented in practice to improve the dynamics for high levels of illumination and / or low levels of illumination.
  • FIG. 3 A first exemplary embodiment of a feedback loop, having a predetermined negative loop gain GL, is illustrated in FIG. 3.
  • Y are represented two consecutive pixels PIX ,, and ⁇ , + ⁇ of the same column COL. pixels. These two pixels are connected to the column conductor COL by their respective selection transistor controlled for the pixel PIXi by a selection signal SEL, a row of rank i of the matrix, and for the pixel ⁇ , + ⁇ by a signal of SEL i + i selection of the next row, rank i + 1.
  • the selection signals are sequenced so that only one pixel of the column at a time is selected for reading.
  • the transistor T3 of the pixel has its source connected to the DC current source and operates as a follower.
  • the gain feedback loop G L is formed by a gain AMP1 amplifier G1 negative.
  • G L G1.
  • the amplifier has an input e1 connected to the column conductor COL.
  • the other input e2 receives a reference voltage V REF .
  • This reference voltage V RE F is common to all the pixels of the matrix.
  • the output of the amplifier forms the output 102 of the loop. It is connected to the drain supply conductor of the follower transistors T3 of all the pixels of the column.
  • the input e1 is connected to the column conductor COL by an input capacitor C1 1 and a feedback capacitance C12 is connected between this input and the output of the amplifier.
  • a switch controlled by an initialization signal RSAMPI is placed in parallel on this capacitor C12.
  • the switch controlled by the signal RSAMPI and the two capacities make it possible to initialize the amplifier according to a mounting in follower mode, making it possible to copy, at the output, the input reference voltage (the output S1 of the amplifier moves to cancel the voltage difference between the two inputs e1 and e2). This imposes the reference voltage level V RE F on the output S1 of the amplifier.
  • this initialization of the loop amplifier is carried out in the re-initialization phase of the storage node: the voltage V RE F is used to reset the storage node NS, and there is a corresponding level of voltage Vcol on the column driver COL.
  • the feedback loop is out of order: no gain effect.
  • the variations in the voltage level of the column have no effect on the voltage level applied to the drain of the follower transistor; the latter is constant and equal to Vref.
  • FIG. 4 shows the evolution of the voltage V REF P applied to the drain of the pixel by the feedback loop. It occurs during and after the charge transfer phase (electrons) to the storage node (TRA). In this phase (TRA), the charges of the photodiode transferred to the storage node NS, change (lower) the voltage of this node, and therefore the voltage Vcol on the column, according to the load-voltage conversion factor.
  • the loop gain G L being in the negative example, it reduces the load-voltage conversion factor at the storage node of the pixel: the voltage level at the storage node, and therefore the level of the voltage Vcol on the column. , falls less quickly and reaches the end of the transfer a level that is higher than that which would have been obtained for the same amount of transferred charges, without the feedback loop.
  • the evolution of the voltage Vcol with and without the loop is respectively represented by the curve in solid line and in dotted lines in FIG. 4. This configuration is favorable to the high levels of illumination, making it possible to avoid the saturation of the chain. electronic reading.
  • a specific action can be performed to put the feedback loop out of service during the load reading phase of the storage node if the overall illumination of the sensor is lower, for example by short-circuiting the capacitor C12 even outside phases reset.
  • This action can be decided by the user or according to an automatic detection of global illumination of the sensor.
  • An action decided by the user or by an automatic detection may alternatively be provided to change the gain of the amplifier; this can be done for example by selecting another capacity C1 1 or C12, of different value, depending on the illumination.
  • a feedback loop with a positive G L loop gain is implemented by using two amplifiers each having a structure comparable to the structure of the amplifier of FIG. following each other, in series.
  • the positive loop gain G L increases the charge-voltage conversion factor at the storage node of the pixel: for the same quantity of transferred charges, the voltage level at the storage node drops faster and reaches the end of the transfer. a level which is lower than that which would have been obtained for the same quantity of transferred charges, without the feedback loop.
  • This configuration is favorable to low levels of illumination.
  • a specific action can be performed to turn off the feedback loop during the storage node load reading phase if the overall illumination of the sensor is stronger, for example by short-circuiting the capacitor C12 even outside the reset phases.
  • This action can be decided by the user or according to an automatic detection of global illumination of the sensor.
  • An action decided by the user or by an automatic detection may alternatively be provided to change the gain of one of the amplifiers; this can be done for example by selecting other capacitance values associated with each of the amplifiers, depending on the illumination.
  • This deactivation or in service or this change of gain is for example obtained by means of external configuration of the sensor (programming, control button ...), or alternatively from a measurement of the average brightness of the scene , obtained in the sensor.
  • the feedback loop can be put into operation with a positive loop gain or a negative G loop gain, depending on the illumination.
  • This selection of positive or negative gain can be obtained by means of external configuration of the sensor (programming, control button, selector ...) or from a measurement of average brightness of the scene, made by the sensor.
  • FIG. 5 illustrates an improved implementation of a feedback loop according to the invention, by which the loop gain G L is established at a value which is a function of the voltage level supplied by the column conductor during the load transfer phase stored in the storage node.
  • the loop gain G L is slaved to the illumination received by the pixel. This improves the exploitable dynamics of the pixel towards the two extremes.
  • the modification of the behavior of the feedback loop consists in a selection between a positive loop gain and a negative loop gain, but the servocontrol as a function of the column voltage could also consist in a selection between two positive gains or two negative gains of different values, or a selection between a commissioning or a decommissioning of the loop.
  • the feedback loop 100 comprises two negative gain amplifiers in series, of the same structure:
  • the column conductor COL is connected at the input e1 of the first amplifier by its input capacitance C1 1; the output S1 of the first amplifier is connected at the input of the second amplifier by its input capacitance C21.
  • the outputs S1 and S2 of the amplifiers are applied as inputs to a comparator COMP whose output controls a switching circuit SW of either output S1 or S2 on the output 102 of the feedback loop. .
  • the output voltage S1 or S2 is thus found as the drain voltage V RE FP of the follower transistor T3 of the pixel. In reality, this voltage is applied to the drain of the follower transistors of all the pixels of the column, the pixel selected for reading and the pixels not selected for reading.
  • the reference voltage V RE F2 of the amplifier AMP2 is chosen higher than the voltage V RE FI of the amplifier AMP1.
  • REF2 is set to 3.3 volts and the voltage V RE FI to 3 volts.
  • the comparator COMP is configured to impose the voltage V RE F2 at the output 102 of the feedback loop, via the switching means SW, during the initialization phase of the storage node.
  • Output S2 is required during the initialization phase and continues to apply for low levels of illumination.
  • the output S1 is required if the voltage Vcol reaches a threshold voltage such that the outputs S1 and S2 intersect, for a value V B.
  • This comparator switching value V B is set by the reference voltages and the gains respective amplifiers AMP1 and AMP2. It is in practice equal to (V REF 2 V REF i) / (G 1 + G 1 x G 2).
  • G1 and G2 are close to -1; and that G f x G 1 x G 2 is greater than 1 and preferably less than 3. It is ideally of the order of 2 to 2.5.
  • the gain G f of follower transistor is generally of the order of 0.8 or 0.9 with the technologies of MOS transistors usually used.
  • the two amplifiers AMP1 and AMP2 are each initialized as described above with reference to FIG. 3, so that we find the reference voltage V RE FI output S1 and the reference voltage REF2 output S2.
  • the respective duration of the initialization signals RS Ns , RSAMP-I, RSAMP2 is defined to obtain the stabilization of the voltage at the storage node, then that of the output S1, then that of the output S2 .
  • the output S2 is switched on the output 102 of the loop: the re-initialization level of the storage node is therefore set at the voltage VREF2.
  • the voltage Vcol is the recopy. on the column conductor is established substantially at this same level (at the threshold voltage V th of the follower transistor).
  • a reset voltage Vref2 could be applied to the storage node during the reset phase without going through the amplifiers. It will also be noted that the reset transistor T2 could be diode-mounted without control of its gate by a reset signal, the reset being done because of the application of the voltage Vref2 to the drain of this diode-mounted transistor.
  • the (negative) charges lower the voltage on the storage node and therefore the voltage Vcol.
  • the output voltage S2 and therefore the drain voltage VREFP, decreases faster than the voltage on the storage node NS and therefore the voltage Vcol on the column conductor; the conversion factor is increased.
  • FIG. 7 illustrates what happens on the contrary, when the quantity of charges collected is high: as explained in connection with FIGS. 3 and 4, the column voltage will drop less rapidly than if there were no feedback. but since the quantity of charges transferred is high, the outputs S1 and S2 will cross here and switch the comparator: the voltage V RE FP which was fixed first by the output S2, at the beginning of the transfer phase, then follows the exit S1, and goes back up. The conversion factor is decreased, preventing the Vcol voltage from reaching a voltage level that is too high.
  • the reading of the pixel generally comprises two analog-to-digital conversions followed by a subtraction of the two numerical values obtained.
  • the first conversion being that of the initialization level, before the charge transfer phase: there is no loop gain: the voltage Vcol corresponds to the voltage of reference V RE F2. Since the second conversion is that of the useful level, after charge transfer, the loop gain varies as a function of the illumination: the voltage Vcol obtained will depend on the actual conversion factor at the storage node, at the end of the transfer phase. and therefore function of G1 and G2, or of G1 alone.
  • the reading circuit therefore, means are provided for rendering the two conversions homogeneous.
  • it will be provided to transmit a signal from the comparator to the read circuit.
  • the sensor operates with an automatic switching between two values of the charge-voltage conversion factor, one for the strongest illuminations, the other for the weakest illuminations. , this failover resulting from the use of two different loop gains.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Dans un capteur d'image, on modifie la capacité effective du nœud de stockage NS du pixel, qui mémorise les charges (les électrons) collectées par l'élément photosensible du pixel, grâce à une boucle de contre-réaction 100 qui agit sur l'alimentation VREFP du transistor suiveur T3 relié au nœud de stockage, de telle manière que la capacité apparente du nœud de stockage dépende du gain GL de la boucle. En modifiant le gain, on modifie la capacité du nœud de stockage et donc le facteur de conversion charge-tension qui est inversement proportionnel à cette capacité.

Description

CAPTEUR D'IMAGE A BASE DE SILICIUM A DYNAMIQUE DE LECTURE AMELIOREE
DOMAINE TECHNIQUE
Le domaine de l'invention est celui des capteurs d'image à base de silicium, aussi bien des capteurs matriciels, que des capteurs linéaires, dont on cherche à améliorer la dynamique.
ETAT DE LA TECHNIQUE
La dynamique d'un capteur s'exprime en décibels (dB) et est définie par le rapport du plus grand signal, correspondant à un fort éclairement, sur le niveau de bruit plancher du capteur qui fixe le plus bas signal, correspondant à un faible éclairement, observable en sortie. Ce niveau de bruit plancher dépend de la technologie du capteur et des caractéristiques de la chaîne électronique de lecture des pixels. On entend généralement par capteur à grande dynamique de scène des capteurs dont la dynamique est supérieure à 80 dB.
La dynamique du capteur dépend de caractéristiques propres au pixel et à sa structure, en particulier sa capacité à convertir des photons en électrons, c'est le rendement quantique, et sa capacité à convertir les électrons collectés en tension, c'est le gain de conversion charges/tension, et de caractéristiques propres au circuit de lecture en aval du pixel : gain du circuit de lecture et excursion de tension admissible par le convertisseur analogique/numérique du circuit de lecture. Cette dynamique est aussi contrainte par des facteurs technologiques : dans la zone photosensible où sont réalisés les pixels, c'est notamment le facteur de remplissage du pixel, c'est-à-dire le rapport de la zone photosensible du pixel sur la surface complète du pixel ; dans la zone périphérique autour de la zone photosensible, c'est la surface de silicium disponible pour les circuits de lecture. La vitesse de conversion et la consommation de puissance doivent également être pris en compte.
Lorsque l'on cherche à réaliser des capteurs offrant une grande dynamique de scène, de 80, 84, 90 dB ou plus, il est nécessaire d'avoir une structure de pixel permettant de stocker une grande quantité de charges pendant la durée d'intégration du capteur, faute de quoi on risque de saturer la chaîne de mesure au niveau du pixel fortement éclairé. Mais alors, il faut que le gain de la conversion de charges en tension soit relativement faible faute de quoi on va saturer les circuits de lecture et de conversion analogique-numérique. L'invention a pour but de fournir une solution pour ajuster le gain de conversion charge-tension du pixel de manière à obtenir un gain qui puisse s'adapter à l'éclairement reçu pour éviter la saturation en cas de fort éclairement et conserver un gain de conversion charge-tension suffisamment élevé en cas de faible éclairement.
Une structure de base d'un pixel de capteur à pixels actifs à base de silicium comprend :
-un nœud de stockage capacitif qui mémorise les charges (les électrons) collectées par l'élément photosensible du pixel, qui peut être formé par la capacité intrinsèque de l'élément photosensible; ou, dans une structure de pixel actif à noeud de stockage intermédiaire (pixel à quatre transistors ou plus), par une capacité séparée, connectée à l'élément photosensible par un transistor de transfert de charges et;
-un transistor suiveur relié à ce nœud de stockage, qui fournit en sortie un niveau de tension représentatif de la quantité de charges sur le nœud de stockage.
La solution technique qui est à la base de l'invention, consiste principalement à modifier la capacité effective du nœud de stockage du pixel, grâce à une boucle de contre-réaction qui agit sur l'alimentation du transistor suiveur relié au nœud de stockage, d'une manière telle que la capacité apparente du nœud de stockage dépende du gain de la boucle. En modifiant le gain, on modifie la capacité du nœud de stockage et donc le facteur de conversion charge-tension qui est inversement proportionnel à la capacité du nœud de stockage.
Cette modification de capacité effective du nœud de stockage résulte principalement de ce que la capacité effective est la somme de la capacité propre du nœud de stockage, de capacités grille-source et grille- drain du transistor suiveur connecté au nœud de stockage, ces deux dernières capacités étant chacune ramenée par effet Miller en parallèle avec le nœud de stockage avec un coefficient de pondération respectif, qui, pour la capacité grille drain, dépend du gain du transistor suiveur et du gain de la boucle de contre-réaction.
Par conséquent, l'invention propose un capteur d'image comportant des pixels et des circuits de lecture, chaque pixel ayant au moins un élément photosensible, un nœud de stockage de charges engendrées par l'élément photosensible, un transistor suiveur dont la grille est reliée au nœud de stockage, dont la source est relié à un conducteur de colonne lui- même relié à un circuit de lecture, et dont le drain reçoit une tension d'alimentation, caractérisé en ce qu'il est prévu une boucle de contre-réaction cette boucle ayant une entrée reliée au conducteur de colonne et une sortie reliée au drain du transistor suiveur pour fournir la tension d'alimentation de ce dernier, et en ce qu'il est prévu des moyens pour modifier le comportement de la boucle de contre-réaction en fonction de l'éclairement reçu.
Le comportement de la boucle de contre-réaction peut être modifié par mise en service ou mise hors service de la boucle en fonction de l'éclairement reçu. Alternativement, il peut être modifié par modification du gain de boucle en fonction de l'éclairement reçu.
Dans les deux cas, l'éclairement reçu peut être l'éclairement global reçu par le capteur ou bien il peut être l'éclairement reçu par le pixel lui-même.
Si l'éclairement est l'éclairement global du capteur on peut prévoir une détection automatique de l'éclairement global et une action sur le comportement de la boucle en fonction de cette détection, ou bien on peut prévoir une action manuelle de l'utilisateur qui décide s'il veut se mettre en mode de fort éclairement ou en mode de faible éclairement et qui modifie en conséquence le gain ou la mise en service ou hors service de la boucle.
Si au contraire l'éclairement est l'éclairement reçu par le pixel lui- même indépendamment des autres pixels, le comportement de la boucle sera de préférence modifié en fonction de la tension présente sur le conducteur de colonne au moment de la lecture des charges du nœud de stockage, car cette tension représente l'éclairement reçu par le pixel : on adoptera par exemple un gain de boucle différent selon le niveau de tension présent sur la colonne. En particulier, le gain de boucle peut être positif ou négatif. S'il est négatif, il augmente la capacité effective du nœud de stockage et diminue en conséquence le facteur de conversion charge-tension. S'il est positif, il diminue la capacité effective du nœud de stockage et augmente significativement le facteur de conversion charge-tension. On peut donc prévoir de préférence que le gain de boucle est rendu positif ou négatif en fonction de l'éclairement reçu.
La boucle de contre-réaction est de préférence mise hors service pendant une phase de ré-initialisation du nœud de stockage avant un transfert de charges de l'élément photosensible vers le nœud de stockage.
De préférence, la boucle de contre-réaction comporte un premier amplificateur à gain négatif dont l'entrée est reliée au conducteur de colonne, un deuxième amplificateur à gain négatif dont l'entrée est reliée à la sortie du premier amplificateur, un comparateur ayant deux entrées reliées respectivement aux sorties des deux amplificateurs, et un moyen d'aiguillage commandé par le comparateur pour diriger vers le drain du transistor suiveur soit la sortie du premier amplificateur soit la sortie du deuxième amplificateur.
De préférence, le premier amplificateur comprend une première entrée reliée à une première tension de référence, une deuxième entrée reliée à une capacité d'entrée, une capacité de contre-réaction, et un commutateur pour court-circuiter la capacité de contre-réaction pendant une phase d'initialisation du nœud de stockage ; et le deuxième amplificateur comprend une première entrée reliée à une deuxième tension de référence, une deuxième entrée reliée à une capacité d'entrée, une capacité de contre- réaction, et un commutateur pour court-circuiter la capacité de contre- réaction pendant une phase d'initialisation du nœud de stockage.
La solution proposée n'affecte pas le facteur de remplissage du pixel, ce qui est un avantage supplémentaire.
D'autres caractéristiques et avantages de l'invention sont donnés dans la description détaillée suivante, faite à titre indicatif et non limitatif, et en référence aux dessins annexé dans lesquels : -les figures 1 a et 1 b illustrent respectivement une structure de base d'un pixel de capteur CMOS, à quatre transistors et les signaux de séquencement associés permettant la lecture d'un tel pixel, selon l'état de l'art;
-la figure 2 illustre une boucle de contre-réaction entre le conducteur d'une colonne de pixels, et le drain du transistor suiveur de ces pixels selon l'invention;
-la figure 3 illustre un premier mode de réalisation d'une boucle de contre- réaction à un amplificateur de gain négatif selon l'invention; et
-la figure 4 est un chronogramme mettant en évidence l'effet de la boucle de contre-réaction pendant la phase de transfert des charges;
-la figure 5 illustre un deuxième mode de réalisation d'une boucle de contre- réaction selon l'invention à deux amplificateurs à gain négatif chacun et un comparateur, permettant de fixer le gain de boucle à une valeur positive ou une valeur négative en fonction de la tension fournie par le conducteur colonne pendant la lecture des charges stockées dans le nœud de stockage; -les figures 6 et 7 sont des chronogrammes des différents signaux en séquence de lecture d'un pixel avec une telle boucle de contre-réaction à deux amplificateurs, dans le cas d'une tension de colonne correspondant la première (figure 6) à un niveau bas d'éclairement du pixel, et la seconde (figure 7), à un niveau élevé d'éclairement du pixel.
DESCRIPTION DÉTAILLÉE
L'invention va être décrite dans un exemple d'application à une structure de pixels actifs de capteur CMOS à quatre transistors. Mais le champ d'application de l'invention s'applique plus largement aux différentes structures de pixel à nœud de stockage des charges couplé à un transistor suiveur : à des pixels de structure plus complexe, utilisant plus de transistors ; ou à des pixels de structure à trois transistors, dans laquelle c'est la capacité de l'élément photosensible qui constitue directement le nœud de stockage capacitif.
Les figures 1 a et 1 b illustrent la structure et le séquencement des signaux de lecture d'un pixel PIX à quatre transistors d'une matrice de capteur CMOS. La matrice est organisée en lignes et colonnes de pixels de structure identique. Chaque pixel PIX est relié à un conducteur colonne reliant tous les pixels d'une même colonne de pixels. Chaque conducteur colonne est relié à une source de courant CC, généralement commune à toutes les colonnes de la matrice, qui fournit le courant nécessaire pour la lecture d'un pixel de la colonne sélectionné en lecture ; et à un circuit de lecture ADC des pixels de la colonne, qui convertit en numérique le niveau de tension Vcol appliqué sur le conducteur colonne par le pixel PIX sélectionné en lecture. Ce niveau de tension Vcol est représentatif de l'éclairement reçu par le pixel.
Dans l'exemple, l'élément photosensible du pixel est une photodiode Dph. D'autres éléments photosensibles peuvent être utilisés, par exemple une capacité MOS.
Cette photodiode est reliée à un nœud de stockage capacitif NS, par un transistor T1 , pendant une phase TRA de transfert des charges collectées par la photodiode, vers la capacité Cs du nœud de stockage NS.
Un transistor suiveur T3 fournit sur sa source s, alimentée par un courant constant fourni par une source de courant CC, une tension de sortie qui est représentative de la quantité de charges transférées sur le nœud de stockage capacitif : sa grille g est reliée au nœud de stockage NS ; son drain d reçoit une tension d'alimentation VREFP suffisante à polariser le transistor T3 en mode suiveur (polarisation en mode saturé), lorsque le pixel est sélectionné en lecture, permettant la recopie de la tension du nœud de stockage, sur le conducteur colonne.
Un transistor de sélection T4 est connecté entre la source s du transistor suiveur T3 et un conducteur colonne COL qui relie les pixels d'une même colonne. Sa grille est reliée à un conducteur ligne Ll par lequel un signal de sélection du pixel (SEL) est appliqué. Lorsque le pixel est sélectionné en lecture, le transistor T3 fonctionne en suiveur et la tension Vcol sur le conducteur colonne s'établit à la tension de sortie du pixel.
Un transistor de réinitialisation T2 est prévu, pour réinitialiser le nœud de stockage NS. Dans l'exemple il est connecté entre la tension d'alimentation VREFP et le nœud de stockage NS, portant ce nœud à la tension VREFP■
Lorsque le pixel est sélectionné en lecture (signal SEL actif), la phase d'initialisation du nœud de stockage NS est conduite par le signal RSNS, pendant laquelle la tension au nœud s'établit et se stabilise au niveau de réinitialisation VREFP ; et une phase de transfert des charges collectées par l'élément photosensible Dph, vers le nœud de stockage NS, est conduite par le signal TRA, pendant laquelle la tension au nœud de stockage va s'établir à un niveau utile représentatif de la quantité de charges stockées par le nœud NS, et fonction du facteur de conversion charge-tension du pixel. Pendant ce temps la tension Vcol sur la colonne COL, qui est la recopie de la tension au noeud de stockage, à la tension de seuil du transistor suiveur près, s'établit donc à un niveau de réinitialisation puis un niveau utile correspondants.
La lecture du pixel par le circuit de lecture ADC consiste généralement en une première conversion analogique numérique de la tension Vcol, conduite entre la phase d'initialisation (RSNs) et la phase de transfert (TRA), pour obtenir une première valeur numérique représentative du niveau de réinitialisation, en une deuxième conversion de la tension Vcol, conduite après la phase de transfert, pour obtenir une deuxième valeur numérique représentative du niveau utile, puis une soustraction entre les deux valeurs numériques obtenues. On obtient un résultat numérique qui est une mesure représentative de l'éclairement reçu par le pixel et débarrassé du bruit corrélé, associé au nœud de stockage capacitif.
La structure de pixel et la séquence de lecture correspondante étant rappelée, nous allons maintenant expliquer comment, par l'invention, on peut agir sur le facteur de conversion charges/tension au nœud de stockage capacitif du pixel pour améliorer la dynamique exploitable du pixel.
Le facteur de conversion charge/tension du pixel qui s'exprime en volts par électrons, définit, pour le pixel, le niveau de tension que l'on va obtenir en entrée du circuit de lecture ADC, pour un électron collecté par l'élément photosensible du pixel.
La figure 2 détaille les éléments ou paramètres du pixel qui entrent dans la définition du facteur de conversion : la capacité CNs du nœud de stockage NS du pixel, et le gain et les capacités intrinsèques du transistor suiveur. Le gain du transistor suiveur, noté Gf, est proche de 1 , généralement de l'ordre de 0,8 ou 0,9. Les capacités intrinsèques du transistor suiveur sont la capacité Cgs, entre grille et source du transistor T3 ; et la capacité Cgd entre grille et drain du transistor suiveur T3. Ce transistor suiveur a un gain propre.
La capacité totale vue du nœud de stockage NS comprend donc la contribution des capacités CNs et Cgd, et celle de la capacité CgSi mais celle-ci dans une proportion réduite par effet Miller à (1 -Gf)Cgs.
Le facteur de conversion charges tension s'écrit alors pour cette structure de pixel comme suit :
CVF = x Gf
CNS + (.1 _ ) X CgS + Cgd Où q est la charge d'un électron.
Cette définition vaut pour une structure de pixel à nœud de stockage capacitif connecté à un transistor suiveur polarisé par une tension de référence VREFP fixée, fournie par une alimentation électrique à tous les pixels du capteur, selon l'état de l'art (figure 1 a).
Dans l'invention, et comme illustré sur la figure 2, la tension VREFP est fournie pendant la lecture du pixel par une boucle de contre-réaction 1 00 ayant un gain de boucle GL insérée entre le conducteur colonne et le drain du transistor suiveur des pixels de la colonne.
Plus précisément, la boucle de contre-réaction 1 00 a son entrée
101 reliée au conducteur colonne COL. Sa sortie 102 est reliée à un conducteur d'alimentation qui alimente le drain du transistor suiveur T3 de chacun des pixels de la colonne COL.
En pratique on aura ainsi une boucle de contre-réaction par colonne.
La tension de drain appliquée pendant la lecture d'un pixel de la colonne, dépend alors de la tension Vcol fournie par le conducteur colonne pendant la lecture de ce pixel. De cette façon, vu du nœud de stockage NS, la contribution de la capacité grille-drain Cgd du transistor au facteur de conversion CVF devient également proportionnée, par un effet Miller apporté par la boucle de contre-réaction selon l'invention. Et cette proportion dépend du gain du transistor suiveur et du gain de la boucle. Plus précisément, le facteur de conversion charge-tension s'écrit alors, pour cette structure de pixel à boucle de contre réaction à gain GL, comme suit :
CNS + (1 - Gf) x Cgs + (1 - GL Gf) x Cgd f
La boucle de contre-réaction 100 permet donc d'utiliser la capacité grille drain du transistor suiveur pour modifier la valeur du facteur de conversion charges/tension. Avec un gain Gi_ de boucle négatif, on augmente la contribution de cette capacité grille-drain à la capacité effective du nœud de stockage. Par suite le facteur CVF de conversion charge-tension est diminué. La dynamique du capteur vers les forts niveaux d'éclairement est améliorée. Inversement avec un gain de boucle positif, on rend la contribution de cette capacité grille-drain plus "négative", ce qui permet d'augmenter le facteur CVF, ce qui est favorable aux faibles niveaux d'éclairement.
La boucle de contre-réaction 100 permet donc d'améliorer la dynamique exploitable d'un pixel, pour une structure de pixel et une chaîne électronique de lecture données. Elle peut être mise en œuvre en pratique pour améliorer la dynamique pour les forts niveaux d'éclairement et/ou les faibles niveaux d'éclairement.
Différents exemples de réalisation pratique permettant de mieux comprendre l'invention et ses applications vont maintenant être décrits en référence aux figures 3 et 4. Pour faciliter la compréhension, les éléments communs aux différentes figures portent les mêmes références.
Un premier exemple de réalisation d'une boucle de contre- réaction, à gain de boucle GL prédéterminé, négatif, est illustré sur la figure 3. Y sont représentés deux pixels consécutifs PIX,, et ΡΙΧ,+ι d'une même colonne COL de pixels. Ces deux pixels sont reliés au conducteur colonne COL par leur transistor de sélection respectif commandé pour le pixel PIXi par un signal de sélection SEL, d'une ligne de rang i de la matrice, et pour le pixel ΡΙΧ,+ι par un signal de sélection SELi+i de la ligne suivante, de rang i+1 . Les signaux de sélection sont séquencés de manière à ce qu'un seul pixel de la colonne à la fois soit sélectionné en lecture. Lorsqu'un pixel de la colonne est sélectionné en lecture, le transistor T3 du pixel a sa source reliée à la source de courant CC et fonctionne en suiveur.
La boucle de contre-réaction 100 à gain GL est formée par un amplificateur AMP1 à gain G1 négatif. On a ici GL=G1 . L'amplificateur a une entrée e1 reliée au conducteur colonne COL. L'autre entrée e2 reçoit une tension de référence VREF. Cette tension de référence VREF est commune à tous les pixels de la matrice. La sortie de l'amplificateur forme la sortie 102 de la boucle. Elle est reliée au conducteur d'alimentation de drain des transistors suiveurs T3 de tous les pixels de la colonne.
De préférence, l'entrée e1 est reliée au conducteur colonne COL par une capacité d'entrée C1 1 et une capacité de contre-réaction C12 est connectée entre cette entrée et la sortie de l'amplificateur. Un interrupteur commandé par un signal d'initialisation RSAMPI est placé en parallèle sur cette capacité C12. L'interrupteur commandé par le signal RSAMPI et les deux capacités permettent de réaliser une initialisation de l'amplificateur suivant un montage en mode suiveur, permettant la recopie, en sortie, de la tension de référence d'entrée (la sortie S1 de l'amplificateur bouge jusqu'à annuler la différence de tension entre les deux entrées e1 et e2). On impose ainsi le niveau de tension de référence VREF sur la sortie S1 de l'amplificateur. En pratique cette initialisation de l'amplificateur de boucle est réalisée dans la phase de ré-initialisation du nœud de stockage : la tension VREF sert à la réinitialisation du nœud de stockage NS, et on retrouve un niveau correspondant de tension Vcol sur le conducteur colonne COL. Dans cette phase, la boucle de contre-réaction est hors service : sans effet de gain. Les variations du niveau de tension de la colonne ne jouent aucun rôle sur le niveau de tension appliqué au drain du transistor suiveur ; ce dernier est constant et égal à Vref. Après ré-initialisation du nœud de stockage NS et de l'amplificateur AMP1 , le signal RSAMPI est relâché mettant la boucle de contre-réaction en service : tout écart de tension entre la tension de colonne Vcol et la tension de référence VREF est alors amplifié par l'amplificateur AMP1 dont le gain négatif est G1 = -C1 1 /C12.
Cet effet de contre-réaction est illustré sur la figure 4, qui montre l'évolution de la tension VREFP appliquée sur le drain du pixel par la boucle de contre réaction. Il se produit pendant et après la phase de transfert des charges (électrons) vers le nœud de stockage (TRA). Dans cette phase (TRA), les charges de la photodiode transférées vers le nœud de stockage NS, font évoluer (baisser) la tension de ce nœud, et donc la tension Vcol sur la colonne, suivant le facteur de conversion charge-tension.
Le gain GL de boucle étant dans l'exemple négatif, il fait baisser le facteur de conversion charge-tension au nœud de stockage du pixel : le niveau de tension au nœud de stockage, et donc le niveau de la tension Vcol sur la colonne, baisse moins vite et atteint à la fin du transfert un niveau qui est plus élevé que celui qui aurait été obtenu pour la même quantité de charges transférées, sans la boucle de contre-réaction. L'évolution de la tension Vcol avec et sans la boucle est respectivement représentée par la courbe en trait plein et en traits pointillés sur la figure 4. Cette configuration est favorable aux forts niveaux d'éclairement, permettant d'éviter la saturation de la chaîne électronique de lecture. Une action spécifique peut être exécutée pour mettre la boucle de réaction hors service pendant la phase de lecture des charges du nœud de stockage si l'éclairement global du capteur est plus faible, par exemple en court-circuitant la capacité C12 même en dehors des phases de réinitialisation. Cette action peut être décidée par l'utilisateur ou en fonction d'une détection automatique d'éclairement global du capteur. Une action décidée par l'utilisateur ou par une détection automatique peut alternativement être prévue pour modifier le gain de l'amplificateur ; ceci peut se faire par exemple en sélectionnant une autre capacité C1 1 ou C12, de valeur différente, en fonction de l'éclairement.
Sur le même principe, on réalise une boucle de contre-réaction, à gain de boucle GL prédéterminé, positif, en utilisant deux amplificateurs ayant chacun une structure comparable à la structure de l'amplificateur de la figure 3, connectés l'un à la suite de l'autre, en série. Le gain GL de boucle positif, fait augmenter le facteur de conversion charge-tension au nœud de stockage du pixel : pour une même quantité de charges transférées, le niveau de tension au nœud de stockage baisse plus vite et atteint à la fin du transfert un niveau qui est plus bas que celui qui aurait été obtenu pour la même quantité de charges transférées, sans la boucle de contre-réaction. Cette configuration est favorable aux faibles niveaux d'éclairement. Une action spécifique peut être exécutée pour mettre la boucle de réaction hors service pendant la phase de lecture des charges du nœud de stockage si l'éclairement global du capteur est plus fort, par exemple en court-circuitant la capacité C12 même en dehors des phases de réinitialisation. Cette action peut être décidée par l'utilisateur ou en fonction d'une détection automatique d'éclairement global du capteur. Une action décidée par l'utilisateur ou par une détection automatique peut alternativement être prévue pour modifier le gain de l'un des amplificateurs ; ceci peut se faire par exemple en sélectionnant d'autres valeurs de capacités associées à chacun des amplificateurs, en fonction de l'éclairement.
Cette mise hors service ou en service ou cette modification de gain est par exemple obtenue par un moyen de configuration externe du capteur (programmation, bouton de commande ...), ou alternativement à partir d'une mesure de la luminosité moyenne de la scène, obtenue dans le capteur.
On peut également prévoir que la boucle de contre-réaction peut être mise en service avec un gain de boucle positif ou un gain de boucle G négatif, en fonction de l'éclairement. Cette sélection de gain positif ou négatif peut être obtenue par un moyen de configuration externe du capteur (programmation, bouton de commande, sélecteur...) ou à partir d'une mesure de luminosité moyenne de la scène, faite par le capteur.
Un tel capteur permet alors à un utilisateur de mettre la boucle de contre-réaction en service, avec le gain qui convient le mieux à l'éclairement de la scène qu'il souhaite capturer : négatif si l'éclairement est fort ; positif s'il est au contraire faible. La figure 5 illustre une mise en œuvre perfectionnée d'une boucle de contre-réaction selon l'invention, par laquelle le gain de boucle GL s'établit à une valeur qui est fonction du niveau de tension fourni par le conducteur colonne pendant la phase de transfert des charges stockées dans le nœud de stockage. En d'autres termes, le gain de boucle GL est asservi à l'éclairement reçu par le pixel. On améliore ainsi la dynamique exploitable du pixel vers les deux extrêmes.
Dans la mise en œuvre de la figure 5 on prévoit que la modification du comportement de la boucle de réaction consiste en une sélection entre un gain de boucle positif et un gain de boucle négatif, mais l'asservissement en fonction de la tension de colonne pourrait aussi consister en une sélection entre deux gains positifs ou deux gains négatifs de valeurs différentes, ou encore une sélection entre une mise en service ou une mise hors service de la boucle.
Sur la figure 5, la boucle de contre-réaction 100 comprend deux amplificateurs à gain négatif en série, de même structure :
-un premier amplificateur AMP1 à gain négatif G1 , avec sur une entrée e1 , une capacité d'entrée C1 1 , une capacité de contre-réaction C12 et un interrupteur commandé par un signal d'initialisation RSAMPI , et recevant sur une entrée e2, une première tension de référence VREFI ; le gain négatif est G1 = - C1 1 /C12.
-un deuxième amplificateur AMP2 à gain négatif G2, avec sur une entrée e'1 , une capacité d'entrée C21 , une capacité de contre-réaction C22 et un interrupteur commandé par un signal d'initialisation RSAMP2, et recevant sur une entrée e'2, une deuxième tension de référence VREF2 ; son gain est G2 = -C21 /C22.
Le conducteur colonne COL est relié en entrée e1 du premier amplificateur par sa capacité d'entrée C1 1 ; la sortie S1 du premier amplificateur est relié en entrée du deuxième amplificateur par sa capacité d'entrée C21 . Les sorties S1 et S2 des amplificateurs sont appliquées en entrées d'un comparateur COMP, dont la sortie commande un circuit d'aiguillage SW de l'une ou l'autre sortie S1 ou S2 sur la sortie 102 de la boucle de contre-réaction. Suivant l'aiguillage commandé pour le pixel sélectionné en lecture, on retrouve donc la tension de sortie S1 ou S2 comme tension VREFP de drain du transistor suiveur T3 du pixel. En réalité cette tension est appliquée au drain des transistors suiveurs de tous les pixels de la colonne, le pixel sélectionné en lecture et les pixels non sélectionnés en lecture.
Il y a donc un gain de boucle différent selon que le comparateur bascule dans un sens ou dans un autre : gain négatif G1 ou gain positif G1 xG2. Ce basculement dépend du niveau de tension sur le conducteur de colonne puisque l'état du comparateur dépend de ce niveau ; le comparateur aiguille le signal S1 vers le drain des transistors suiveurs pour les forts éclairements et le gain de boucle est G1 négatif ; le facteur de conversion charge-tension est alors faible. Au contraire, il aiguille le signal S2 vers le drain des transistors suiveurs pour les faibles éclairements et le gain de boucle est G1 G2 ; le facteur de conversion charge-tension est alors fort. Il n'y a pas de gain de boucle pendant la phase de réinitialisation du pixel, une tension Vref2 étant imposée sur le drain du transistor suiveur.
La tension de référence VREF2 de l'amplificateur AMP2 est choisie supérieure à la tension VREFI de l'amplificateur AMP1 . Dans un exemple, REF2 est établi à 3,3 volts et la tension VREFI à 3 volts. Le comparateur COMP est configuré pour imposer la tension VREF2 en sortie 102 de la boucle de contre-réaction, via les moyens d'aiguillage SW, lors de la phase d'initialisation du nœud de stockage.
Les sorties S1 et S2 évoluent ensuite de façon inverse l'une de l'autre, en fonction de la tension de colonne Vcol reçue en entrée, cette tension diminuant lors du transfert de charges de la photodiode vers le nœud de stockage :
S2 part de VREF2 et baisse suivant une pente fonction du produit des gains G1 et G2 ;
S1 part de VREFi<VREF2 et augmente suivant une pente fonction du gain G1 .
La sortie S2 s'impose lors de la phase d'initialisation et continue de s'appliquer pour des faibles niveaux d'éclairement. La sortie S1 s'impose si la tension Vcol atteint une tension de seuil telle que les sorties S1 et S2 se croisent, pour une valeur VB. Cette valeur VB de basculement du comparateur, est fixée par les tensions de références et les gains respectifs des amplificateurs AMP1 et AMP2. Elle est en pratique égale à (VREF2- VREFi)/(G1 +G1 xG2).
Ces tensions de référence et les gains G1 , G2 sont aussi choisis pour que la sortie de boucle 102 fournisse une tension de drain VREFP assurant que le transistor suiveur T3 soit toujours polarisé à saturation ( mode suiveur).
En pratique, on choisit G1 et G2 tel que produit GfxG1 soit proche de -1 ; et que GfxG1 xG2 soit supérieur à 1 et de préférence inférieur à 3. Il est idéalement de l'ordre de 2 à 2,5. Le gain Gf de transistor suiveur est généralement de l'ordre de 0,8 ou 0,9 avec les technologies de transistors MOS habituellement utilisées. Le déroulement de la lecture du pixel avec une telle boucle avec un gain de boucle modifié en fonction de l'éclairement est maintenant expliqué en référence aux chronogrammes des figures 6 et 7. La figure 6 illustre le cas de la lecture d'un pixel ayant collecté un faible nombre de charges correspondant à un faible niveau d'éclairement ; et la figure 7, la lecture d'un pixel ayant collecté un nombre élevé de charges correspondant à un niveau élevé d'éclairement.
Comme on peut le voir sur ces chronogrammes, c'est pendant et après le transfert des charges dans le nœud collectif de stockage que la boucle de contre-réaction agit.
Auparavant, on a en premier lieu la phase de ré-initialisation du nœud de stockage NS du pixel conduite par le signal RSNs- Lors de cette phase, les deux amplificateurs AMP1 et AMP2 sont chacun initialisés comme décrits précédemment en référence à la figure 3, en sorte que l'on retrouve la tension de référence VREFI en sortie S1 et la tension de référence REF2 en sortie S2. En pratique et comme illustré, la durée respective des signaux d'initialisation RSNs, RSAMP-I , RSAMP2 est définie pour obtenir la stabilisation de la tension au nœud de stockage, puis celle de la sortie S1 , puis celle de la sortie S2. Comme expliqué précédemment, pendant cette phase c'est la sortie S2 qui est commutée sur la sortie 102 de boucle : le niveau de ré-initialisation du nœud de stockage s'établit donc à la tension VREF2- La tension Vcol qui en est la recopie sur le conducteur colonne s'établit sensiblement à ce même niveau (à la tension de seuil Vth du transistor suiveur près).
On notera qu'une tension de réinitialisation Vref2 pourrait être appliquée au nœud de stockage pendant la phase de réinitialisation sans passer par les amplificateurs. On notera également que le transistor de réinitialisation T2 pourrait être monté en diode sans commande de sa grille par un signal de réinitialisation, la réinitialisation se faisant du fait de l'application de la tension Vref2 sur le drain de ce transistor monté en diode.
Ensuite, pendant la phase de transfert des charges dans le nœud de stockage, conduite par le signal TRA, les charges (négatives) font baisser la tension sur le nœud de stockage et donc la tension Vcol. Comme le gain de boucle est positif, la tension de sortie S2, et donc la tension de drain VREFP, diminue plus vite que la tension sur le nœud de stockage NS et donc que la tension Vcol sur le conducteur colonne ; le facteur de conversion est augmenté.
Pour les faibles niveaux d'éclairement, une faible quantité d'électrons est transférée : même avec un facteur de conversion augmenté, la tension Vcol n'atteint pas le seuil VB de basculement du comparateur COMP : la tension S2 s'impose comme tension de drain VREFP pendant toute la phase de transfert. A la fin de cette phase de transfert, la tension Vcol se stabilise à un niveau significativement plus bas que celui auquel il se serait stabilisé pour une même quantité de charges transférées, sans la boucle de contre-réaction. C'est ce qui est représenté sur la figure 6 : sur le chronogramme représentant l'évolution de la tension Vcol pendant la lecture du pixel, la courbe en pointillé représente ce qu'aurait été le niveau de tension Vcol sans la boucle de contre-réaction selon l'invention, tandis que la courbe en trait plein montre l'évolution du niveau de tension Vcol avec la boucle.
Les sorties S1 et S2 ne se croisent pas, car la quantité de charges transférées est faible : aucune n'atteint le seuil de basculement VB du comparateur : pendant toute la séquence de lecture du pixel, la tension VREFP reste fixée par la sortie S2 du comparateur et évolue comme elle.
La figure 7 illustre ce qui se passe au contraire, quand la quantité de charges collectées est élevée : comme expliqué en relation avec les figures 3 et 4, la tension de colonne va baisser moins vite que si il n'y avait pas contre-réaction, mais comme la quantité de charges transférées est élevée, les sorties S1 et S2 vont ici se croiser et faire basculer le comparateur : la tension VREFP qui était fixée d'abord par la sortie S2, au début de la phase de transfert, suit ensuite la sortie S1 , et remonte. Le facteur de conversion est diminué, empêchant la tension Vcol d'atteindre un niveau de tension trop élevé.
On a vu qu'en pratique, la lecture du pixel comprend généralement deux conversions analogique-numérique suivi d'une soustraction des deux valeurs numériques obtenues. La première conversion étant celle du niveau d'initialisation, avant la phase de transfert de charges : il n'y a pas de gain de boucle : la tension Vcol correspond à la tension de référence VREF2. La deuxième conversion étant celle du niveau utile, après transfert de charges, le gain de boucle varie en fonction de l'éclairement : la tension Vcol obtenue va dépendre du facteur de conversion réel au nœud de stockage, à la fin de la phase de transfert et donc fonction de G1 et G2, ou bien de G1 seul.
On prévoit donc dans le circuit de lecture des moyens pour rendre homogène les deux conversions. Notamment on prévoira de transmettre un signal issu du comparateur vers le circuit de lecture. Dans ce qui vient d'être décrit, on a considéré que le capteur fonctionne avec un basculement automatique entre deux valeurs du facteur de conversion charge-tension, l'un pour les éclairements les plus forts, l'autre pour les éclairements les plus faibles, ce basculement résultant de l'utilisation de deux gains de boucle différents. On pourrait alternativement prévoir un automatisme de basculement entre trois valeurs de facteur de conversion ou plus, résultant de l'utilisation de trois gains différents ou plus.

Claims

REVENDICATIONS
1 . Capteur d'image à pixels actifs comportant des pixels et des circuits de lecture, chaque pixel ayant au moins un élément photosensible, un nœud de stockage capacitif (NS) de charges engendrées par l'élément photosensible et un transistor suiveur (Tf) dont la grille (g) est reliée au nœud de stockage, dont la source (s) est reliée à un conducteur de colonne (Col,) lui-même relié à un circuit de lecture (ADC), et dont le drain (d) reçoit une tension d'alimentation (VREFP), caractérisé en ce qu'il est prévu une boucle de contre-réaction (1 00) cette boucle ayant une entrée (1 01 ) reliée au conducteur de colonne (COL) et une sortie (1 02) reliée au drain du transistor suiveur pour fournir la tension d'alimentation de ce dernier, et en ce qu'il est prévu des moyens pour modifier le comportement de la boucle de contre- réaction en fonction de l'éclairement reçu.
2. Capteur d'image selon la revendication 1 , caractérisé en ce que le comportement de la boucle est modifié par mise en service ou hors service de la boucle en fonction de l'éclairement reçu.
3. Capteur d'image selon la revendication 2, caractérisé en ce que le fonctionnement de la boucle est modifié par modification du gain de boucle (GL) en fonction de l'éclairement reçu.
4. Capteur d'image selon la revendication 3, caractérisé en ce que le gain de boucle est modifié entre une valeur positive et une valeur négative.
5. Capteur d'image selon l'une des revendications 1 à 4, caractérisé en ce que l'éclairement reçu qui sert à modifier le comportement de la boucle est l'éclairement global reçu par le capteur.
6. Capteur d'image selon l'une des revendications 1 à 4, caractérisé en ce que l'éclairement reçu qui sert à modifier le comportement de la boucle est l'éclairement reçu par le pixel.
7. Capteur d'image selon la revendication 6, caractérisé en ce que le comportement de la boucle est modifié en fonction de la tension présente sur le conducteur de colonne au moment de la lecture des charges du nœud de stockage, cette tension représentant l'éclairement reçu par le pixel.
8. Capteur d'image selon l'une quelconque des revendications précédentes, chaque pixel comprenant un transistor de transfert (T1 ) pour transférer les charges collectées par l'élément photosensible du pixel vers le nœud de stockage capacitif (NS) pendant une phase de transfert de charges (TRA) après une phase de ré-initialisation (RS-Ns) du nœud de stockage, caractérisé en ce que la boucle de contre-réaction est mise hors service pendant la phase de ré-initialisation du nœud de stockage.
9. Capteur d'image selon la revendication 1 , caractérisé en ce que la boucle de contre-réaction (100) comporte un premier amplificateur (AMP1 ) à gain négatif (G1 ) connecté en entrée (e1 ) au conducteur de colonne, un deuxième amplificateur (AMP2) à gain (G2) négatif connecté en entrée(e'l ) à la sortie (S1 ) du premier amplificateur, un comparateur (COMP) recevant les sorties (S1 , S2) des deux amplificateurs et fournissant en sortie un signal de commande (Se) d'un moyen d'aiguillage (SW) pour diriger vers le drain (d) du transistor suiveur soit la sortie (S1 ) du premier amplificateur soit la sortie (S2) du deuxième amplificateur.
10. Capteur d'image selon la revendication 9, dans lequel le premier amplificateur comprend une première entrée (e1 ) reliée au conducteur de colonne par une capacité d'entrée (C1 1 ), une deuxième entrée (e2) reliée à une première tension de référence (VREFI), une capacité de contre-réaction (C12) et un interrupteur pour court-circuiter la capacité de contre-réaction pendant une phase d'initialisation du nœud de stockage ; et le deuxième amplificateur comprend une première entrée (e'1 ) reliée au conducteur de colonne par une capacité d'entrée (C21 ), une deuxième entrée (e'2) reliée à une deuxième tension de référence (VREF2), une capacité de contre-réaction (C22) et un interrupteur pour court-circuiter la capacité de contre-réaction pendant une phase d'initialisation du nœud de stockage.
EP14793835.1A 2013-11-04 2014-10-30 Capteur d'image a base de silicium a dynamique de lecture amelioree Withdrawn EP3066826A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1360769A FR3012912B1 (fr) 2013-11-04 2013-11-04 Capteur d'image a base de silicium a dynamique de lecture amelioree
PCT/EP2014/073354 WO2015063220A1 (fr) 2013-11-04 2014-10-30 Capteur d'image a base de silicium a dynamique de lecture amelioree

Publications (1)

Publication Number Publication Date
EP3066826A1 true EP3066826A1 (fr) 2016-09-14

Family

ID=50489165

Family Applications (1)

Application Number Title Priority Date Filing Date
EP14793835.1A Withdrawn EP3066826A1 (fr) 2013-11-04 2014-10-30 Capteur d'image a base de silicium a dynamique de lecture amelioree

Country Status (9)

Country Link
US (1) US9924118B2 (fr)
EP (1) EP3066826A1 (fr)
JP (1) JP2016536949A (fr)
KR (1) KR20160078999A (fr)
CN (1) CN105794200A (fr)
FR (1) FR3012912B1 (fr)
IL (1) IL245428A0 (fr)
TW (1) TW201532442A (fr)
WO (1) WO2015063220A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910072B1 (en) * 2019-12-17 2021-02-02 Sandisk Technologies Llc Accurate self-calibrated negative to positive voltage conversion circuit and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008028030A2 (fr) * 2006-08-31 2008-03-06 Micron Technology, Inc. Procédé, dispositif et système permettant de réduire le retard d'affichage d'un capteur

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192920A (en) * 1992-03-18 1993-03-09 Eastman Kodak Company High-sensitivity, low-noise transistor amplifier
JP2795314B2 (ja) * 1996-05-13 1998-09-10 日本電気株式会社 半導体装置
US6410899B1 (en) 1998-06-17 2002-06-25 Foveon, Inc. Active pixel sensor with bootstrap amplification and reduced leakage during readout
KR100296451B1 (ko) * 1998-09-21 2001-10-26 윤종용 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로
EP1351490B1 (fr) * 2002-04-02 2009-12-23 STMicroelectronics Limited Capteur d'image utilisant un circuit de lecture amélioré
US6831486B1 (en) 2003-09-30 2004-12-14 Texas Instruments Incorporated Charge detection node with variable conversion gain and kTC noise suppression
US7767949B2 (en) * 2005-01-18 2010-08-03 Rearden, Llc Apparatus and method for capturing still images and video using coded aperture techniques
JP4666383B2 (ja) * 2006-08-10 2011-04-06 シャープ株式会社 増幅型固体撮像装置および電子情報機器
JP5188221B2 (ja) * 2008-03-14 2013-04-24 キヤノン株式会社 固体撮像装置
JP5383465B2 (ja) * 2009-12-16 2014-01-08 キヤノン株式会社 光電変換装置、焦点検出装置及び撮像システム
WO2013099723A1 (fr) * 2011-12-27 2013-07-04 ソニー株式会社 Élément de capture d'image, appareil de capture d'image, dispositif électronique et procédé de capture d'image

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008028030A2 (fr) * 2006-08-31 2008-03-06 Micron Technology, Inc. Procédé, dispositif et système permettant de réduire le retard d'affichage d'un capteur

Also Published As

Publication number Publication date
US9924118B2 (en) 2018-03-20
FR3012912B1 (fr) 2017-04-14
CN105794200A (zh) 2016-07-20
US20160277689A1 (en) 2016-09-22
KR20160078999A (ko) 2016-07-05
JP2016536949A (ja) 2016-11-24
IL245428A0 (en) 2016-06-30
FR3012912A1 (fr) 2015-05-08
WO2015063220A1 (fr) 2015-05-07
TW201532442A (zh) 2015-08-16

Similar Documents

Publication Publication Date Title
FR3039928B1 (fr) Procede de commande d&#39;un capteur d&#39;image a pixels actifs
EP2356810B1 (fr) Capteur d&#39;image à double transfert de charges pour grande dynamique et procédé de lecture
BE1021861B1 (fr) Pixel a injection directe mis en memoire tampon pour matrices de detecteurs infrarouges
EP3013037B1 (fr) Pixel de capteur d&#39;image ayant de multiples gains de noeud de détection
FR2961021A1 (fr) Capteur d&#39;image linéaire en technologie cmos a compensation d&#39;effet de file
EP3122035B1 (fr) Capteur d&#39;image a pixels actifs avec fonctionnement en mode d&#39;obturateur global, soustraction du bruit de reinitialisation et lecture non destructive
EP1796373A1 (fr) Pocédé d&#39;obtention d&#39;une image à l&#39;aide d&#39;un capteur d&#39;images à gamme dynamique etendue
US20060071147A1 (en) Image sensor and pixel that has variable capacitance output or floating node
EP2622845B1 (fr) Dispositif d&#39;imagerie à chute ohmique nulle dans un conducteur de donnée
FR2957475A1 (fr) Capteur d&#39;image de type cmos ayant une dynamique lineaire etendue
FR2627922A1 (fr) Matrice photosensible a deux diodes par point, sans conducteur specifique de remise a niveau
JP2008148233A (ja) 固体撮像装置
EP3324610B1 (fr) Circuit de detection a faible flux et faible bruit
WO2015063220A1 (fr) Capteur d&#39;image a base de silicium a dynamique de lecture amelioree
EP3406074B1 (fr) Procédé de commande d&#39;un capteur d&#39;image à pixels actifs
FR3005205A1 (fr) Capteur d&#39;image a gain de conversion multiple
EP3487167B1 (fr) Capteur d&#39;images à grande gamme dynamique
EP3026890B1 (fr) Contrôle de la durée d&#39;intégration dans un dispositif photosensible
FR2992813A1 (fr) Procede de commande d&#39;un pixel cmos
WO2020049460A1 (fr) Dispositif imageur à grande vitesse d&#39;acquisition et à gamme dynamique étendue
FR2922070A1 (fr) Dispositif microelectronique matriciel avec des pixels dotes d&#39;une source de courant integree actionnee par la selection du pixel
FR3084553A1 (fr) Capteur optique
EP2664132A1 (fr) Capteur d&#39;image lineaire en technologie cmos a compensation d&#39;effet de file
EP1662772A1 (fr) Cellule photosensible de type CMOS et matrice de telles cellules photosensibles pour capteur d&#39;image CMOS

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20160428

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20171025

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: TELEDYNE E2V SEMICONDUCTORS SAS

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20180505