KR20160078999A - 개선된 판독 동적특성을 갖는 실리콘 기반의 이미지 센서 - Google Patents

Abstract

이미지 센서에서, 화소의 감광 소자에 의해 수집된 전하들 (전자들) 을 저장하는, 화소의 스토리지 노드 (NS) 의 유효 용량은, 스토리지 노드의 실제 용량이 루프의 이득 (G_L) 에 따라 달라지는 방식으로, 스토리지 노드에 접속된 팔로워 트랜지스터 (T3) 의 공급 (V_REFP) 에 영향을 주는 피드백 루프 (100) 의 도움으로 변경된다. 이득을 변경함으로써, 스토리지 노드의 용량 및 이에 따라 이 용량에 반비례하는 전하/전압 변환 계수가 변경된다.

Description

개선된 판독 동적특성을 갖는 실리콘 기반의 이미지 센서{SILICON-BASED IMAGE SENSOR WITH IMPROVED READING DYNAMICS}

본 발명의 분야는, 그 동적 범위가 개선될 것으로 의도되는 실리콘 기반의 이미지 센서들, 즉 매트릭스 센서들 및 선형 센서들의 양자의 분야이다.

센서의 동적 범위는 데시벨 (dB) 로 표현되고, 센서의 배경 노이즈 레벨에 대한 높은 조도 (illumination) 에 대응하는 최강의 신호의 비율로 정의되며, 이것은 출력에서 관측가능한 낮은 조도에 대응하는 최약의 신호를 결정한다. 이러한 배경 노이즈 레벨은 센서의 기술 및 화소를 판독하는 전자 시스템의 특성에 따라 달라진다. 넓은 장면 동적 범위를 갖는 센서라는 것은 일반적으로 동적 범위가 80dB 초과하는 센서들을 지칭한다.

센서의 동적 범위는 화소 및 그 구조에 내재된 특성들에 따라, 특히 광자들을 전자들로 변환하는 그 능력, 즉 양자 효율, 및 수집된 전자들을 전압으로 변환하는 그 능력, 즉 전하/전압 변환 이득, 그리고 화소의 다운스트림의 판독 회로에 내재된 특성: 판독 회로의 이득 및 판독 회로의 아날로그/디지털 변환기에 의해 허용가능한 전압의 일탈에 따라 달라진다. 이러한 동적 범위는 또한 기술적 계수들에 의해 제한된다: 화소들이 형성되는 감광 영역에서, 이것은 특히 화소의 충진 계수, 즉 화소의 전체면에 대한 화소의 감광 영역의 비율과 관련되며; 감광 영역 둘레의 주변 영역에서, 이것은 판독 회로들에 이용가능한 실리콘의 표면적과 관련된다. 변환율 및 전력 소비가 고려되어야 한다.

80, 84, 90 dB 이상의 넓은 장면 동적 센서를 제공하는 센서들을 제조하고자 할 때, 센서의 집적 기간 동안 다량의 전하를 저장하는 것을 가능하게 하는 화소 구조를 갖는 것이 필요하며, 그렇지 않은 경우 높게 조사된 화소의 레벨에서 측정 시스템이 포화될 우려가 있다. 하지만, 전하들의 전압으로의 변화의 이득이 비교적 낮을 것이 필요하며, 그렇지 않은 경우 판독 및 아날로그/디지털 변환 회로가 포화될 것이다.

본 발명의 목적은 높은 조도의 경우 포화를 피하고 낮은 조도의 경우 충분히 높은 전하/전압 변환 이득을 유지하기 위해서 수신된 조도에 맞게 조정될 수 있는 이득을 얻도록 화소의 전하/전압 변환 이득을 조절하기 위한 해결책을 제공하는 것이다.

활성 실리콘 기반의 화소들을 갖는 센서의 화소의 기본 구조는:

- 감광 소자의 고유 용량에 의해 형성될 수도 있거나, 또는 중간 스토리지 노드 (4개 이상의 트랜지스터들을 갖는 화소) 에서는 전하 전달 트랜지스터에 의해 감광 소자에 접속된 별도의 커패시터에 의해 형성될 수도 있는, 감광 소자에 의해 수집된 전하들 (전자들) 을 화소에 저장하는 용량성 스토리지 노드; 및

- 스토리지 노드 상의 전하의 양을 나타내는 전압 레벨을 출력에서 제공하는, 이 스토리지 노드에 접속된 팔로워 트랜지스터를 포함한다.

본 발명의 기초가 되는 기술적 해결책은 주로, 스토리지 노드의 실제 용량이 루프의 이득에 따라 달라지는 방식으로, 스토리지 노드에 접속된 팔로워 트랜지스터의 공급에 영향을 주는 피드백 루프를 사용함으로써, 화소의 스토리지 노드의 유효 용량을 변경하는 것에 있다. 이득을 변경함으로써, 스토리지 노드의 용량 및 이에 따라 이 용량에 반비례하는 전하/전압 변환 계수가 변경된다.

스토리지 노드의 유효 용량의 변경은 주로, 유효 용량이 스토리지 노드의 고유 용량, 스토리지 노드에 접속되는 팔로워 트랜지스터의 게이트/소스 및 게이트/드레인 용량들의 합이라는 사실로부터 초래되며, 이들 후자의 2가지 용량들 각각은 각각의 가중치 계수를 갖는 스토리지 노드와 평행하게 밀러 효과에 의해 제공되며, 이것은 게이트/드레인 용량의 경우 팔로워 트랜지스터의 이득 및 피드백 루프의 이득에 따라 달라진다.

결과적으로, 본 발명은 화소들 및 판독 회로들을 포함하는 이미지 센서를 제공하며, 각각의 화소는 적어도 하나의 감광 소자, 감광 소자에 의해 발생된 전하들의 저장을 위한 노드, 및 팔로워 트랜지스터를 가지며, 팔로워 트랜지스터의 게이트는 스토리지 노드에 접속되고, 팔로워 트랜지스터의 소스는 자체가 판독 회로에 접속되는 컬럼 전도체에 접속되고, 팔로워 트랜지스터의 드레인은 공급 전압을 수신하며, 피드백 루프가 제공되고 이 루프가 컬럼 전도체에 접속되는 입력 및 팔로워 트랜지스터에 공급 전압을 제공하기 위해서 팔로워 트랜지스터의 드레인에 접속되는 출력을 갖는 것을 특징으로 하며, 그리고 수신된 조도에 따라 피드백 루프의 거동을 변경하기 위한 수단이 제공되는 것을 특징으로 한다.

피드백 루프의 거동은, 수신된 조도에 따라 루프를 인에이블 또는 디스에이블함으로써 변경될 수도 있다. 대안으로, 그것은, 수신된 조도에 따라 루프의 이득을 변경함으로써 변경될 수도 있다.

양자의 경우, 수신된 조도는 센서에 의해 수신된 전체 조도일 수도 있거나, 또는 화소 자체에 의해 수신된 조도일 수도 있다.

조도가 센서의 전역 조도인 경우, 전역 조도의 자동 검출 및 이 검출에 따라 루프의 거동에 대한 액션을 제공하는 것이 가능하거나, 또는 높은 조도 모드 또는 낮은 조도 모드에 들어가기를 원하는지를 결정하고 결과적으로 이득을 변경하거나 루프를 인에이블 또는 디스에이블하는 사용자에 의해 수동 액션을 제공하는 것이 가능하다.

다른 한편, 조도가 화소 자체에 의해 수신된 조도인 경우, 다른 화소들과 무관하게, 루프의 거동은 바람직하게는 스토리지 노드의 전하 판독시에 컬럼 전도체 상에 존재하는 전압에 따라 변경될 것이며, 그 이유는 이 전압이 화소에 의해 수신된 조도를조도를기 때문이며; 예를 들어, 컬럼 상에 존재하는 전압 레벨에 따라 상이한 루프 이득이 조정될 것이다.

특히, 루프 이득은 양이거나 또는 음일 수도 있다. 음인 경우, 그것은 스토리지 노드의 유효 용량을 증가시키고 결과적으로 전하/전압 변환 계수를 감소시킨다. 양인 경우, 그것은 스토리지 노드의 유효 용량을 감소시키고 결과적으로 전하/전압 변환 계수를 증가시킨다. 따라서, 바람직하게, 루프 이득은 수신된 조도에 따라 음 또는 양이 되도록 제공될 수 있다.

피드백 루프는 바람직하게, 감광 소자로부터 스토리지 노드로의 전하 전달 이전, 스토리지 노드를 재초기화하는 페이즈 동안 디스에이블된다.

바람직하게, 피드백 루프는, 입력이 컬럼 전도체에 접속되는 음의 이득을 갖는 제 1 증폭기, 입력이 제 1 증폭기의 출력에 접속되는 음의 이득을 갖는 제 2 증폭기, 2개 증폭기들의 출력에 각각 접속되는 2개의 입력들을 갖는 비교기, 및 팔로워 트랜지스터의 드레인에 제 1 증폭기의 출력 또는 제 2 증폭기의 출력을 디렉팅하기 위한 비교기를 포함한다.

바람직하게, 제 1 증폭기는 제 1 기준 전압에 접속된 제 1 입력, 입력 커패시터에 접속된 제 2 입력, 피드백 커패시터, 및 스토리지 노드를 초기화하는 페이즈 동안 피드백 커패시터를 단락시키기 위한 스위치를 포함하고; 그리고 제 2 증폭기는 제 2 기준 전압에 접속된 제 1 입력, 입력 커패시터에 접속된 제 2 입력, 피드백 커패시터 및 스토리지 노드를 초기화하는 페이즈 동안 피드백 커패시터를 단락시키기 위한 스위치를 포함한다.

제안된 해결책은 화소의 충진 계수에 영향을 주지 않는데, 이것은 부가적인 이점이다.

본 발명의 다른 특성 및 이점은 한정을 나타내지 않고 예시로써 제공되는 하기 상세한 설명에서 주어지며, 첨부된 도면들을 참조한다.
- 도 1a 및 도 1b는 각각 종래 기술에 따른, 4개 트랜지스터를 갖는 CMOS 센서 화소, 및 이러한 화소의 판독에 관련된 시퀀싱 신호들의 기본 구조를 각각 도시한다;
- 도 2는 본 발명에 따른, 이러한 화소들의 팔로워 트랜지스터의 드레인과 화소 컬럼의 전도체 사이에서의 피드백 루프를 나타낸다;
- 도 3은 본 발명에 따른, 음 이득 증폭기를 갖는 피드백 루프의 제 1 실시형태를 도시한다;
- 도 4는 전하 전달 단계 동안의 피드백 루프의 효과를 도시한 타이밍도를 나타낸다;
도 5는 각각이 음 이득을 갖는 2개의 증폭기들, 및 비교기를 가지고, 스토리지 노드에 저장된 전하 판독 동안 컬럼 전도체에 의해 제공된 전압에 따라 양의 값 또는 음의 값에서 루프 이득을 고정시키는 것을 가능하게 하는, 본 발명에 따른 피드백 루프의 제 2 실시형태를 나타낸다;
- 도 6 및 도 7은, 컬럼 전압의 경우에서, 2개의 증폭기를 갖는 이러한 피드백 루프로 화소를 판독하는 시퀀스에서의 다양한 신호들의 타이밍도이며, 제 1 (도 6) 은 화소의 낮은 조도 레벨에 대응하고, 제 2 (도 7) 는 화소의 높은 조도 레벨에 대응한다.

본 발명은 4개의 트랜지스터를 갖는 CMOS 센서의 액티브 화소 구조에 대한 응용 예로 설명될 것이다. 하지만, 본 발명의 응용 분야는 팔로워 트랜지스터에 커플링된 전하 스토리지 노드를 갖는 화소의 다양한 구조들; 보다 많은 트랜지스터를 사용하여 보다 복잡한 구조를 갖는 화소들; 또는 용량성 스토리지 노드를 직접 구성하는 감광 소자의 용량인, 3개의 트랜지스터들을 갖는 구조를 갖는 화소들에 보다 널리 적용된다.

도 1a 및 도 1b는 CMOS 센서 매트릭스의 4개의 트랜지스터를 갖는 화소 (PIX) 의 판독 신호들의 구조와 시퀀스를 나타낸다. 매트릭스는 동일한 구조를 갖는 화소들의 로우 및 컬럼으로 구성된다.

각각의 화소 (PIX) 는 화소들의 주어진 열의 모든 화소들을 연결하는 컬럼 전도체에 접속되어 있다. 각각의 컬럼 전도체는, 일반적으로 매트릭스의 모든 컬럼들에 공통이며 판독을 위해 선택된 컬럼의 화소를 판독하는데 필요한 전류를 제공하는 전류원 (CC), 및 판독을 위해 선택된 화소 (PIX) 에 의해 컬럼 전도체에 인가되는 전압 레벨 (Vcol) 을 디지털 형태로 변환하는, 컬럼의 화소들을 판독하기 위한 회로 (ADC) 에 접속된다. 이러한 전압 레벨 (Vcol) 은 화소에 의해 수신된 조도를 나타낸다.

예에서, 화소의 감광 소자는 포토다이오드 (Dph) 이다. 다른 감광 소자, 예를 들어 MOS 커패시터를 사용할 수도 있다.

이러한 포토다이오드는 포토다이오드에 의해 수집된 전하들을 스토리지 노드 (NS) 의 용량 (Cs) 에 전달하는 페이즈 (TRA) 동안 트랜지스터 (T1) 에 의해 용량성 스토리지 노드 (NS) 에 접속된다.

팔로워 트랜지스터 (T3) 는, 전류원 (CC) 에 의해 제공된 일정한 전류가 공급되는 소스 (s) 상에서, 용량성 스토리지 노드 상으로 전달된 전하의 양을 나타내는 출력 전압을 제공한다. 화소가 판독을 위해 선택되는 경우, 그 게이트 (g) 는 스토리지 노드 (NS) 에 접속되고, 그 드레인 (d) 은 (포화 모드에서 바이어싱하는) 팔로워 모드에서 트랜지스터 (T3) 를 바이어싱하기에 충분한 공급 전압 (V_REFP) 을 수신하여, 컬럼 전도체 상에 스토리지 노드의 전압을 카피하는 것을 가능하게 한다.

선택 트랜지스터 (T4) 는 팔로워 트랜지스터 (T3) 의 소스 (s) 와 주어진 컬럼의 화소들을 접속하는 컬럼 전도체 (COL) 사이에 접속된다. 그 게이트는 전도체 라인 (LI) 에 접속되며, 화소에 대한 선택 신호 (SEL) 는 전도체 라인 (LI) 에 의해 인가된다. 화소가 판독을 위해 선택되는 경우, 트랜지스터 (T3) 는 팔로워처럼 동작하며, 컬럼 전도체 상의 전압 (Vcol) 은 화소의 출력 전압에서 달성된다.

재초기화 트랜지스터 (T2) 는 스토리지 노드 (NS) 를 재초기화하기 위해 제공된다. 예에서, 그것은 공급 전압 (V_REFP) 과 스토리지 노드 (NS) 사이에 접속되어, 이 노드를 전압 (V_REFP) 으로 만든다.

화소가 판독을 위해 선택되는 경우 (신호 SEL 액티브), 노드에서의 전압이 설정되고 재초기화 레벨 (V_REFP) 에서 안정화되는, 스토리지 노드 (NS) 를 초기화하는 페이즈가 신호 (RS_NS) 에 의해 실행되며, 그리고 화소의 전하/전압 변환 계수에 따라, 스토리지 노드에서의 전압이 노드 (NS) 에 의해 저장된 전하의 양을 나타내는 작업 레벨에서 달성될 예정인, 감광 소자 (Dph) 에 의해 수집된 전하들을 스토리지 노드 (NS) 에 전달하는 페이즈가 신호 (TRA) 에 의해 실행된다. 이 시간 동안, 팔로워 트랜지스터의 임계 전압 내에 대한 스토리지 노드에서의 전하의 카피인 컬럼 (COL) 상의 전압 (Vcol) 은 이에 따라 상응하는 재초기화 레벨, 이후 상응하는 작업 레벨에서 달성된다.

판독 회로 (ADC) 에 의한 화소의 판독은 일반적으로, 재초기화 레벨을 나타내는 제 1 디지털 값을 얻기 위해 초기화 페이즈 (RS_NS) 와 전달 페이즈 (TRA) 사이에서 실행되는 전압 (Vcol) 의 제 1 아날로그/디지털 변환, 및 작업 레벨을 나타내는 제 2 디지털 값을 얻기 위해 전달 페이즈 이후 실행되는 전압 (Vcol) 의 제 2 변환, 다음으로 획득된 2개의 디지털 값들 간의 감산으로 이루어진다. 디지털 결과가 획득되며, 이것은 화소에 의해 수신되고 용량성 스토리지 노드와 연관된 상관 잡음이 없는 조도를 나타내는 측정이다.

화소 구조 및 대응하는 판독 시퀀스가 논의되었고, 우리는 이제 화소의 유용한 동적 범위를 개선시키기 위해서 본 발명에 의해 화소의 용량성 스토리지 노드에서의 전하/전압 변환 계수가 어떻게 영향받는지를 설명할 것이다.

볼트/전자 단위로 표현되는 화소의 전하/전압 변환 계수는, 화소에 있어서, 화소의 감광 소자에 의해 수집된 전자에 대한 판독 회로 (ADC) 의 입력에서 획득될 전압 레벨을 정의한다.

도 2는 변환 팩터의 정의에서 수반되는 화소의 엘리먼트들 또는 파라미터들을 상세한다: 화소의 스토리지 노드 (NS) 의 용량 (C_NS) 및 팔로워 트랜지스터의 이득 및 고유 용량. G_f로 표기되는 팔로워 트랜지스터의 이득은 1에 가까우며, 일반적으로 0.8 또는 0.9 정도이다. 팔로워 트랜지스터의 고유 용량은 트랜지스터 (T3) 의 게이트와 소스 사이의 용량 (C_gs), 및 팔로워 트랜지스터 (T3) 의 게이트와 드레인 사이의 용량 (C_gd) 이다. 팔로워 트랜지스터는 고유 이득을 갖는다.

따라서 스토리지 노드 (NS) 에 의해 보여진 총 용량은 용량 (C_NS 및 C_gd) 의 기여 및 용량 (C_gs) 의 기여를 포함하지만, 용량 (C_gs) 는 밀러 효과에 의해 (1-G_f)C_gs 로 일정한 비율 감소된다.

이후 전하/전압 변환 계수는 이러한 화소 구조에 대한 다음과 같이 기록된다:

식중 q는 전자의 전하이다.

이러한 정의는, 종래 기술에 따라서, 센서의 모든 화소들로의 전기 공급에 의해 제공된, 고정 기준 전압 (V_REFP) 으로 바이어싱된 팔로워 트랜지스터에 접속된 용량성 스토리지 노드를 갖는 화소 구조에 적용된다 (도 1a).

본 발명에서는, 도 2에 예시된 바와 같이, 전압 (V_REFP) 은, 컬럼 전도체와 컬럼의 화소들의 팔로워 트랜지스터의 드레인 사이에 삽입된 루프 이득 (G_L) 을 갖는, 피드백 루프 (100) 에 의해 화소의 판독시에 제공된다.

보다 정확하게, 피드백 루프 (100) 는 컬럼 전도체 (COL) 에 접속된 그 입력 (101) 을 갖는다. 그 출력 (102) 은, 컬럼 (COL) 의 화소들 각각의 팔로워 트랜지스터 (T3) 의 드레인을 공급하는, 공급 전도체에 접속된다.

실제로, 컬럼당 하나의 피드백 루프가 이로써 존재할 것이다.

이후 컬럼의 화소의 판독 동안 인가된 드레인 전압은 이 화소의 판독 동안 컬럼 전도체에 의해 제공되는 전압 (Vcol) 에 따라 달라진다. 이러한 방식으로, 스토리지 노드 (NS) 로부터 보아, 변환 계수 (CVF) 에 대한 트랜지스터의 게이트/드레인 용량 (C_gd) 의 기여는 또한 본 발명에 따른 피드백 루프에 의해 부가된 밀러 효과에 비례하게 된다. 이 비율은 팔로워 트랜지스터의 이득 및 루프의 이득에 의존한다.

보다 정확하게, 이득 (G_L) 을 갖는 피드백 루프를 갖는 이러한 화소 구조에 있어서, 전하/전압 변환 계수는 이러한 화소 구조에 대한 다음과 같이 기록된다:

따라서 피드백 루프 (100) 는, 전하/전압 변환 계수의 값을 변경하기 위해 팔로워 트랜지스터의 게이트/드레인 용량의 사용을 가능하게 한다. 음의 루프 이득 (G_L) 에 의해, 스토리지 노드의 유효 용량에 대한 이러한 게이트/드레인 용량의 기여가 증가된다. 결과적으로 전하/전압 변환 계수 (CVF) 가 감소된다. 높은 조도 레벨을 향한 센서의 동적 범위가 개선된다. 반대로, 양의 루프 이득에 의해, 게이트/드레인 용량의 기여는 보다 "음"이 되며, 그것은 계수 CVF를 증가시키는 것을 가능하게 하여, 낮은 조도 레벨에서 유리하다.

따라서, 피드백 루프 (100) 는 주어진 화소 구조 및 판독 전자 시스템에 있어서 화소의 유용한 동적 범위를 개선하는 것을 가능하게 한다. 그것은 실제로 높은 조도 레벨들 및/또는 낮은 조도 레벨들에 대한 동적 범위를 개선하기 위해서 구현될 수도 있다.

이제 도 3 및 도 4를 참조하여 본 발명 및 그 응용들이 보다 잘 이해될 수 있게 하는 다양한 실제 실시형태 예들을 설명할 것이다. 이해를 용이하게 하기 위해서, 다양한 도면들에 대해 공통인 엘리먼트들은 동일한 참조부호를 갖는다.

소정의 음의 루프 이득 (G_L) 을 갖는 피드백 루프의 제 1 예시적인 실시형태들을 도 3에서 예시한다. 화소들의 동일한 컬럼 (COL) 의 2개의 연속적인 화소들 (PIX_i 및 PIX_i+1) 이 도 3에 표시된다. 이러한 2개의 화소들은, 매트릭스의 랭크 i의 로우의 선택을 위한 신호 (SEL_i) 에 의한 화소 (PIX_i) 에 있어서, 그리고 랭크 i+1의 다른 로우의 선택을 위한 신호 (SEL_i+1) 에 의한 화소 (PIX_i+1) 에 있어서, 제어된 그 각각의 선택 트랜지스터에 의해 컬럼 전도체 (COL) 에 접속된다. 컬럼의 하나의 화소가 한번에 판독을 위해 선택되도록 선택 신호들이 시퀀스된다. 컬럼의 화소가 판독을 위해 선택되는 경우, 화소의 트랜지스터 (T3) 는 전류원 (CC) 에 접속된 소스를 가지며, 팔로워로서 동작한다.

이득 (G_L) 을 갖는 피드백 루프 (100) 가 음의 이득 (G1) 을 갖는 증폭기 (AMP1) 에 의해 형성된다. 여기서, G_L=G1이다. 증폭기는 컬럼 전도체 (COL) 에 접속된 입력 (e1) 을 갖는다. 다른 입력 (e2) 은 기준 전압 (V_REF) 을 수신한다. 이 기준 전압 (V_REF) 은 매트릭스의 모든 화소들에 공통이다. 증폭기의 출력은 루프의 출력 (102) 을 형성한다. 그것은, 컬럼의 모든 화소들의 팔로워 트랜지스터 (T3) 의 드레인 공급 전도체에 접속된다.

바람직하게, 입력 (e1) 은 입력 커패시터 (C11) 에 의해 컬럼 전도체 (COL) 에 접속되고, 피드백 커패시터 (C12) 는 이 입력과 증폭기의 출력 사이에 접속된다. 초기화 신호 (RS_AMP1) 에 의해 제어된 스위치는 이 커패시터 (C12) 와 병렬로 배치된다. 신호 (RS_AMP1) 에 의해 제어된 스위치, 및 2개의 커패시터들은 팔로워 모드 배열에 따라 증폭기의 초기화를 실행시키는 것을 가능하게 하여, 입력 기준 전압을 출력에서 카피하는 것이 가능하다 (2개의 입력들 (e1 및 e2) 사이의 전압 차가 상쇄될 때까지 증폭기의 출력 (S1) 이 변한다). 이로써 기준 전압 레벨 (V_REF) 이 증폭기의 출력 (S1) 상에 부과된다. 실제로, 루프 증폭기의 이러한 초기화는 스토리지 노드를 재초기화하는 페이즈에서 실행되고; 전압 (V_REF) 은 스토리지 노드 (NS) 를 재초기화하기 위해 사용되고, 그리고 상응하는 전압 레벨 (Vcol) 은 컬럼 전도체 (COL) 상에서 다시 구해진다. 이 페이즈에서, 피드백 루프는 이득 효과없이 디스에이블된다. 컬럼의 전압 레벨의 변화는 팔로워 트랜지스터의 드레인에 인가되는 전압 레벨에 아무런 영향을 주지 않는다; 후자는 상수이며 Vref와 동일하다. 스토리지 노드 (NS) 및 증폭기 (AMP1) 의 재초기화 이후, 신호 (RS_AMP1) 가 완화되어, 피드백 루프를 인에이블시킨다: 컬럼 전압 (Vcol) 과 기준 전압 (V_REF) 사이의 임의의 전압 차는 이후 증폭기 (AMP1) 에 의해 증폭되며, 증폭기 (AMP1) 의 음의 이득은 G1 = -C11/C12 이다.

이 피드백 효과는 도 4에 나타내지며, 피드백 루프에 의해 화소의 드레인에 인가되는 전압 (V_REFP) 의 변화를 나타낸다. 이것은 전하들 (전자들) 을 스토리지 노드 (TRA) 로 전달하는 페이즈 동안 및 그 이후 발생한다. 이러한 페이즈 (TRA) 에서, 스토리지 노드 (NS) 로 전달되는 포토다이오드의 전하들은 전하/전압 변환 계수에 따라서 이 노드에서의 전압을 변화 (감소) 시키고, 이에 따라 또한 컬럼 상의 전압 (Vcol) 을 변화 (감소) 시킨다.

루프 이득 (G_L) 이 이 예에서는 음이기 때문에, 그것은 화소의 스토리지 노드에서의 전하/전압 변환 계수를 감소시킨다: 스토리지 노드에서의 전압 레벨 및 이에 따른 컬럼 상의 전압 (Vcol) 의 레벨은 덜 급속하게 감소하고, 그리고 전달의 말미에서, 전달된 동일한 양의 전하에 대해 획득된 것보다 더 높은 레벨에 피드백 루프없이 도달한다. 루프 유무에 따른 전압 (Vcol) 의 변화는 도 4에서 실선 및 점선으로 각각 표시된다. 이 구성은 높은 조도 레벨들에서 유리하여, 판독 전자 시스템의 포화를 회피하는 것을 가능하게 한다. 예를 들어 재초기화 페이즈 외부에서라도 커패시터 (C12) 를 단락시키는 것에 의해 센서의 전역 조도가 보다 낮아진다면, 스토리지 노드의 전하들을 판독하는 페이즈 동안 피드백 루프를 디스에이블하기 위해서 특정 액션이 실행될 수도 있다. 이 액션은 사용자에 의해 결정될 수 있거나, 또는 센서의 전역 조도의 자동 검출에 따라 결정될 수 있다. 대안으로 사용자 또는 자동 검출에 의해 결정된 액션은 증폭기의 이득을 변경하기 위해 제공될 수도 있다; 이는 예를 들어 조도에 따라 상이한 값의 다른 커패시터 (C1 또는 C12) 를 선택함으로써 수행될 수도 있다.

동일한 원리로, 소정의 양의 루프 이득 (G_L) 을 갖는 피드백 루프는 2개의 증폭기들을 사용하여 제조되며, 각각의 증폭기는 직렬로 서로 접속되는 도 3의 증폭기의 구조와 견줄만한 구조를 갖는다. 양의 루프 이득 (G_L) 은 화소의 스토리지 노드에서의 전하/전압 변환 계수를 증가시킨다: 전달된 주어진 양의 전하에 있어서, 스토리지 노드에서의 전압 레벨은 더 급속하게 감소하고, 그리고 전달의 말미에서, 전달된 동일한 양의 전하에 대해 획득된 것보다 더 낮은 레벨인 값에 피드백 루프없이 도달한다. 이 구성은 낮은 조도 레벨들에서 유리하다. 예를 들어 재초기화 페이즈 외부에서라도 커패시터 (C12) 를 단락시키는 것에 의해 센서의 전역 조도가 보다 높아진다면, 스토리지 노드의 전하들을 판독하는 페이즈 동안 피드백 루프를 디스에이블하기 위해서 특정 액션이 실행될 수도 있다. 이 액션은 사용자에 의해 결정될 수 있거나, 또는 센서의 전역 조도의 자동 검출에 따라 결정될 수 있다. 대안으로 사용자 또는 자동 검출에 의해 결정된 액션은 증폭기들 중 하나의 이득을 변경하기 위해 제공될 수도 있다; 이는 예를 들어 조도에 따라 증폭기들의 각각과 연관된 커패시터들의 다른 값들을 선택함으로써 수행될 수도 있다.

이러한 디스에이블 또는 인에이블, 또는 이러한 이득 변경은 예를 들어 센서의 외부 구성 수단 (프로그래밍, 제어 버튼 등) 에 의해 획득되거나, 또는 대안으로 센서에서 획득된 장면의 평균 휘도의 측정에 기초하여 획득된다.

피드백 루프가 조도에 따라, 양의 루프 이득 또는 음의 루프 이득 (G) 으로 인에이블될 수 있음을 제공할 수도 있다. 양의 또는 음의 이득의 이러한 선택은 센서의 외부 구성 수단 (프로그래밍, 제어 버튼, 선택기 등) 에 의해 획득되거나, 또는 센서에 의해 실행된 장면의 평균 휘도의 측정에 기초하여 획득될 수도 있다.

이러한 센서는 이후 사용자가 픽업하고자 하는 장면의 조도에 가장 적합한 이득으로 피드백 루프를 인에이블할 수 있게 한다: 조도가 높은 경우 음이고, 반대로 낮은 경우 양이다.

도 5는 스토리지 노드에 저장된 전하를 전달하는 페이즈 동안 컬럼 전도체에 의해 제공된 전압 레벨의 함수인 값에서 루프 이득 (G_L) 이 성립되는, 본 발명에 따른 피드백 루프의 개선된 실시형태를 나타낸다. 다른 말로, 루프 이득 (G_L) 은 화소에 의해 수신된 조도에 종속된다. 2개의 말단을 향한 화소의 유용한 동적 범위가 이후 개선된다.

도 5의 실시형태에서, 컬럼 전압에 따른 슬레이빙이 또한 상이한 값들을 갖는 2개 양의 이득들 또는 2개 음의 이득들을 선택하는 것에 있거나 또는 대안으로 루프의 인에이블 또는 디스에이블 사이에서 선택하는 것에 있을 수 있지만, 양의 루프 이득과 음의 루프 이득 사이에서 선택하는 것에 있는 피드백 루프의 거동의 변형이 제공된다.

도 5에서, 피드백 루프 (100) 는 음의 이득을 직렬로 갖는 동일한 구조의 2개 증폭기들을 포함한다:

- 입력 (e1) 상에 입력 커패시터 (C11), 피드백 커패시터 (C12) 및 스위치를 갖고, 초기화 신호 (RS_AMP1) 에 의해 제어되고 입력 (e2) 상에서 제 1 기준 전압 (V_REF1) 을 수신하는, 음의 이득 (G1) 을 갖는 제 1 증폭기 (AMP1); 음의 이득은G1　=　-C11/C12이다.

- 입력 (e'1) 상에 입력 커패시터 (C21), 피드백 커패시터 (C22) 및 스위치를 갖고, 초기화 신호 (RS_AMP2) 에 의해 제어되고 입력 (e'2) 상에서 제 2 기준 전압 (V_REF2) 을 수신하는, 음의 이득 (G2) 을 갖는 제 2 증폭기 (AMP2); 그 이득은 G2　=　-C21/C22이다.

컬럼 전도체 (COL) 는 그 입력 커패시터 (C11) 에 의해 제 1 증폭기의 입력 (e1) 에 접속되고; 제 1 증폭기의 출력 (S1) 은 그 입력 커패시터 (C21) 에 의해 제 2 증폭기의 입력에 접속된다. 증폭기들의 출력들 (S1 및 S2) 은 비교기 (COMP) 의 입력들에 적용되고, 비교기 (COMP) 의 출력은 피드백 루프의 출력 (102) 상에 하나의 또는 다른 출력 (S1 또는 S2) 을 라우팅하기 위한 회로 (SW) 를 제어한다. 따라서, 판독을 위해 선택된 화소에 대해 제어된 라우팅에 의존하여, 출력 전압 (S1 또는 S2) 은 화소의 팔로워 트랜지스터 (T3) 의 드레인 전압 (V_REFP) 으로서 획득된다. 실제로, 이 전압은 판독을 위해 선택된 화소 및 판독을 위해 선택되지 않은 화소인 컬럼의 모든 화소들의 팔로워 트랜지스터들의 드레인에 인가된다.

따라서, 비교기가 하나의 방향에서 플립하는지 또는 다른 방향에서 플립하는지에 따라 상이한 루프 이득이 존재한다: 음의 이득 (G1) 또는 양의 이득 (G1xG2). 이 플립핑은 컬럼 전도체 상의 전압 레벨에 따라 달라지는데, 그 이유는 비교기의 상태가 이 레벨에 의존하기 때문이다; 비교기는 높은 조도를 위해 팔로워 트랜지스터의 드레인에 신호 (S1) 를 라우팅하고 루프 이득 (G1) 은 음이다; 그 때 전하 전압 변환 계수는 낮다. 반대로, 비교기는 낮은 조도를 위해 팔로워 트랜지스터의 드레인에 신호 (S2) 를 라우팅하고 루프 이득은 G1G2이다; 그 때 전하 전압 변환 계수는 높다. 화소를 재초기화하는 페이즈동안 루프 이득은 없으며, 전압 (V_ref2) 은 팔로워 트랜지스터의 드레인에 부과된다.

증폭기 (AMP2) 의 기준 전압 (V_REF2) 은 증폭기 (AMP1) 의 전압 (V_REF1) 보다 높은 것으로 선택된다. 일례에서, V_REF2는 3.3 볼트에서 성립되며 전압 (V_REF1) 은 3 볼트에서 성립된다. 비교기 (COMP) 는 피드백 루프의 출력 (102) 에서 전압 (V_REF2) 을 부과하기 위해서, 라우팅 수단 (SW) 을 통해, 스토리지 노드를 초기화하는 페이즈동안 구성된다.

이후 출력 (S1 및 S2) 은 입력에서 수신된 컬럼 전압 (Vcol) 에 따라 서로 반대로 가변하며, 이 전압은 포토다이오드로부터 스토리지 노드로의 변화의 전달 동안 감소한다.

S2는 V_REF2로부터 시작한 다음 이득 G1 및 G2의 곱의 함수인 기울기로 감소한다.

S1은 V_REF1<V_REF2로부터 시작하고 이득 (G1) 의 함수인 기울기로 증가한다.

출력 (S2) 은 초기화 페이즈 동안 부과되며, 낮은 조도 레벨을 위해 계속해서 인가된다. 출력 (S1) 은, 값 (V_B) 에 있어서, 출력 (S1 및 S2) 이 교차하도록 전압 (Vcol) 이 임계 전압에 도달하는 경우 부과된다. 비교기의 이러한 플립핑 값 (V_B) 은 기준 전압 및 증폭기 (AMP1 및 AMP2) 의 각 이득에 의해 고정된다. 그것은 실제로 (V_REF2-V_REF1)/(G1+G1xG2) 와 동일하다.

이들 기준값 및 이득 (G1, G2) 은 또한, 팔로워 트랜지스터 (T3) 가 포화 (팔로워 모드) 로 항상 바이어싱되는 것을 보장하는 드레인 전압 (V_REFP) 을 루프 출력 (102) 이 제공하도록 선택된다.

실제로, G1 및 G2는, G_fxG1이 -1에 근접하도록, 그리고 G_fxG1xG2가 1 초과이고 바람직하게 3 미만이 되도록, 선택된다. 그것은 이상적으로 2 내지 2.5 정도이다. 팔로워 트랜지스터 이득 (G_f) 은 일반적으로 종래에 사용된 MOS 트랜지스터 기술에 의해 0.8 또는 0.9 정도의 것이다.

이하, 도 6 및 도 7의 타이밍도를 참조하여, 화소가 이러한 루프로 판독되고 루프 이득이 조도에 따라 변경되는 방식을 설명할 것이다. 도 6은 낮은 조도 레벨에 상응하는 소수의 전하들을 수집한 화소를 판독하는 경우를 예시하며, 그리고 도 7은 높은 조도 레벨에 상응하는 다수의 전하들을 수집한 화소의 판독을 예시한다.

이들 타이밍도에서 알 수 있는 바와 같이, 그것은 전하들을 피드백 루프가 동작하는 집합적 스토리지 노드로 전달하는 동안, 및 그 이후이다.

그 이전에, 신호 (RS_NS) 에 의해 실행된, 화소의 스토리지 노드 (NS) 를 재초기화하는 제 1 페이즈가 존재한다. 이 페이즈 동안, 2개의 증폭기 (AMP1 및 AMP2) 가 각각 도 3을 참조하여 상술된 바와 같이 초기화되어, 기준 전압 (V_REF1) 이 출력 (S1) 에서 구해지고 기준 전압 (V_REF2) 이 출력 (S2) 에서 구해진다. 실제로, 예시된 바와 같이, 초기 신호들 (RS_NS, RS_AMP1, RS_AMP2) 의 각 지속기간이, 스토리지 노드에서의 전압의 안정화, 이후 출력 (S1) 의 안정화, 이후 출력 (S2) 의 안정화를 획득하기 위해서 정의된다. 상술된 바와 같이, 이 페이즈 동안, 루프 출력 (102) 에 스위칭되는 것은 출력 (S2) 이다: 따라서 스토리지 노드의 재초기화 레벨은 전압 (V_REF2) 에서 성립된다. 컬럼 전도체의 카피인 전압 (Vcol) 은 실질적으로 (팔로워 트랜지스터의 임계 전압 (V_th) 내에 대한) 이러한 동일한 레벨에서 성립된다.

재초기화 전압 (Vref2) 은 증폭기를 통과하지 않고 재초기화 페이즈 동안 스토리지 노드에 인가될 수 있음을 유의한다. 또한, 재초기화 트랜지스터 (T2) 는 재초기화 신호에 의해 그 게이트의 제어없이도 다이오드로서 접속될 수 있고, 다이오드로서 접속되는 이러한 트랜지스터의 드레인에 대한 전압 (V_REF2) 의 인가 때문에, 재초기화가 일어난다는 것을 유의한다.

다음, 신호 (TRA) 에 의해 실행되는, 전하의 스토리지 노드로의 전달 페이즈 동안, (음의) 전하는 스토리지 노드 상에 전압을 만듦으로, 전압 (Vcol) 이 감소한다. 루프 이득이 양이기 때문에, 출력 전압 (S2) 및 이에 따른 드레인 전압 (V_REFP) 은 스토리지 노드 (NS) 상의 전압 및 이에 따른 컬럼 전도체 상의 전압 (Vcol) 보다 더 빨리 감소하다; 변환 계수가 증가된다.

낮은 조도 레벨에 대해, 소량의 전자가 전달된다; 증가된 변환 계수라 하더라도 전압 (Vcol) 은 비교기 (COMP) 의 플립핑 임계치 (V_B) 에 도달하지 않는다: 전압 (S2) 은 전달 페이즈에 걸쳐서 드레인 전압 (V_REFP) 으로서 부과된다. 이러한 전달 페이즈의 말미에서, 전압 (Vcol) 은, 피드백 루프없이, 전달된 전하의 동일량에 대해 안정화될 것이라는 것보다 상당히 더 낮은 레벨에서 안정화한다. 이것이 도 6에 나타낸 것이며, 화소의 판독 동안의 전압 (Vcol) 변화를 나타내는 타이밍도에서, 점선은 전압 레벨 (Vcol) 이 본 발명에 따른 피드백 루프없이 이루어졌다는 것을 나타내는 반면, 실선은 루프를 이용한 전압 레벨 (Vcol) 변화를 도시한다.

출력 (S1 및 S2) 은 교차하지 않는데, 그 이유는 전달된 전하의 양이 작고: 비교기의 트립핑 임계치 (V_B) 에 도달하지 않으며; 화소를 판독하는 시퀀스 전체에 걸쳐, 전압 (V_REFP) 이 비교기의 출력 (S2) 에 의해 고정된 상태에 있고, 있는 그대로 변하기 때문이다.

도 7은 수집된 전하의 양이 높은 경우 반대로 일어나는 것을 예시한다: 도 3 및 도 4를 참조하여 설명한 바와 같이, 컬럼 전압은 피드백이 존재하지 않는 경우보다 덜 빨리 감소할 것이지만, 전달된 전하량이 높기 때문에, 출력 (S1 및 S2) 은 이 경우 교차할 것이고 비교기 플립을 만들것이다: 전달 페이즈의 시작시 출력 (S2) 에 의해 초기에 고정된 전압 (V_REFP) 은 이후 출력 (S1) 을 뒤따르고, 증가한다. 변환 계수가 감소하여, 전압 (Vcol) 이, 너무 높은 전압 레벨에 도달하는 것을 방지한다.

실제로, 화소의 판독은 일반적으로 2개의 아날로그/디지털 변환, 이후의 2개의 획득된 디지털 값의 감산을 포함하는 것으로 보여졌다. 제 1 변환은 전하 전달 페이즈 이전의 초기화 레벨의 것이다; 어떠한 루프 이득도 없다: 전압 (Vcol) 은 기준 전압 (V_REF2) 에 대응한다. 제 2 변환은 작업 레벨의 것이며, 전하 전달 이후, 루프 이득은 조도에 따라 변하며 (획득된 전압 (Vcol) 은 전달 페이즈 말미에서의 스토리지 노드에서의 실제 변환 계수에 따라 달라질 것이다), 및 이에 따라 G1 및 G2, 또는 대안으로 G1 단독에 따라 변한다.

따라서 2개의 변환들을 균질하게 만들기 위한 수단은 판독 회로에 제공된다. 특히, 비교기로부터 판독 회로로 들어가는 신호를 송신하기 위한 제공이 이루어질 것이다.

상기 설명에서, 센서는 전하/전압 변환 계수의 2개의 값들 (하나는 최고 조도에 대한 것이고 다른 하나는 최저 조도를 위한 것임) 사이의 자동 플립핑으로 동작하며, 이 플립핑은 2개의 상이한 루프 이득의 사용으로부터 초래된다고 상정되었다. 3개 이상의 상이한 이득들의 사용으로부터 초래되는, 3개 이상의 변환 계수값들 사이의 플립핑의 자동화가 대안으로 제공될 수 있다.

Claims (10)

1. 액티브 화소들을 갖는 이미지 센서로서,
   상기 이미지 센서는 화소들 및 판독 회로들을 포함하고, 각각의 화소는 적어도 하나의 감광 소자, 상기 감광 소자에 의해 발생된 전하들의 저장을 위한 용량성 노드 (NS), 및 팔로워 트랜지스터 (Tf) 를 가지며, 상기 팔로워 트랜지스터의 게이트 (g) 는 스토리지 노드에 접속되고, 상기 팔로워 트랜지스터의 소스 (s) 는 자체가 판독 회로 (ADC) 에 접속되는 컬럼 전도체 (Col_i) 에 접속되고, 그리고 상기 팔로워 트랜지스터의 드레인 (d) 은 공급 전압 (V_REFP) 을 수신하며,
   상기 컬럼 전도체 (COL) 에 접속되는 입력 (101) 및 상기 팔로워 트랜지스터에 공급 전압을 제공하기 위해서 상기 팔로워 트랜지스터의 상기 드레인에 접속되는 출력 (102) 을 갖는 피드백 루프 (100) 가 제공되고, 그리고 수신된 조도 (illumination) 에 따라 상기 피드백 루프의 거동을 변경하기 위한 수단이 제공되는 것을 특징으로 하는 이미지 센서.
2. 제 1 항에 있어서,
   상기 루프의 거동은, 상기 수신된 조도에 따라 상기 루프를 인에이블 또는 디스에이블함으로써 변경되는 것을 특징으로 하는 이미지 센서.
3. 제 2 항에 있어서,
   상기 루프의 동작은, 상기 수신된 조도에 따라 상기 루프의 이득 (G_L) 을 변경함으로써 변경되는 것을 특징으로 하는 이미지 센서.
4. 제 3 항에 있어서,
   상기 루프의 이득은 양의 값과 음의 값 사이에서 변경되는 것을 특징으로 하는 이미지 센서.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 루프의 거동을 변경하기 위해서 사용되는 상기 수신된 조도가, 상기 센서에 의해 수신된 전체 조도인 것을 특징으로 하는 이미지 센서.
6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 루프의 거동을 변경하기 위해서 사용되는 상기 수신된 조도가, 상기 화소에 의해 수신된 조도인 것을 특징으로 하는 이미지 센서.
7. 제 6 항에 있어서,
   상기 루프의 거동은, 상기 스토리지 노드의 전하들의 판독시에 상기 컬럼 전도체 상에 존재하는 전압에 따라 변경되며, 이 전압은 상기 화소에 의해 수신된 조도를 나타내는 것을 특징으로 하는 이미지 센서.
8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
   각각의 화소는 상기 스토리지 노드를 재초기화하는 페이즈 (RS_-NS) 이후 전하 전달 페이즈 (TRA) 동안 상기 화소의 상기 감광 소자에 의해 수집된 전하들을 상기 용량성 스토리지 노드 (NS) 로 전달하기 위한 전달 트랜지스터 (T1) 를 포함하고, 상기 피드백 루프는 상기 스토리지 노드를 재초기화하는 페이즈 동안 디스에이블되는 것을 특징으로 하는 이미지 센서.
9. 제 1 항에 있어서,
   상기 피드백 루프 (100) 는, 입력 (e1) 에서 상기 컬럼 전도체에 접속되는 음의 이득 (G1) 을 갖는 제 1 증폭기 (AMP1), 입력 (e'1) 에서 상기 제 1 증폭기의 출력 (S1) 에 접속되는 음의 이득 (G2) 을 갖는 제 2 증폭기 (AMP2), 상기 제 1 증폭기의 출력 (S1) 또는 상기 제 2 증폭기의 출력 (S2) 을 상기 팔로워 트랜지스터의 상기 드레인 (d) 에 디렉팅하기 위해 2개 증폭기들의 출력들 (S1, S2) 을 수신하고 라우팅 수단 (SW) 에 제어 신호 (Sc) 를 그 출력에서 제공하는 비교기 (COMP) 를 포함하는 것을 특징으로 하는 이미지 센서.
10. 제 9 항에 있어서,
    상기 제 1 증폭기는 입력 커패시터 (C11) 에 의해 상기 컬럼 전도체에 접속되는 제 1 입력 (e1), 제 1 기준 전압 (V_REF1) 에 접속되는 제 2 입력 (e2), 피드백 커패시터 (C12), 및 상기 스토리지 노드를 초기화하는 페이즈 동안 상기 피드백 커패시터를 단락시키기 위한 스위치를 포함하고; 그리고 상기 제 2 증폭기는 입력 커패시터 (C21) 에 의해 상기 컬럼 전도체에 접속되는 제 1 입력 (e'1), 제 2 기준 전압 (V_REF2) 에 접속되는 제 2 입력 (e'2), 피드백 커패시터 (C22) 및 상기 스토리지 노드를 초기화하는 페이즈 동안 상기 피드백 커패시터를 단락시키기 위한 스위치를 포함하는, 이미지 센서.

Images