WO2005022898A1 - Detecteur de rayonnements a grande dynamique - Google Patents

Detecteur de rayonnements a grande dynamique Download PDF

Info

Publication number
WO2005022898A1
WO2005022898A1 PCT/FR2004/050392 FR2004050392W WO2005022898A1 WO 2005022898 A1 WO2005022898 A1 WO 2005022898A1 FR 2004050392 W FR2004050392 W FR 2004050392W WO 2005022898 A1 WO2005022898 A1 WO 2005022898A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
output
processing
remote
detector
Prior art date
Application number
PCT/FR2004/050392
Other languages
English (en)
Inventor
Patrick Audebert
Original Assignee
Commissariat A L'energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique filed Critical Commissariat A L'energie Atomique
Publication of WO2005022898A1 publication Critical patent/WO2005022898A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the invention relates to a high dynamic range radiation detector.
  • the invention applies, for example, to the detection of radiation emitted at infrared, visible, or X-ray wavelengths. More particularly, the invention relates to an imager-type circuit arranged in the form of matrix of M rows by N columns of detector pixels. The shooting is then simultaneous for all the detector pixels of the matrix. The photo-current delivered by a detector pixel is transformed into voltage by integration of the charges detected in a capacitor. After taking the picture, each detector pixel plays the role of analog memory and the matrix is read sequentially, line by line. The outputs of the pixels of the same column are interconnected with one another by a connection commonly known as a “column bus”.
  • FIG. 1 An example of a known art radiation detection device is shown in FIG. 1.
  • Each pixel Pij detector comprises an elementary photodetector ⁇ ij, for example an N-type photovoltaic detector on substrate P, and a circuit Cij for processing the signal delivered by the photodetector.
  • the line address decoder 2 is controlled by adl line address commands s and the column address decoder is controlled by adc column address commands s.
  • the pixels Pij of the column of row j are connected to the remote cell Aj by a column bus BCj.
  • An example of a detector pixel is shown in FIG. 2.
  • the example of detector pixel in FIG. 2 is of the “switched follower” type, which means that the addressing / reading device is produced by a voltage follower.
  • the detector pixel comprises a photodetector ⁇ ij and a processing circuit Cij.
  • the processing circuit Cij comprises a coupling transistor 6, an integration transistor 7, a reset transistor 8, a column follower input transistor 9, a row addressing transistor 10 and a transistor test 11 for sorting under spikes (the latter transistor is however optional).
  • Transistors 6 - 11 are made in MOS technology (MOS for “Metal Oxide Semiconductor”).
  • MOS Metal Oxide Semiconductor
  • the drains of the transistors 8 and 9 are respectively connected to supply voltages VR and VDDA and the gates of the transistors 6, 8, 10 and 11 are connected to the respective control voltages ⁇ c, ⁇ R, ⁇ ad and ⁇ t.
  • the output of the circuit Cij is connected to the column bus BCj, which is connected to a current source 12 which, associated with the input transistor 9 constitutes the voltage follower.
  • the remote processing chain comprises a remote cell Aj connected to the column bus BCj, the column multiplexer 3 and the output stage 5.
  • the remote cell Aj comprises a circuit 13 composed of a sampler / blocker 15, 16 and d 'a separator stage 17 (optional) and an addressed follower 14.
  • the sampler / blocker 15, 16 comprises a switch 15 controlled by a control signal ⁇ eb and a holding capacitor 16 of capacity Ceb.
  • the sampler / blocker samples and blocks the signals transmitted on the column bus BCj.
  • the separator stage 17 has a buffer function between the holding capacitor 16 and the addressed follower 14.
  • the addressed follower 14 comprises a voltage follower amplifier 18, a switch 19 and a current generator 20.
  • the switch 19 is controlled by a column address signal.
  • the addressed follower 14 adapts the impedance between the sampler / blocker 13 and the column multiplexer 3.
  • the column multiplexer 3 consists of transmission gates 21 controlled by the outputs of the column address decoder 4 (not shown in Figure 3).
  • the output stage 5 consists of a unity gain voltage amplifier, for example a looped-back operational amplifier, which performs an impedance matching function between the output of the multiplexer 3 and a parasitic capacitance (not shown in the figure) located at the output of the component.
  • the output stage 5 works at the pixel frequency.
  • the simulation results of the rms noise (rms for “root mean squarre”) present at the output of the switched follower, are summarized in the table below, taking into account the influence of different noise sources:
  • the recharge noise mentioned in the table above represents the reset noise of the transistor 7 used in capacitance MOS.
  • Table 1 above shows that the main source of noise is VR power.
  • the current rate of the VR power supply is high during the resetting of the pixels which precedes a new image taking.
  • the VR power supply is therefore not integrated on the component in order to reduce the noise of the latter.
  • Table 2 below the simulation results of the rms noise present at the output of the processing chain are summarized in Table 2 below, taking into account the influence of different circuits: TABLE 2 Rms noise present at the output of the chain treatment
  • the integrated power supplies mentioned in the table above correspond to the voltages created within the imager from the power supply VDDA via transistors, the latter being sources of noise.
  • the main source of noise here is the VDD power supply. It emerges from the analysis of the two tables above that the overall rms noise of this type of architecture comprises a contribution related essentially to the power supplies of the circuit, even when expensive power supplies optimized in noise are used.
  • the main source of noise is the VR power supply (70 ⁇ V rms).
  • the contribution of the electrical circuits is low (# 45 ⁇ V rms).
  • the signal to noise ratio of the circuit is reduced by 6.5 dB by the sole fact of the power supplies.
  • the pixels and the processing circuits of the remote chains have unipolar, dipolar or differential outputs.
  • the processing chains with unipolar output (case of conventional switched follower type architectures) are very sensitive to parasitic couplings, to noises in power supplies and to the consequences of current calls in the mass of the component (ie the circuit substrate).
  • the signal delivered at the output of the processing chain is then disturbed by numerous noise sources.
  • the noise degradations increase with the reduction in the pitch of the components and the increase in the information rate linked to the highly complex components. This observation was made a few years ago in the field of visible domain sensors. and is extrapolated today to the other families of matrix sensors.
  • the visible domain matrix sensors preferentially use chains with differential or dipole outputs in order to overcome all or part of the preceding limitations.
  • the output signal available as a differential makes it possible, in theory, to eliminate the effects associated with parasitic couplings, noises and current draws on the power supplies.
  • This type of architecture has been used for many years in the architectures of analog / digital converters which, today, all have differential inputs directly compatible with the signals delivered by the components with differential outputs.
  • Another type of architecture than the switched follower type is also known according to the prior art.
  • This other type of architecture is commonly called APS architecture (APS for “Active Pixel Sensor”).
  • the APS architecture is commonly used in CMOS sensors for visible applications.
  • the APS architecture makes it possible to store the VR potential in each pixel before the charge / voltage conversion and, therefore, to be able to suppress the noise contribution of this power supply by performing a high frequency DEC type filtering (DEC for “Double Correlated Sampling”). ).
  • DEC DEC for “Double Correlated Sampling”.
  • a remote treatment at the end of the dipole or differential type column also here allows to remove a large part of the noise contributions from other power supplies.
  • the APS architecture has the drawback of limiting the quantity of maximum charges that it is possible to store in a pixel. Indeed, the pixels of an APS architecture require to store in two separate places all the photocharges detected. Therefore, for a given pixel size, an APS-type pixel stores half the charge than a switched follower-type pixel.
  • a dipole type APS processing chain is represented in FIG. 4.
  • the processing chain comprises a reference channel 22 and a signal channel 23.
  • the reference channel 22 comprises a sampler / blocker assembly 13a, an addressed follower 14a, a multiplexer 3a and an output stage 5a.
  • the signal channel 23 includes a sampler / blocker 13b, an addressed follower 14b, a multiplexer 3b and an output stage 5b.
  • a reference signal Vref is applied at the input of the reference channel and a signal coded with respect to the reference voltage ⁇ Vs + Vref is applied at the input of the signal channel.
  • the signal Sa resulting from the subtraction of the signal Sr delivered at the output of the reference channel 22 from the signal Ss delivered at the output of the signal channel 23 is then rid of almost all of the noise from the power supplies of the processing chain.
  • the noises are subtracted because of their correlation in the two channels.
  • the structure obtained is therefore not very sensitive to the different noise levels of the power supplies used.
  • the noises of the transistors are summed quadratically. Consequently, the overall noise of the transistors increases by a factor of 2T.
  • the invention does not have the drawbacks mentioned above.
  • the invention relates to a radiation detector comprising: a matrix of M x N detector pixels, each detector pixel comprising a photodetector and a pixel detector processing circuit for processing the charges delivered by the photodetector , the processing circuit comprising a charge storage circuit, a reset circuit supplied by a reset supply voltage and charge / voltage conversion means, and - first reading means for reading the signal delivered by the detector pixel processing circuit, characterized in that it comprises: at least one blind pixel devoid of photodetector and comprising a blind pixel processing circuit comprising a circuit identical to the charge storage circuit and a circuit identical to the reset circuit supplied by the supply voltage, - second reading means for reading the signal delivered by the blind pixel processing circuit, reading the signal delivered by the blind pixel processing circuit being carried out simultaneously with the reading of a signal delivered by a detector pixel processing circuit, and a subtractor for subtracting the signal delivered by the second reading means from the signal delivered by the first recording means reading.
  • the blind pixel processing circuit contains all of the components which constitute a detector pixel processing circuit.
  • the first reading means comprise N remote processing cells of detector pixel each having an input and an output, the remote processing cell of rank j having its input connected to a column bus row j connected to the outputs of the various processing circuits of the pixel detectors of row j, a column multiplexer having N inputs and an output, the N inputs of the column multiplexer being respectively connected to the N outputs of the remote processing cells and the output of column multiplexer being connected to an input of an output stage, and the second reading means comprise a remote blind pixel processing cell connected to the blind pixel processing circuit, the remote blind pixel processing cell comprising identical circuits to a remote pixel detector cell, and an output stage connected to the remote blind pixel cell.
  • a remote pixel detector processing cell comprises a sampler / blocker and an addressed follower.
  • the detector comprises at least one line of N blind pixels the reading of which is controlled by a command of line address and in that the first reading means and the second reading means constitute a dipole or differential processing chain which performs correlated double sampling on the signals delivered by a line of detector pixels and the signals delivered by a line of blind pixels.
  • the radiation detector comprises at least one line of N pixels blind whose reading is controlled by a line address command.
  • the first reading means comprise N first remote processing cells, each first remote processing cell having an input and an output
  • the second reading means comprise N second remote processing cells, each second remote processing cell having an input and an output
  • the components which constitute a second remote processing cell being identical to the components which constitute a first remote processing cell
  • a dipole or differential multiplexer comprises N first inputs and a first output and N second inputs and a second output, the N first inputs being connected respectively to the N outputs of the first remote processing cells and the N second inputs being connected to the N outputs of the second remote processing cells, the first output and the second output of the dipole or differential multiplexer being respectively connected to a first output stage and to a second output stage, the output of the first output stage being connected to a first input of the subtractor and the output of the second output stage being connected to a second input of the subtractor.
  • the first and second remote processing cells each comprise a sampler / blocker and an addressed follower.
  • the invention relates to a radiation detector which takes simultaneous shots for all the detector pixels ("snapshot" type shots). Each detector pixel is then provided with charge / voltage conversion means.
  • FIG. 1 represents a block diagram of a radiation detection device according to the invention. prior art
  • FIG. 2 represents an example of a switched follower according to the prior art
  • FIG. 3 represents an example of a remote processing chain according to the prior art
  • FIG. 4 represents a remote dipole processing chain according to the prior art
  • FIG. 5 represents a first example of a radiation detection device according to the invention
  • - Figure 6 shows a second example of radiation detection device according to the invention
  • - Figure 7 shows a detailed view of a circuit shown in Figure 6.
  • the same references designate the same elements.
  • the detection device comprises a matrix 1 of M x N pixel detectors Pij, a line address decoder 2 controlled by line address commands adl, N remote cells A1, ..., AN, a column multiplexer 3, a column address decoder 4 controlled by column address commands adc, an output stage 5, a blind pixel Pa, a remote blind pixel cell Aa, a blind pixel output stage 24 and a subtractor 25.
  • blind pixel, it is meant a pixel devoid of photodetector which is, consequently, insensitive to the radiations to be detected.
  • a blind pixel in the form of a pixel associated with a photodetector ⁇ ij covered with a deposit of suitable material forming a screen, for example a metal.
  • a blind pixel delivers a reference signal devoid of any contribution due to detected charges.
  • the blind pixel Pa is then reduced to a processing circuit wholly or partly identical to a detector pixel processing circuit Pij.
  • the same control voltages ⁇ R, ⁇ ad and, optionally, ⁇ t are applied to gates of the respective transistors 8, 10, 11 and the same bias voltages VR and VDDA are applied to the drains of the respective transistors 8 and 9.
  • the reset device (RESET) of the blind pixel Pa is thus controlled by the same phase ⁇ R than that which controls the pixels Pij so that the sampled signal VR (t) which comes from the blind pixel is identical to the sampled signal which comes from the detector pixels Pij-
  • the set of commands applied to the blind pixel Pa are represented symbolically by the command K in FIG. 5.
  • Each remote cell A1, ..., AN, Aa comprises the same components as those mentioned with reference to FIG. 3.
  • the matrix 1, the line address decoder 2, the N cells Al, ..., AN, the column multiplexer 3, the column address decoder 4 and the output stage 5 are interconnected as described above with reference to FIG. 1.
  • the output of the blind pixel Pa is re linked to the input of the remote cell Aa, the output of which is connected to the input of the output stage 24.
  • the signal delivered by the blind pixel Pa is transmitted to the remote cell Aa then transmitted to the output stage 24. Reading of the pixel blind Pa is performed simultaneously with the reading of the pixels Pij. Thus the blind pixel Pa is read as many times as there are pixels Pij.
  • the signals delivered by the output stages 5 and 24 are transmitted to the subtractor 25.
  • FIG. 6 represents a second example of implementation of a radiation detection device according to the invention.
  • the detection device comprises a line of blind pixels.
  • the use of a row of blind pixels advantageously facilitates the implementation of the remote column processing.
  • the line address decoder 28 here controls the reading of the line L of blind pixels. We can also get rid of this last command since it keeps a value constant while reading the whole matrix. As shown in FIG.
  • a remote cell Bj comprises, on the one hand, a signal sampler / blocker circuit 13 and a signal signal follower 14 and, on the other hand, a reference sampler / blocker circuit 26 and a reference addressed follower 27.
  • the pixels Pij of the column of row j are all connected to the column bus line BCj which is itself connected to the input of the sampler / signal blocker circuit 13 of the remote cell Bj.
  • the blind pixel Paj is also read.
  • the useful signal from the pixel Pij and the reference signal from the pixel Paj are then delivered, respectively, to the sampler / signal blocker circuit 13 and to the reference sampler circuit 26 of the remote cell Bj.
  • a correlated double sampling (DEC) is performed on the level of the output signal from the pixel Pij and on the level of the reference signal from the blind pixel Paj. This operation is carried out at the line rate (# 10 ⁇ s).
  • the “signal” and “reference” levels thus memorized then simultaneously attack the two inputs of each channel of the column multiplexer 26 through the respective addressed trackers 14 and 27.
  • the addressed trackers are activated only during the column multiplexing window (pixel period # 10 ns to 1 ⁇ s).
  • the sample of voltage presented on the reference output of cell Bj is the image of the output voltage of the zero photocharge pixel (VR) and the voltage sample presented on the signal output of cell Bj is the image of the pixel output voltage in the presence of a photosignal (VR- ⁇ Vsignal).
  • the “reference” and “signal” samples of the different columns are then multiplexed by the analog dipole multiplexer 26 and transmitted simultaneously to the respective output stages 24 and 5.
  • the output stages 5, 24 are, for example, made up of '' a re-looped unit gain operational amplifier. It has an impedance matching function. It operates at the pixel rate (the pixel period can for example vary from 10 ns to 1 ⁇ s).
  • the signals delivered by the output stages 24 and 5 are transmitted to a subtractor 25.
  • the subtractor 25 subtracts the reference signal coming from stage 24 from the useful signal coming from stage 5.
  • Subtractor 25 can be produced as described previously. Simultaneous reading of the blind pixel
  • the noise performance of the detector pixel matrix according to the invention is thus very advantageously similar to the noise performance of a matrix of pixel detectors of the APS type of the prior art without having the drawback of reducing the stored charges. Furthermore, the detector pixel matrix according to the invention tolerates the use of much noisier power supplies and therefore much less expensive than those used according to the prior art, without degrading noise performance. Due to the simplicity of implementation of a detector structure according to the invention (see Figures 5 and 6) compared to a detector structure according to the prior art (see Figure 1), it is advantageously possible to pass from an operating mode optimized in noise (according to the invention) to an operating mode not optimized in noise (according to the prior art), and vice versa.
  • the detector according to the invention has been described in dipolar mode. It is clear to a person skilled in the art that the invention can also be implemented in differential mode.
  • the remote reading circuits at the end of the column and the output stage can then be, in whole or in part, produced in differential mode.
  • the two amplifiers 5, 24 can advantageously be replaced by a single differential amplifier, the two inputs of which receive the two outputs of the multiplexer 26.
  • the two outputs of the differential amplifier are read in differential mode by the subtractor.
  • the followers 14 and 27 can be produced in the form of a single differential follower with two inputs and two outputs. The same applies to all the elements of the reading circuits.
  • the advantage of a differential output of the component is to deliver a signal between + VDD and -VDD, where VDD is a supply voltage, where an output in dipolar mode delivers two signals between the supply voltage VDD and the mass of the circuit, thus degrading noise performance.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

L'invention concerne un détecteur de rayonnements à grande dynamique. Le détecteur comprend une matrice de M x N pixels détecteurs (Pij) et au moins un pixel aveugle (Pa) insensible aux rayonnements à détecter et comprenant un circuit de traitement (Aa, 24) identique, en tout ou partie, aux circuits de traitement des pixels détecteurs (Pij). Un soustracteur (25) soustrait le signal délivré par le circuit de traitement du pixel aveugle du signal délivré par les circuits de traitement des pixels détecteurs. Les performances de bruit s'en trouvent très sensiblement améliorées. L'invention s'applique à la détection de rayonnements dans les domaines de l'infrarouge, du visible ou des rayons X.

Description

DETECTEUR DE RAYONNEMENTS A GRANDE DYNAMIQUE
Domaine technique et art antérieur L'invention concerne un détecteur de rayonnements à grande dynamique. L'invention s'applique, par exemple, à la détection de rayonnements émis aux longueurs d'ondes de l'infrarouge, du visible, ou des rayons X. Plus particulièrement, l'invention concerne un circuit de type imageur agencé sous forme de matrice de M lignes par N colonnes de pixels détecteurs. La prise de vue est alors simultanée pour l'ensemble des pixels détecteurs de la matrice. Le photo-courant délivré par un pixel détecteur est transformé en tension par intégration des charges détectées dans un condensateur. Après la prise de vue, chaque pixel détecteur joue le rôle de mémoire analogique et la matrice est lue séquentiellement, ligne par ligne. Les sorties des pixels d'une même colonne sont interconnectées entre elles par une connexion communément appelée « bus colonne ». Lors de la lecture d'une ligne, les données lues sont traitées, en bout de colonne, dans des circuits de lecture déportés afin d'assurer le multiplexage des données vers la ou les sortie (s) de l' imageur. Un exemple de dispositif de détection de rayonnement de l'art connu est représenté en figure 1. Le dispositif comprend une matrice 1 de M x N pixels détecteurs Pij (1=1, ..., M ; j=l, •», N) , un décodeur d'adresse de ligne 2, N cellules déportées Al, ..., AN, un multiplexeur de colonne 3, un décodeur d'adresse de colonne 4 et un étage de sortie 5. Chaque pixel détecteur Pij comprend un photodétecteur élémentaire Δij , par exemple un détecteur photovoltaïque de type N sur substrat P, et un circuit de traitement Cij du signal délivré par le photodétecteur. Le décodeur d'adresse de ligne 2 est commandé par des commande s d'adresse de ligne adl et le décodeur d'adresse de colonne est commandé par des commande s d'adresse de colonne adc . Les pixels Pij de la colonne de rang j sont reliés à la cellule déportée Aj par un bus colonne BCj . Un exemple de pixel détecteur est représenté en figure 2. L'exemple de pixel détecteur de la figure 2 est du type « suiveur commuté », ce qui signifie que le dispositif d'adressage/lecture est réalisé par un suiveur de tension. Le pixel détecteur comprend un photodétecteur Δij et un circuit de traitement Cij . Le circuit de traitement Cij comprend un transistor de couplage 6, un transistor d'intégration 7, un transistor de ré-initialisation 8, un transistor d'entrée de suiveur de colonne 9, un transistor d'adressage de ligne 10 et un transistor de test 11 pour le tri sous pointes (ce dernier transistor est toutefois optionnel) . Les transistors 6 - 11 sont réalisés en technologie MOS (MOS pour « Métal Oxide Semiconductor ») . Les drains des transistors 8 et 9 sont respectivement reliés à des tensions d'alimentation VR et VDDA et les grilles des transistors 6, 8, 10 et 11 sont reliées aux tensions de commande respectives Φc, ΦR, Φad et Φt. La sortie du circuit Cij est reliée au bus colonne BCj, lequel est relié à une source de courant 12 qui, associée au transistor d'entrée 9, constitue le suiveur de tension. Cette source peut être partagée avec tous les transistors 9 des pixels de la colonne j, eux-mêmes adressés (ou "commutés") par l'intermédiaire du transistor d'adressage 10. • Un exemple de chaîne de traitement déportée est représenté en figure 3. La chaîne de traitement déportée comprend une cellule déportée Aj reliée au bus colonne BCj, le multiplexeur colonne 3 et l'étage de sortie 5. La cellule déportée Aj comprend un circuit 13 composé d'un échantillonneur/bloqueur 15, 16 et d'un étage séparateur 17 (optionnel) et un suiveur adressé 14. L' échantillonneur/bloqueur 15, 16 comprend un interrupteur 15 commandé par un signal de commande Φeb et un condensateur de maintien 16 de capacité Ceb. L' échantillonneur/bloqueur échantillonne et bloque les signaux transmis sur le bus colonne BCj .
L'étage séparateur 17 a une fonction de tampon (« buffer » en langue anglaise) entre le condensateur de maintien 16 et le suiveur adressé 14. Le suiveur adressé 14 comprend un amplificateur suiveur de tension 18, un interrupteur 19 et un générateur de courant 20. L'interrupteur 19 est commandé par un signal d'adresse colonne. Le suiveur adressé 14 adapte l'impédance entre 1' échantillonneur/bloqueur 13 et le multiplexeur de colonne 3. Le multiplexeur de colonne 3 est constitué de portes de transmission 21 pilotées par les sorties du décodeur d'adresse de colonne 4 (non représenté sur la figure 3) . L'étage de sortie 5 est constitué d'un amplificateur de tension à gain unitaire, par exemple un amplificateur opérationnel rebouclé, qui assure une fonction d' adaptation d' impédance entre la sortie du multiplexeur 3 et une capacité parasite (non représentée sur la figure) située en sortie du composant. L'étage de sortie 5 travaille à la fréquence pixel. A titre d'exemple non limitatif, dans le cas d'un pixel de 20 x 20 μm2 réalisé en technologie CMOS 0,8 μm, les résultats de simulation du bruit rms (rms pour « root mean squarre ») présent en sortie du suiveur commuté, sont résumés, dans le tableau ci- dessous, en tenant compte de l'influence de différentes sources de bruit :
TABLEAU 1 Bruit rms présent en sortie du suiveur commuté
Figure imgf000006_0001
Le bruit de recharge mentionné dans le tableau ci-dessus représente le bruit de réinitialisation du transistor 7 utilisé en capacité MOS. Le tableau 1 ci-dessus fait apparaître que la principale source de bruit est l'alimentation VR. De fait, le débit en courant de l'alimentation VR est important lors de la réinitialisation des pixels qui précède une nouvelle prise d'image. L'alimentation VR n'est donc pas intégrée sur le composant afin de réduire le bruit de ce dernier. De même, les résultats de simulation du bruit rms présent en sortie de la chaîne de traitement sont résumés, dans le tableau 2 ci-dessous, en tenant compte de l'influence de différents circuits : TABLEAU 2 Bruit rms présent en sortie de la chaîne de traitement
Figure imgf000007_0001
Les alimentations intégrées mentionnées dans le tableau ci-dessus correspondent aux tensions créées au sein de l' imageur à partir de l'alimentation VDDA par l'intermédiaire de transistors, ces derniers étant sources de bruit. La principale source de bruit est ici l' alimentation VDD . II ressort de l'analyse des deux tableaux ci-dessus que le bruit rms global de ce type d'architecture comprend une contribution liée essentiellement aux alimentations du circuit, alors même que des alimentations onéreuses optimisées en bruit sont utilisées . La principale source de bruit est l'alimentation VR (70 μV rms). Par contre, la contribution des circuits électriques est faible (#45 μV rms) . Ainsi, le rapport signal à bruit du circuit est-il réduit de 6,5 dB du seul fait des alimentations . Selon l'art connu, les pixels et les circuits de traitement des chaînes déportées ont des sorties unipolaires, dipolaires ou différentielles. Les chaînes de traitement à sortie unipolaire (cas des architectures de type suiveurs commutés conventionnelles) sont très sensibles aux couplages parasites, aux bruits dans les alimentations et aux conséquences des appels de courant dans la masse du composant (i.e. le substrat du circuit) . Le signal délivré en sortie de la chaîne de traitement est alors perturbé par de nombreuses sources de bruit. Par ailleurs, les dégradations en bruit augmentent avec la réduction du pas des composants et l'augmentation du débit d'information liée aux composants de grande complexité. Ce constat a été fait il y a quelques années dans le domaine des senseurs du domaine visible et s'extrapole aujourd'hui aux autres familles de senseurs matriciels . Les capteurs matriciels du domaine du visible utilisent préférentiellement des chaînes à sorties différentielles ou dipolaires afin de s'affranchir de tout ou partie des limitations précédentes. Le signal de sortie disponible en différentiel permet, en théorie, de supprimer les incidences liées aux couplages parasites, aux bruits et aux appels de courant sur les alimentations. Ce type d'architecture est utilisé depuis de nombreuses années dans les architectures des convertisseurs analogiques/numériques qui, aujourd'hui, disposent tous d'entrées différentielles directement compatibles avec les signaux délivrés par les composants à sorties différentielles . Un autre type d'architecture que le type à suiveur commuté est également connu selon l'art antérieur. Cet autre type d'architecture est communément appelé architecture APS (APS pour « Active Pixel Sensor ») . L'architecture APS est communément utilisée dans les senseurs CMOS pour des applications visibles . L'architecture APS permet de mémoriser le potentiel VR dans chaque pixel avant la conversion charges/tension et, partant, de pouvoir supprimer la contribution en bruit de cette alimentation en effectuant un filtrage de type DEC haute fréquence (DEC pour « Double Echantillonnage Corrélé ») . Un traitement déporté en bout de colonne de type dipolaire ou différentiel permet ici aussi de supprimer une grande partie des contributions en bruit des autres alimentations. L'architecture APS présente l'inconvénient de limiter la quantité de charges maximales qu'il est possible de stocker dans un pixel. En effet, les pixels d'une architecture APS nécessitent de stocker en deux lieux distincts l'intégralité des photocharges détectées. Donc, pour une taille de pixel donnée, un pixel de type APS stocke deux fois moins de charges qu'un pixel de type suiveur commuté. L'architecture APS se limite donc généralement aux applications qui concernent de faibles quantités de charges comme, par exemple, les applications visibles. Pour des applications à quantité de charges plus importantes, il faut alors pouvoir s'autoriser une perte de 6dB sur la charge maximale qu'il est possible de stocker, ce qui est souvent préjudiciable. Une chaîne de traitement APS de type dipolaire est représentée en figure 4. La chaîne de traitement comprend une voie de référence 22 et une voie de signal 23. La voie de référence 22 comprend un ensemble échantillonneur/bloqueur 13a, un suiveur adressé 14a, un multiplexeur 3a et un étage de sortie 5a. La voie de signal 23 comprend un ensemble échantillonneur/bloqueur 13b, un suiveur adressé 14b, un multiplexeur 3b et un étage de sortie 5b. Un signal de référence Vref est appliqué en entrée de la voie de référence et un signal codé par rapport à la tension de référence ΔVs + Vref est appliqué en entrée de la voie de signal. Le signal Sa issu de la soustraction du signal Sr délivré en sortie de la voie de référence 22 au signal Ss délivré en sortie de la voie de signal 23 est alors débarrassé de la quasi-totalité du bruit des alimentations de la chaîne de traitement. Les bruits sont soustraits du fait de leur corrélation dans les deux voies . La structure obtenue est alors peu sensible aux différents niveaux de bruit des alimentations utilisées. Par contre les bruits des transistors sont sommés quadratiquement. En conséquence, le bruit global des transistors augmente d'un facteur 2T L'invention ne présente pas les inconvénients mentionnés ci-dessus.
Exposé de l'invention En effet, l'invention concerne un détecteur de rayonnements comprenant : une matrice de M x N pixels détecteurs, chaque pixel détecteur comprenant un photodétecteur et un circuit de traitement de pixel détecteur pour le traitement des charges délivrées par le photodétecteur, le circuit de traitement comprenant un circuit de stockage de charges, un circuit de remise à zéro alimenté par une tension d'alimentation de remise à zéro et des moyens de conversion charges/tension, et - des premiers moyens de lecture pour lire le signal délivré par le circuit de traitement de pixel détecteur, caractérisé en ce qu'il comprend : au moins un pixel aveugle dépourvu de photodétecteur et comprenant un circuit de traitement de pixel aveugle comprenant un circuit identique au circuit de stockage de charges et un circuit identique au circuit de remise à zéro alimenté par la tension d' alimentation, - des seconds moyens de lecture pour lire le signal délivré par le circuit de traitement de pixel aveugle, la lecture du signal délivré par le circuit de traitement de pixel aveugle étant effectuée simultanément à la lecture d'un signal délivré par un circuit de traitement de pixel détecteur, et un soustracteur pour soustraire le signal délivré par les seconds moyens de lecture du signal délivré par les premiers moyens de lecture. Selon une caractéristique supplémentaire de l'invention, le circuit de traitement de pixel aveugle contient l'ensemble des composants qui constituent un circuit de traitement de pixel détecteur. Selon encore une caractéristique supplémentaire de l'invention : - les premiers moyens de lecture comprennent N cellules de traitement déportées de pixel détecteur ayant chacune une entrée et une sortie, la cellule de traitement déportée de rang j ayant son entrée reliée à un bus colonne de rang j relié aux sorties des différents circuits de traitement des pixels détecteurs de rang j , un multiplexeur colonne ayant N entrées et une sortie, les N entrées du multiplexeur colonne étant reliées respectivement aux N sorties des cellules de traitement déportées et la sortie du multiplexeur colonne étant reliée à une entrée d'un étage de sortie, et les seconds moyens de lecture comprennent une cellule de traitement déportée de pixel aveugle reliée au circuit de traitement de pixel aveugle, la cellule de traitement déportée de pixel aveugle comprenant des circuits identiques à une cellule déportée de pixel détecteur, et un étage de sortie relié à la cellule déportée de pixel aveugle. Selon encore une caractéristique supplémentaire de l'invention, l'étage de sortie des premiers moyens de lecture est identique à l'étage de sortie des seconds moyens de lecture. Selon encore une caractéristique supplémentaire de l'invention, une cellule de traitement déportée de pixel détecteur comprend un échantillonneur/bloqueur et un suiveur adressé. Selon encore une caractéristique supplémentaire de l'invention, le détecteur comprend au moins une ligne de N pixels aveugles dont la lecture est commandée par une commande d' adresse de ligne et en ce que les premiers moyens de lecture et les seconds moyens de lecture constituent une chaîne de traitement dipolaire ou différentielle qui effectue un double échantillonnage corrélé sur les signaux délivrés par une ligne de pixels détecteurs et les signaux délivrés par une ligne de pixels aveugles. Selon encore une caractéristique supplémentaire de l'invention, le détecteur de rayonnements comprend au moins une ligne de N pixels aveugles dont la lecture est commandée par une commande d'adresse de ligne. Selon encore une caractéristique supplémentaire de l'invention : - les premiers moyens de lecture comprennent N premières cellules de traitement déportées, chaque première cellule de traitement déportée ayant une entrée et une sortie, les seconds moyens de lecture comprennent N secondes cellules de traitement déportées, chaque seconde cellule de traitement déportée ayant une entrée et une sortie, les composants qui constituent une seconde cellule de traitement déportée étant identiques aux composants qui constituent une première cellule de traitement déportée, un multiplexeur dipolaire ou différentiel comprend N premières entrées et une première sortie et N secondes entrées et une seconde sortie, les N premières entrées étant reliées respectivement aux N sorties des premières cellules de traitement déportées et les N secondes entrées étant reliées aux N sorties des secondes cellules de traitement déportées, la première sortie et la deuxième sortie du multiplexeur dipolaire ou différentiel étant respectivement reliées à un premier étage de sortie et à un deuxième étage de sortie, la sortie du premier étage de sortie étant reliée à une première entrée du soustracteur et la sortie du second étage de sortie étant reliée à une seconde entrée du soustracteur. Selon encore une caractéristique supplémentaire de l'invention, les premières et secondes cellules de traitement déportées comprennent chacune un échantillonneur/bloqueur et un suiveur adressé. L'invention concerne un détecteur de rayonnements qui réalise des prises de vue simultanées pour l'ensemble des pixels détecteurs (prises de vue type "snapshot") . Chaque pixel détecteur est alors muni de moyens de conversion charges/tension.
Brève description des figures D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture d'un mode de réalisation préférentiel fait en référence aux figures jointes parmi lesquelles : la figure 1 représente un schéma de principe de dispositif de détection de rayonnement selon l'art antérieur ; la figure 2 représente un exemple de suiveur commuté selon l'art antérieur ; la figure 3 représente un exemple de chaîne de traitement déportée selon l'art antérieur ; la figure 4 représente une chaîne de traitement déportée dipolaire selon l'art antérieur ; la figure 5 représente un premier exemple de dispositif de détection de rayonnement selon l'invention ; - la figure 6 représente un deuxième exemple de dispositif de détection de rayonnement selon l'invention ; - la figure 7 représente une vue de détail d'un circuit représenté en figure 6. Sur toutes les figures, les mêmes repères désignent les mêmes éléments. La figure 5 représente un premier exemple de dispositif de détection de rayonnement selon l'invention. Le dispositif de détection comprend une matrice 1 de M x N pixels détecteurs Pij , un décodeur d'adresse de ligne 2 commandé par des commandes d'adresse de ligne adl, N cellules déportées Al, ..., AN, un multiplexeur de colonne 3, un décodeur d'adresse de colonne 4 commandé par des commandes d'adresse de colonne adc, un étage de sortie 5, un pixel aveugle Pa, une cellule déportée de pixel aveugle Aa, un étage de sortie de pixel aveugle 24 et un soustracteur 25. Par pixel « aveugle », il faut entendre un pixel dépourvu de photodétecteur qui est, en conséquence, insensible aux rayonnements à détecter. Il est également possible d'envisager un pixel aveugle sous la forme d'un pixel associé à un photodétecteur Δij recouvert d'un dépôt de matériau approprié formant écran, par exemple un métal. De façon générale, selon l'invention, un pixel aveugle délivre un signal de référence dépourvu de toute contribution due à des charges détectées . Le pixel aveugle Pa se réduit alors à un circuit de traitement en tout ou partie identique à un circuit de traitement de pixel détecteur Pij . Les mêmes tensions de commande ΦR, Φad et, éventuellement, Φt sont appliquées aux grilles des transistors respectifs 8, 10, 11 et les mêmes tensions de polarisation VR et VDDA sont appliquées aux drains des transistors respectifs 8 et 9. Le dispositif de remise à zéro (RAZ) du pixel aveugle Pa est ainsi piloté par la même phase ΦR que celle qui pilote les pixels Pij de sorte que le signal échantillonné VR(t) qui provient du pixel aveugle est identique au signal échantillonné qui provient des pixels détecteurs Pij- L'ensemble des commandes appliquées au pixel aveugle Pa sont représentées de manière symbolique par la commande K sur la figure 5. Chaque cellule déportée Al, ..., AN, Aa comprend les mêmes composants que ceux mentionnés en référence à la figure 3. La matrice 1, le décodeur d'adresse de ligne 2, les N cellules déportées Al, ..., AN, le multiplexeur colonne 3, le décodeur d'adresse de colonne 4 et l'étage de sortie 5 sont reliés entre eux comme décrit ci-dessus en référence à la figure 1. La sortie du pixel aveugle Pa est reliée à l'entrée de la cellule déportée Aa dont la sortie est reliée à l'entrée de l'étage de sortie 24. Les signaux délivrés par les pixels Pij (j=l, ..., N) sont transmis aux circuits déportés Al, ..., AN, puis multiplexes vers l'étage de sortie 5. Le signal délivré par le pixel aveugle Pa est quant à lui transmis à la cellule déportée Aa puis transmis vers l'étage de sortie 24. La lecture du pixel aveugle Pa s'effectue simultanément à la lecture des pixels Pij. Ainsi le pixel aveugle Pa est-il lu autant de fois qu'il y a de pixels Pij. Les signaux délivrés par les étages de sortie 5 et 24 sont transmis au soustracteur 25. Le signal Sout délivré par le soustracteur 25 est alors égal au signal délivré par l'étage de sortie 5 auquel le signal délivré par l'étage de sortie 24 (signal de référence) a été retranché. Le soustracteur 25 peut être, par exemple, implanté sur le composant imageur ou sur l'électronique d'acquisition en sortie d' imageur, ou encore réalisé par un logiciel qui, après acquisition des valeurs en sortie des moyens de lecture (24,5) , effectue une opération de soustraction. La figure 6 représente un deuxième exemple de mise en œuvre de dispositif de détection de rayonnement selon l'invention. Selon ce deuxième exemple, le dispositif de détection comprend une ligne de pixels aveugles . Comme cela apparaîtra ultérieurement, l'utilisation d'une ligne de pixels aveugles facilite avantageusement la mise en oeuvre du traitement déporté colonne. Le dispositif de détection comprend alors, une matrice 1 de M x N pixels détecteurs Pij, une ligne L de N pixels aveugles Paj (j=l, ..., N) , un décodeur d'adresse de ligne 28 commandé par des commandes d'adresse de ligne adl, N cellules déportées Bl, ..., BN, un multiplexeur de colonne 26, un décodeur d'adresse de colonne 4 commandé par des commandes d'adresse de colonne adc, deux circuits de sortie 5, 24 et un soustracteur 25. Outre les M lignes de pixels détecteurs de la matrice 1, le décodeur d'adresse de ligne 28 commande ici la lecture de la ligne L de pixels aveugles. On peut aussi s'affranchir de cette dernière commande puisqu'elle garde une valeur constante pendant la lecture de toute la matrice. Comme cela apparaît sur la figure 7, une cellule déportée Bj comprend, d'une part, un circuit échantillonneur/bloqueur de signal 13 et un suiveur adressé de signal 14 et, d'autre part, un circuit échantillonneur/bloqueur de référence 26 et un suiveur adressé de référence 27. Les pixels Pij de la colonne de rang j sont tous reliés à la ligne de bus colonne BCj qui est elle-même reliée à l'entrée du circuit échantillonneur/bloqueur de signal 13 de la cellule déportée Bj . Le signal délivré par le pixel aveugle Paj (j=l, ..., N) est transmis, par une liaison Cj , au circuit échantillonneur/bloqueur de référence 26 de la cellule déportée Bj . Lors de la lecture du pixel Pij, le pixel aveugle Paj est également lu. Le signal utile issu du pixel Pij et le signal de référence issu du pixel Paj sont alors délivrés, respectivement, au circuit échantillonneur/bloqueur de signal 13 et au circuit échantillonneur de référence 26 de la cellule déportée Bj . Un double échantillonnage corrélé (DEC) est effectué sur le niveau du signal de sortie issu du pixel Pij et sur le niveau du signal de référence issu du pixel aveugle Paj . Cette opération est effectuée à la cadence ligne (# 10 μs) . Les niveaux de « signal » et de « référence » ainsi mémorisés attaquent alors simultanément les deux entrées de chaque voie du multiplexeur colonne 26 à travers les suiveurs adressés respectifs 14 et 27. Les suiveurs adressés sont activés uniquement pendant la fenêtre de multiplexage de la colonne (période pixel # 10 ns à 1 μs ) . L'échantillon de tension présenté sur la sortie de référence de la cellule Bj est l'image de la tension de sortie du pixel à photocharge nulle (VR) et l'échantillon de tension présenté sur la sortie de signal de la cellule Bj est l'image de la tension de sortie du pixel en présence d'un photosignal (VR-ΔVsignal) . Les échantillons de « référence » et de « signal » des différentes colonnes sont ensuite multiplexes par le multiplexeur analogique dipolaire 26 et transmis simultanément vers les étages de sortie respectifs 24 et 5. Les étages de sortie 5, 24 sont, par exemple, constitués d'un amplificateur opérationnel re-bouclé de gain unitaire. Il a une fonction d'adaptation d'impédance. Il fonctionne à la cadence pixel (la période pixel peut par exemple varier de 10 ns à 1 μs) . Les signaux délivrés par les étages de sortie 24 et 5 sont transmis à un soustracteur 25. Le soustracteur 25 soustrait le signal de référence issu de l'étage 24 au signal utile issu de l'étage 5. Le soustracteur 25 peut être réalisé comme décrit précédemment. La lectur e simultanée du pixel aveugle
Paj et des pixels Pi permet d' avoir une bonne image temporelle de la tension VR, ce qui permet, par soustraction, de réduire significativement la contribution en bruit de cette tension. Sachant que la tension VR est la source principale de bruit (65μVrms/83μVrms simulés au total) les performances de bruit du détecteur sont très sensiblement améliorées. Les résultats de simulation du bruit rms présent en sortie du suiveur, pour un détecteur selon l'invention et pour un détecteur selon l'art antérieur, sont comparés dans le tableau 3 ci-dessous, en tenant compte de l'influence des différentes sources de bruit déjà prises en compte pour l'établissement du tableau 1 (voir ci-dessus) : TABLEAU 3 Comparaison du bruit rms en sortie du suiveur commuté selon l'invention et selon l'art antérieur
Figure imgf000021_0001
Ce tableau de synthèse fait apparaître une amélioration importante des performances en bruit (réduction du bruit d'environ 40 %) . Les résultats de simulation du bruit rms présent en sortie de la chaîne de traitement du signal, pour un détecteur selon l'invention et pour un détecteur selon l'art antérieur, sont comparés dans le tableau 4 ci-dessous, en tenant compte de différents circuits déjà pris en compte pour l'établissement du tableau 2. TABLEAU 4 Comparaison du bruit rms en sortie de la chaîne de traitement selon l'invention et selon l'art antérieur
Figure imgf000022_0001
La synthèse des simulations en bruit rms vue en sortie de l'architecture complète se traduit alors comme suit dans le tableau 5 ci-dessous :
TABLEAU 5 Synthèse des simulations en bruit rms
Figure imgf000022_0002
Les performances en bruit de la matrice de pixels détecteurs selon l'invention sont ainsi très avantageusement similaires aux performances en bruit d'une matrice de pixels détecteurs de type APS de l'art antérieur sans présenter l'inconvénient d'une réduction des charges stockées. Par ailleurs, la matrice de pixels détecteurs selon l'invention tolère l'utilisation d'alimentations beaucoup plus bruyantes et, partant, beaucoup moins onéreuses, que celles utilisées selon l'art antérieur, sans dégradation des performances de bruit. Du fait de la simplicité de mise en œuvre d'une structure détectrice selon l'invention (cf. figures 5 et 6) par rapport une structure détectrice selon l'art antérieur (cf. figure 1), il est avantageusement possible de passer d'un mode de fonctionnement optimisé en bruit (selon l'invention) à un mode de fonctionnement non optimisé en bruit (selon l'art antérieur), et réciproquement. Une observation du seul niveau de signal délivré par l'étage de sortie 5 ou une comparaison du niveau de signal délivré par l'étage de sortie 5 avec le niveau de signal délivré par l'étage de sortie 24 permet alors de contrôler le passage d'un mode à l'autre. Le détecteur selon l'invention a été décrit en mode dipolaire. Il est clair pour l'homme du métier que l'invention peut également être mise en œuvre en mode différentiel. Les circuits de lecture déportés en bout de colonne et l'étage de sortie peuvent alors être, en tout ou partie, réalisés en mode différentiel. Par exemple, les deux amplificateurs 5, 24 peuvent avantageusement être remplacés par un seul amplificateur différentiel dont les deux entrées reçoivent les deux sorties du multiplexeur 26. Les deux sorties de l'amplificateur différentiel sont lues en mode différentiel par le soustracteur. De même, les suiveurs 14 et 27 peuvent être réalisés sous la forme d'un seul suiveur différentiel à deux entrées et deux sorties. Il en va de même pour tous les éléments des circuits de lecture. L'avantage d'une sortie différentielle du composant est de délivrer un signal compris entre +VDD et -VDD, où VDD est une tension d'alimentation, là où une sortie en mode dipolaire délivre deux signaux compris entre la tension d'alimentation VDD et la masse du circuit, dégradant ainsi les performances de bruit.

Claims

REVENDICATIONS
1. Détecteur de rayonnements comprenant : - une matrice de M x N pixels détecteurs (Pij), chaque pixel détecteur (Pij) comprenant un photodétecteur (Δij) et un circuit de traitement de pixel détecteur (Cij) pour le traitement des charges délivrées par le photodétecteur (Δij), le circuit de traitement (Cij) comprenant un circuit de stockage (7) de charges, un circuit de remise à zéro (8) alimenté par une tension d'alimentation de remise à zéro (VR) et des moyens de conversion charges/tension (9, 10) , et des premiers moyens de lecture (Aj , 3, 5) pour lire le signal délivré par le circuit de traitement de pixel détecteur (Cij), caractérisé en ce qu'il comprend : au moins un pixel aveugle (Pa) dépourvu de photodétecteur et comprenant un circuit de traitement de pixel aveugle comprenant un circuit identique au circuit de stockage de charges et un circuit identique au circuit de remise à zéro alimenté par la tension d' alimentation (VR) , des seconds moyens de lecture (Aa, 24) pour lire le signal délivré par le circuit de traitement de pixel aveugle (Pa) , la lecture du signal délivré par le circuit de traitement de pixel aveugle (Pa) étant effectuée simultanément à la lecture d'un signal délivré par un circuit de traitement de pixel détecteur (Pij), et - un soustracteur (25) pour soustraire le signal délivré par les seconds moyens de lecture du signal délivré par les premiers moyens de lecture.
2. Détecteur de rayonnements selon la revendication 1, caractérisé en ce que le circuit de traitement de pixel aveugle contient l'ensemble des composants qui constituent un circuit de traitement de pixel détecteur.
3. Détecteur de rayonnements selon la revendication 1 ou 2, caractérisé en ce que : les premiers moyens de lecture (Aj , 3, 5) comprennent N cellules de traitement déportées de pixel détecteur (Aj ) ayant chacune une entrée et une sortie, la cellule de traitement déportée de rang j ayant son entrée reliée à un bus colonne de rang j (BCj ) relié aux sorties des différents circuits de traitement (Cij) des pixels détecteurs de rang j, un multiplexeur colonne (3) ayant N entrées et une sortie, les N entrées du multiplexeur colonne (3) étant reliées respectivement aux N sorties des cellules de traitement déportées et la sortie du multiplexeur colonne (3) étant reliée à une entrée d'un étage de sortie (5) , et les seconds moyens de lecture (Aa, 24) comprennent une cellule de traitement déportée de pixel aveugle (Aa) reliée au circuit de traitement de pixel aveugle, la cellule de traitement déportée de pixel aveugle comprenant des circuits identiques à une cellule déportée de pixel détecteur, et un étage de sortie (24) relié à la cellule déportée de pixel aveugle .
4. Détecteur de rayonnements selon la revendication 3, caractérisé en ce que l'étage de sortie (5) des premiers moyens de lecture (Aj, 3,5) est identique à l'étage de sortie (24) des seconds moyens de lecture (Aa, 24) .
5. Détecteur de rayonnements selon la revendication 3 ou 4 , caractérisé en ce qu'une cellule de traitement déportée de pixel détecteur (Aj) comprend un échantillonneur/bloqueur (13) et un suiveur adressé (14).
6. Détecteur de rayonnements selon la revendication 1 ou 2, caractérisé en ce qu'il comprend au moins une ligne (L) de N pixels aveugles (Paj) et en ce que les premiers moyens de lecture et les seconds moyens de lecture constituent une chaîne de traitement en tout ou partie dipolaire ou différentielle qui effectue un double échantillonnage corrélé sur les signaux délivrés par une ligne de pixels détecteurs (Pij) et les signaux délivrés par une ligne (L) de pixels aveugles (Paj).
7. Détecteur de rayonnements selon la revendication 6, caractérisé en ce qu'il comprend au moins une ligne (L) de N pixels aveugles (Paj) dont la lecture est commandée par une commande d'adresse de ligne.
8. Détecteur de rayonnements selon la revendication 6 ou 7, caractérisé en ce que : - les premiers moyens de lecture comprennent N premières cellules de traitement déportées (Bj ) , chaque première cellule de traitement déportée ayant une entrée et une sortie, - les seconds moyens de lecture comprennent N secondes cellules de traitement déportées (Bj ) , chaque seconde cellule de traitement déportée ayant une entrée et une sortie, les composants qui constituent une seconde cellule de traitement déportée étant identiques aux composants qui constituent une première cellule de traitement déportée, - un multiplexeur dipolaire ou différentiel (26) comprend N premières entrées et une première sortie et N secondes entrées et une seconde sortie, les N premières entrées étant reliées respectivement aux N sorties des premières cellules de traitement déportées et les N secondes entrées étant reliées aux N sorties des secondes cellules de traitement déportées, la première sortie et la deuxième sortie du multiplexeur dipolaire ou différentiel (26) étant respectivement reliées à un premier étage de sortie (5) et à un deuxième étage de sortie (24) , la sortie du premier étage de sortie étant reliée à une première entrée du soustracteur (25) et la sortie du second étage de sortie étant reliée à une seconde entrée du soustracteur.
9. Détecteur de rayonnements selon la revendication 8, caractérisé en ce que les premières et secondes cellules de traitement déportées comprennent chacune un échantillonneur/bloqueur (13, 26) et un suiveur adressé (14, 27) .
PCT/FR2004/050392 2003-08-26 2004-08-24 Detecteur de rayonnements a grande dynamique WO2005022898A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0350457 2003-08-26
FR0350457A FR2859345B1 (fr) 2003-08-26 2003-08-26 Detecteur de rayonnements a grande dynamique

Publications (1)

Publication Number Publication Date
WO2005022898A1 true WO2005022898A1 (fr) 2005-03-10

Family

ID=34130824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2004/050392 WO2005022898A1 (fr) 2003-08-26 2004-08-24 Detecteur de rayonnements a grande dynamique

Country Status (2)

Country Link
FR (1) FR2859345B1 (fr)
WO (1) WO2005022898A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114323270A (zh) * 2021-12-23 2022-04-12 武汉华星光电半导体显示技术有限公司 主动像素传感器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103793900B (zh) * 2014-01-24 2016-05-25 南京信息工程大学 一种基于混合自适应回归的红外盲元补偿方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1117250A2 (fr) * 2000-01-11 2001-07-18 Agilent Technologies Inc. (a Delaware Corporation) Capteur à pixel actif avec signal de référence amélioré
US6483541B1 (en) * 1996-10-17 2002-11-19 Sony Corporation Solid state imaging device, signal processing method and driving method therefor and camera

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483541B1 (en) * 1996-10-17 2002-11-19 Sony Corporation Solid state imaging device, signal processing method and driving method therefor and camera
EP1117250A2 (fr) * 2000-01-11 2001-07-18 Agilent Technologies Inc. (a Delaware Corporation) Capteur à pixel actif avec signal de référence amélioré

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114323270A (zh) * 2021-12-23 2022-04-12 武汉华星光电半导体显示技术有限公司 主动像素传感器
CN114323270B (zh) * 2021-12-23 2023-12-05 武汉华星光电半导体显示技术有限公司 主动像素传感器

Also Published As

Publication number Publication date
FR2859345B1 (fr) 2005-12-02
FR2859345A1 (fr) 2005-03-04

Similar Documents

Publication Publication Date Title
US11582411B2 (en) Method, apparatus and system providing a storage gate pixel with high dynamic range
EP0367650B1 (fr) Dispositif photosensible du type à amplification du signal au niveau des points photosensibles
EP1265291A1 (fr) Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue
EP0783227A2 (fr) Dispositif de lecture de barrettes de détecteurs avec effet TDI
EP3122035B1 (fr) Capteur d'image a pixels actifs avec fonctionnement en mode d'obturateur global, soustraction du bruit de reinitialisation et lecture non destructive
EP0364314A1 (fr) Procédé de lecture de cellules photosensibles du type comportant deux diodes montées en série avec des sens de conduction opposés
FR3027479A1 (fr) Pixel de capteur d'image ayant de multiples gains de noeud de detection
EP3386186B1 (fr) Capteur d'images
FR2906081A1 (fr) Capteur d'image lineaire cmos a fonctionnement de type transfert de charges
EP2143264B1 (fr) Detecteur matriciel d'impulsions laser avec sommation rapide
WO2015071140A1 (fr) Mise en commun de deux colonnes de pixels d'un detecteur d'images
EP0236157B1 (fr) Système de lecture rapide d'un capteur optique matriciel à transfert de charges organisé en transfert de trame monocoup pour la détection vidéo d'images brèves
WO2005022898A1 (fr) Detecteur de rayonnements a grande dynamique
EP3629573A1 (fr) Capteur d'images rapide a regroupement de pixels
EP0182679A1 (fr) Dispositif photosensible à transfert de ligne muni d'amplificateurs de contre-réaction
EP3829160B1 (fr) Pixel à plage dynamique ajustable pour la réduction de bruit
EP3026890B1 (fr) Contrôle de la durée d'intégration dans un dispositif photosensible
EP1146732B1 (fr) Dispositif de conversion d'un photosignal en tension dans les senseurs d'images à intégrateurs déportés
FR2951311A1 (fr) Procede de commande d'un dispositif photosensible
FR3111014A1 (fr) Capteur d’image matriciel à sensibilité élevée
EP1269543A1 (fr) Cellule active avec memoire analogique pour un capteur photosensible realise en technologie cmos
FR2945668A1 (fr) Capteur d'image pour imagerie a tres bas niveau de lumiere.
WO2001001674A1 (fr) Dispositif electronique de lecture de pixels notamment pour capteur d'images matriciel a pixels actifs cmos
FR3131421A1 (fr) Capteur d'images et procédé de commande d'un tel capteur
FR2797734A1 (fr) Dispositif de lecture de circuits detecteurs de rayonnement agences en matrice

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
122 Ep: pct application non-entry in european phase