FR2845521A1 - Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d'interconnexion d'un module electronique, par refusion sous contrainte - Google Patents
Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d'interconnexion d'un module electronique, par refusion sous contrainte Download PDFInfo
- Publication number
- FR2845521A1 FR2845521A1 FR0212384A FR0212384A FR2845521A1 FR 2845521 A1 FR2845521 A1 FR 2845521A1 FR 0212384 A FR0212384 A FR 0212384A FR 0212384 A FR0212384 A FR 0212384A FR 2845521 A1 FR2845521 A1 FR 2845521A1
- Authority
- FR
- France
- Prior art keywords
- module
- conductive elements
- volume
- walls
- plywood
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000002407 reforming Methods 0.000 title 1
- 239000011120 plywood Substances 0.000 claims description 28
- 230000007547 defect Effects 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 230000002950 deficient Effects 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000001816 cooling Methods 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 4
- 239000000470 constituent Substances 0.000 claims description 3
- 230000000284 resting effect Effects 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
L'invention concerne un procédé et un dispositif de remise en forme d'un ensemble d'éléments conducteurs distribués sur la face inférieure d'un module électronique, ledit ensemble d'éléments conducteurs formant moyen de report du module sur une carte mère et/ou moyen de blindage électromagnétique de la face inférieure du module et/ou moyen d'interconnexion électrique avec la carte mère. Selon l'invention, le procédé comprend une étape de refusion sous contrainte du module, dans un volume à parois de formes prédéterminées, de façon que les sommets des extrémités libres de l'ensemble des éléments conducteurs épousent la forme d'une enveloppe bidimensionnelle ou tridimensionnelle prédéterminée.Dans un mode de réalisation particulier, le volume à parois de formes prédéterminées est un volume dont une première paroi, destinée à être en contact avec les sommets des extrémités libres de l'ensemble des éléments conducteurs, est une paroi plane. L'enveloppe bidimensionnelle ou tridimensionnelle prédéterminée est dans ce cas un plan, et la remise en forme est une remise en état de la planéité.
Description
Procédé et dispositif de remise en forme, notamment de remise en état de
la planéité, des éléments d'interconnexion d'un module électronique, par
refusion sous contrainte.
Le domaine de l'invention est celui de l'électronique et des radiocommunications. Plus précisément, l'invention concerne la réparation de modules
électroniques (dénommés " modules " dans la suite de la description) dont les extrémités libres des éléments conducteurs d'interconnexion présentent un défaut, en ce que les sommets de ces extrémités libres n'épousent pas la forme d'une 10 enveloppe bidimensionnelle ou tridimensionnelle prédéterminée.
L'invention s'applique notamment, mais non exclusivement, à la remise en
en état de la planéité des éléments conducteurs (c'est-à-dire dans le cas particulier o l'enveloppe bidimensionnelle ou tridimensionnelle prédéterminée est un plan).
Il s'agit du cas actuellement le plus fréquent, dans lequel la surface de la carte 15 mère sur laquelle doit être reporté le module est plane.
A titre illustratif, on discute ci-après le problème technique et les solutions de l'art antérieur, avec leurs limites, dans le cas d'une remise en état de la planéité des éléments conducteurs. Il est clair que cette discussion peut aisément être transposée par l'homme du métier au cas d'une remise en forme des sommets des 20 éléments conducteurs, par rapport à une forme d'enveloppe bidimensionnelle ou
tridimensionnelle prédéterminée quelconque (et donc non obligatoirement plane).
Une telle forme d'enveloppe bidimensionnelle ou tridimensionnelle peut par exemple découler du fait que la face de la carte mère sur laquelle doit être reportée
le module n'est pas plane.
L'invention présente un intérêt particulièrement dans le cas d'un module de radiocommunication, faisant intervenir une structure d'interposition. Un tel module, tel que représenté sur la figure 1, est généralement constitué physiquement de plusieurs éléments: - un circuit imprimé 12; un capot 11 assurant un blindage électromagnétique et recouvrant des composants électroniques reposant sur la face supérieure du circuit imprimé 12; - un ensemble d'autres composants électroniques reposant sur la face inférieure du circuit imprimé; - un système d'interconnexion (aussi appelé " structure d'interposition "
dans la suite de la description) 13 constitué d'éléments conducteurs 14 formant simultanément un moyen de blindage électromagnétique de la face inférieure du circuit imprimé et/ou un moyen d'interconnexion 10 électrique et/ou un moyen de report sur une carte mère 15.
L'empilage mécanique ainsi réalisé peut, lors de la fabrication industrielle des modules, induire sur les éléments conducteurs de ces modules un défaut de planéité non acceptable, c'est à dire hors des tolérances habituellement reconnues pour tout composant ou macrocomposant électronique. En d'autres termes, du 15 fait du défaut de planéité, certains modules ne peuvent être reportés sur une carte mere. Une valeur maximale du défaut de planéité généralement admise pour une
opération courante de report sur carte mère est de l'ordre de 100 à 150 microns.
D'une façon générale, que le module comprenne ou non une structure 20 d'interposition, le défaut de planéité que l'on vise à corriger peut résulter d'une ou plusieurs causes (empilage mécanique, jeu d'éléments conducteurs de longueurs inégales à l'origine, libération des contraintes sur le module à l'occasion d'un ou plusieurs cycles de refusion,...) La figure 2, illustre un module 21 comprenant une structure d'interposition 25 22 et présentant des interstices vides 23, caractéristiques du défaut de planéité,
entre certaines des extrémités libres des éléments conducteurs 24 et la carte mère 25 sur laquelle ce module est reporté (par brasage de crème ou pâte à braser 26).
Du fait de ces interstices, les critères de bonne soudabilité usuellement admis ne
peuvent pas être respectés lors du report du module sur la carte mère.
De manière opposée, la figure 3 illustre le report d'un module 31 sur une carte mère 32 ne faisant apparaître aucun défaut de planéité, les sommets de toutes les extrémités libres des éléments conducteurs 33 étant situés sensiblement dans un même plan. Il n'y a donc pas ou peu d'interstices vides entre certaines des 5 extrémités libres des éléments conducteurs et la carte mère. Les critères de bonne soudabilité usuellement admis peuvent donc être respectés lors du report du
module sur la carte mère.
On ne connaît pas à ce jour, dans l'art antérieur, de technique permettant d'effectuer la réparation d'un défaut de planéité (ou plus généralement d'un défaut 10 par rapport à une forme bidimensionnelle ou tridimensionnelle prédéterminée) des sommets des extrémités libres des éléments conducteurs pour de tels modules. En effet, la majorité des constructeurs de composants électroniques considèrent, pour des raisons économiques, qu'il est beaucoup moins coteux de sélectionner en sortie de la chaîne de fabrication les modules électroniques défectueux et de les 15 jeter, que de les réparer systématiquement ou conditionnellement avec en
conséquence, un accroissement non négligeable du cot unitaire desdits modules.
Un inconvénient de cette approche techno-économique de l'art antérieur, consistant à mettre au rebus les modules électroniques défectueux, est son surcot non négligeable lorsqu'elle concerne la mise au rebus de modules plus coteux. 20 Par modules plus coteux, on entend notamment, mais non exclusivement des modules de radiocommunications, beaucoup plus chers à l'unité en raison de la
complexité liée à leur mise en oeuvre et de la technologie qu'ils intègrent.
L'invention a notamment pour objectif de pallier ce principal inconvénient
de l'art antérieur.
Plus précisément, un objectif de l'invention est de fournir un dispositif et un procédé de remise en forme, notamment de remise en état de la planéité, d'un ensemble d'éléments conducteurs distribués sur la face inférieure d'un module électronique.
Un autre objectif de l'invention est de fournir de tels dispositif et procédé 30 qui soient peu coteux et faciles à mettre en oeuvre.
Un objectif supplémentaire de l'invention est de contribuer à une diminution conséquente des surcots initialement engendrés par la mise au rebus
des modules.
Ces objectifs, ainsi que d'autres qui apparaîtront par la suite sont atteints à 5 l'aide d'un procédé de remise en forme d'un ensemble d'éléments conducteurs distribués sur la face inférieure d'un module électronique, ledit ensemble d'éléments conducteurs formant moyen de report du module sur une carte mère et/ou moyen de blindage électromagnétique de la face inférieure du module et/ou moyen d'interconnexion électrique avec la carte mère. Le procédé comprend une 10 étape de refusion sous contrainte du module, dans un volume à parois de formes prédéterminées, de façon que les sommets des extrémités libres de l'ensemble des éléments conducteurs épousent la forme d'une enveloppe bidimensionnelle ou
tridimensionnelle prédéterminée.
Ainsi, l'invention repose sur une approche tout à fait nouvelle et inventive 15 du traitement des modules présentant un défaut de forme (notamment un défaut de planéité), satisfaisant aussi bien des critères économiques de cot et surcot, que des critères purement techniques. En effet, dans le domaine de l'électronique et des radiocommunications, l'Homme du métier a toujours privilégié dans l'art antérieur, la mise au rebus des modules identifiés comme défectueux, considérant 20 comme négligeable le surcot induit en sortie de la chaîne de fabrication, celle-ci produisant généralement des centaines de milliers, voir des millions, de modules
ou composants électroniques à des cots unitaires extrêmement faibles.
Dans un mode de réalisation préférentiel de l'invention, le volume à parois de formes prédéterminées est un volume dont une première paroi, destinée à être 25 en contact avec les sommets des extrémités libres de l'ensemble des éléments conducteurs, est une paroi plane, l'enveloppe bidimensionnelle ou tridimensionnelle prédéterminée étant un plan, ladite remise en forme étant une
remise en état de la planéité.
Préférentiellement, le volume à parois de formes prédéterminées est un 30 volume dont une seconde paroi, destinée à être en contact avec la face du module
2845521
opposée à celle sur laquelle sont distribués les éléments conducteurs, est une paroi plane. Avantageusement, l'étape de refusion sous contrainte du module comprend les étapes suivantes: - positionnement du module sur un plateau; - positionnement d'une contreplaque sur le plateau, de façon à emprisonner et mettre sous contrainte le module dans le volume à parois de formes prédéterminées formé entre le plateau et la contreplaque; placement de la superposition plateau/module/contreplaque dans un four, et chauffage selon un profil de température adéquat pour permettre une libération des contraintes entre au moins certains des
éléments constitutifs du module.
De façon avantageuse, l'étape de chauffage est suivie des étapes 15 suivantes: - refroidissement de la superposition plateau/module/contreplaque; - désincarcération du module hors du volume à parois de formes prédéterminées. De façon avantageuse, lors de l'étape de positionnement du module 20 sur le plateau, le module est positionné dans un logement approprié formé dans
le plateau.
Avantageusement, l'étape de positionnement de la contreplaque sur le
plateau comprend une étape de serrage de la contreplaque contre le plateau, de façon à optimiser la mise sous contrainte du module dans le volume à parois de 25 formes prédéterminées formé entre le plateau et la contreplaque.
L'invention s'applique avantageusement à un module de radiocommunication. Dans une application avantageuse de l'invention, le module comprend
des éléments conducteurs appartenant au groupe comprenant: des colonnes, 30 des billes, des inserts et des lyres.
6 2845521
L'invention s'applique également avantageusement à un module comprenant: un circuit imprimé sur lequel sont montés des composants; - une structure d'interposition, dont: * une première face supporte un premier ensemble d'éléments conducteurs, de façon à permettre un report de ladite structure d'interposition, par sa première face, sur la face inférieure dudit circuit imprimé; * une seconde face supporte un second ensemble d'éléments 10 conducteurs, de façon à permettre un report du module sur la
carte mère, par report de ladite structure d'interposition, par sa seconde face, sur la carte mère.
Dans ce cas, le procédé permet la remise en forme du second
ensemble d'éléments conducteurs.
Dans un premier mode de réalisation, les premier et second ensembles
d'éléments conducteurs sont confondus, les éléments supportés par la première face de la structure d'interposition étant traversants et faisant saillie sur la seconde face de la structure d'interposition. Dans ce cas, ledit procédé permet la temise en forme des extrémités libres des éléments conducteurs faisant 20 saillie sur la seconde face de la structure d'interposition.
Dans un second mode de réalisation, les premier et second ensembles d'éléments conducteurs ne sont pas confondus, chacun des éléments du premier ensemble étant relié à une première extrémité d'une ouverture traversante conductrice, une seconde extrémité de chaque ouverture traversante 25 étant reliée à un élément du second ensemble. Dans ce cas, ledit procédé permet la remise en forme des extrémités libres des éléments conducteurs du
second ensemble.
L'invention concerne également un dispositif de remise en forme d'un ensemble d'éléments conducteurs distribués sur la face inférieure d'un module 30 électronique, ledit ensemble d'éléments conducteurs formant moyen de report du module sur une carte mère et/ou moyen de blindage électromagnétique de la face inférieure du module et/ou moyen d'interconnexion électrique avec la carte mère. Le dispositif selon l'invention comprend des moyens de refusion sous contrainte du module, dans un volume à parois de formes prédéterminées, 5 de façon que les sommets des extrémités libres de l'ensemble des éléments conducteurs épousent la forme d'une enveloppe bidimensionnelle ou
tridimensionnelle prédéterminée.
Avantageusement, le volume à parois de formes prédéterminées est un volume dont une première paroi, destinée à être en contact avec les sommets 10 des extrémités libres de l'ensemble des éléments conducteurs, est une paroi plane, l'enveloppe bidimensionnelle ou tridimensionnelle prédéterminée étant
un plan, ladite remise en forme étant une remise en état de la planéité.
De façon avantageuse, le volume à parois de formes prédéterminées est un volume dont une seconde paroi, destinée à être en contact avec la face du 15 module opposée à celle sur laquelle sont distribués les éléments conducteurs,
est une paroi plane.
Dans un mode de réalisation préférentiel, les moyens de refusion sous contrainte du module comprennent: - un plateau sur lequel est positionné le module; - une contreplaque, destinée à être positionnée sur le plateau, de façon à emprisonner et mettre sous contrainte le module dans le volume à parois de formes prédéterminées formé entre le plateau et la contreplaque; - un four dans lequel est placé la superposition plateau/module/contreplaque, et permettant un chauffage de la superposition selon un profil de température adéquat pour permettre une libération des contraintes entre au moins certains des éléments
constitutifs du module.
Avantageusement, les moyens de refusion sous contrainte du module 30 comprennent en outre:
8 2845521
- des moyens de refroidissement de la superposition plateau/module/contreplaque; - des moyens de désincarcération du module hors du volume à parois de
formes prédéterminées.
De façon avantageuse, le plateau comporte un logement dont la forme
est adaptée pour recevoir le module.
Préférentiellement, les moyens de positionnement de la contreplaque sur le plateau comprennent des moyens de serrage de la contreplaque contre le plateau, permettant d'optimiser la mise sous contrainte du module dans le 10 volume à parois de formes prédéterminées formé entre le plateau et la contreplaque. L'invention concerne aussi un procédé de fabrication de modules électroniques du type comprenant chacun un ensemble d'éléments conducteurs distribués sur la face inférieure du module, ledit ensemble d'éléments 15 conducteurs formant moyen de report du module sur une carte mère et/ou
moyen de blindage électromagnétique de la face inférieure du module et/ou moyen d'interconnexion électrique avec la carte mère. Le procédé de fabrication comprend une étape de mise en oeuvre du procédé précité de remise en forme d'un ensemble d'éléments conducteurs distribués sur la face 20 inférieure d'un module électronique.
Dans un premier mode de réalisation, l'étape de mise en oeuvre du procédé de remise en forme est effectuée systématiquement, pour tous les
modules fabriqués.
Dans un second mode de réalisation, le procédé de fabrication 25 comprend une étape de détection des modules fabriqués, dits modules
défectueux, présentant un défaut supérieur à un seuil prédéterminé, de forme des sommets des extrémités libres des éléments conducteurs par rapport à une enveloppe bidimensionnelle ou tridimensionnelle prédéterminée. En outre, l'étape de mise en oeuvre du procédé de remise en forme n'est effectuée que 30 pour lesdits modules défectueux.
D'autres caractéristiques et avantages de l'invention apparaîtront plus
clairement à la lecture de la description suivante d'un mode de réalisation préférentiel, donné à titre de simple exemple illustratif et non limitatif, et des
dessins annexés, parmi lesquels: - la figure 1, déjà décrite en relation avec l'art antérieur, présente un module de radiocommunications comprenant une structure d'interposition; - la figure 2, également déjà décrite en relation avec l'art antérieur, illustre un défaut de planéité des éléments d'interconnexion d'un module reporté sur une carte mère; - la figure 3, également décrite en relation avec l'art antérieur et en relation avec la figure 2, illustre le report optimal d'un module, dont les éléments d'interconnexion ne présentent aucun défaut de planéité, sur une carte mère; - la figure 4, illustre un mode de réalisation particulier du dispositif, en trois dimensions, selon l'invention, de remise en état de la planéité des éléments d'interconnexion d'un module; - la figure 5, présente une vue en coupe du dispositif de la figure 4; - la figure 6, présente un mode de réalisation particulier du procédé, selon
l'invention, de remise en état de la planéité des extrémités libres des 20 éléments conducteurs, par refusion sous contrainte.
- la figure 7 illustre les différentes étapes d'un mode de réalisation particulier d'un procédé de fabrication de modules, incluant le procédé selon l'invention de remise en état de la planéité des éléments conducteurs
d'interconnexion des modules fabriqués.
Le principe général de l'invention repose sur une refusion sous contrainte du module, dans un volume à parois de formes prédéterminées (par exemple des parois planes). Ainsi, on remet en forme les sommets de ces éléments conducteurs, en vue d'un report optimal ultérieur du module par brasage sur une
carte mère.
2845521
Dans la suite de la description, on considère uniquement le cas o la
remise en forme est une remise en état de la planéité des sommets des extrémités libres des éléments conducteurs. Il est clair cependant que la présente invention s'applique plus généralement à une remise en forme des éléments conducteurs de 5 façon que les sommets de leurs extrémités libres épousent la forme d'une enveloppe bidimensionnelle ou tridimensionnelle prédéterminée. Cette forme peut être fonction (par exemple complémentaire) de la forme de la face de la carte mère recevant le module. Cette forme comprend par exemple un ou plusieurs épaulements. On présente maintenant un mode de réalisation préférentiel du procédé selon l'invention, de remise en état de la planéité des éléments d'interconnexion d'un module. Ces derniers éléments appartiennent par exemple, au groupe comprenant: des colonnes, des lyres, des inserts et des billes. Il est clair
cependant que cette liste n'est pas exhaustive.
Dans le mode de réalisation particulier décrit dans les figures 4 et 5, le dispositif selon l'invention, du module à réparer 44, comprend: - un plateau 41, dans lequel le module est immobilisé, les extrémités libres des éléments conducteurs 43 se trouvant ainsi tournées vert le bas - une contreplaque 42 positionnée sur le plateau précité 41; - au moins deux écrous 43 de serrage et de mise sous contrainte du module qui
repose sur ses éléments conducteurs d'interconnexion 55.
Le procédé selon l'invention, de remise en état de la planéité, par refusion sous contrainte repose sur le dispositif décrit ci-dessus (figures 4 et 5) qui permet d'emprisonner et de mettre sous contrainte le module à réparer dans un volume à 25 parois planes formé entre le plateau et la contreplaque. Il repose également sur les étapes suivantes de refusion sous contrainte (60), illustré par l'organigramme de la figure 6: - positionnement du module dans un logement approprié d'un plateau (61) ; - positionnement d'une contreplaque sur le plateau (62); - déplacement de la superposition plateau/module/contreplaque dans un four (63); chauffage (64) selon un profil de température adéquat pour permettre une libération des contraintes, entre au moins certaines des éléments constitutifs du module en réparation;
- refroidissement (65) de la superposition plateau/ module! contreplaque; - désincarcération (66) du module réparé hors du volume à parois planes.
Dans un mode de réalisation particulier, l'emprisonnement du module à réparer peut être suivi d'une étape de serrage, par exemple au moyen d'écrous 10 (figures 4 et 5), de façon à optimiser la mise sous contrainte du module dans le volume à parois planes formé entre le plateau et la contreplaque. Le niveau de serrage peut être contrôlé et/ou programmé en fonction des contraintes de
résistance mécanique des éléments constitutifs des modules à réparer.
La figure 7 présente un procédé de fabrication (70) particulier de modules 15 électroniques ou de radiocommunications comprenant plusieurs étapes: une étape de fabrication (71) des modules bruts; - une étape de détection du défaut de planéité de certains modules (72); - une étape de fourniture sélective des modules présentant un défaut de planéité (73); - une étape de mise en oeuvre du procédé selon l'invention (figure 6) de remise en état de la planéité des éléments conducteurs distribués sur la face inférieure des modules défectueux (74); - une étape de mise en commun (75) des modules réparés et des modules
non défectueux en un même ensemble de modules pouvant tous être 25 reportés de manière optimale sur une carte mère.
Une variante avantageuse de ce procédé particulier de fabrication peut consister à mettre en oeuvre de manière systématique, dans la chaîne de fabrication, ledit procédé selon l'invention, de remise en état de la planéité. Ainsi,
on répare tous les modules sortant de l'étape de fabrication.
Selon encore une autre variante de ce procédé particulier de fabrication, à l'issue de l'étape (74) de réparation des modules, on reboucle sur l'étape (72) de détection du défaut de planéité (comme symbolisé par la flèches en pointillés référencée 76 sur la figure 7). Ainsi, on vérifie que les modules réparés possèdent une planéité correcte. Dans le mode de réalisation particulier décrit ci-dessus, le module présente une structure d'interposition contenant l'ensemble des éléments conducteurs d'interconnexion. Il est clair cependant que le dispositif et le procédé selon l'invention, de remise en état de la planéité, peuvent s'appliquer également à tout 10 autre module n'utilisant pas une telle structure d'interposition, mais dont les
éléments d'interconnexion peuvent néanmoins présenter un défaut de planéité.
Claims (22)
1. Procédé de remise en forme d'un ensemble d'éléments conducteurs distribués sur la face inférieure d'un module électronique, ledit ensemble d'éléments conducteurs formant moyen de report du module sur une carte mère 5 et/ou moyen de blindage électromagnétique de la face inférieure du module et/ou moyen d'interconnexion électrique avec la carte mère, caractérisé en ce que ledit procédé comprend une étape de refusion sous contrainte du module, dans un volume à parois de formes prédéterminées, de façon que les sommets des extrémités libres de l'ensemble des éléments 10 conducteurs épousent la forme d'une enveloppe bidimensionnelle ou
tridimensionnelle prédéterminée.
2. Procédé selon la revendication 1, caractérisé en ce le volume à parois de formes prédéterminées est un volume dont une première paroi, destinée à être en contact avec les sommets des extrémités libres de l'ensemble des 15 éléments conducteurs, est une paroi plane, l'enveloppe bidimensionnelle ou tridimensionnelle prédéterminée étant un
plan, ladite remise en forme étant une remise en état de la planéité.
3. Procédé selon la revendication 2, caractérisé en ce le volume à parois de formes prédéterminées est un volume dont une seconde paroi, destinée à 20 être en contact avec la face du module opposée à celle sur laquelle sont
distribués les éléments conducteurs, est une paroi plane.
4. Procédé selon l'une quelconque des revendications l à 3, caractérisé en
ce que l'étape de refusion sous contrainte du module comprend les étapes suivantes: - positionnement du module sur un plateau; - positionnement d'une contreplaque sur le plateau, de façon à emprisonner et mettre sous contrainte le module dans le volume à parois de formes prédéterminées formé entre le plateau et la contreplaque; - placement de la superposition plateau/module/contreplaque dans un four, et chauffage selon un profil de température adéquat pour permettre une libération des contraintes entre au moins certains des
éléments constitutifs du module.
5. Procédé selon la revendication 4, caractérisé en ce que l'étape de chauffage est suivie des étapes suivantes: - refroidissement de la superposition plateau/module/contreplaque; - désincarcération du module hors du volume à parois de formes prédéterminées.
6. Procédé selon l'une quelconque des revendications 3 et 4, caractérisé
en ce que, lors de l'étape de positionnement du module sur le plateau, le
module est positionné dans un logement approprié formé dans le plateau.
7. Procédé selon l'une quelconque des revendications 3 à 6, caractérisé
en ce que l'étape de positionnement de la contreplaque sur le plateau comprend 15 une étape de serrage de la contreplaque contre le plateau, de façon à optimiser la mise sous contrainte du module dans le volume à parois de formes
prédéterminées formé entre le plateau et la contreplaque.
8. Application du procédé selon l'une quelconque des revendications 1 à
7, à un module de radiocommunication.
9. Application du procédé selon l'une quelconque des revendications 1 à
7, à un module comprenant des éléments conducteurs appartenant au groupe
comprenant: des colonnes, des billes, des inserts et des lyres.
10. Application du procédé selon l'une quelconque des revendications 1 à
7, à un module comprenant: - un circuit imprimé sur lequel sont montés des composants; - une structure d'interposition, dont: * une première face supporte un premier ensemble d'éléments conducteurs, de façon à permettre un report de ladite structure d'interposition, par sa première face, sur la face inférieure dudit 30 circuit imprimé; * une seconde face supporte un second ensemble d'éléments conducteurs, de façon à permettre un report du module sur la carte mère, par report de ladite structure d'interposition, par sa seconde face, sur la carte mère; caractérisée en ce que ledit procédé permet la remise en forme du second
ensemble d'éléments conducteurs.
11. Application selon la revendication 10, caractérisée en ce que les premier et second ensembles d'éléments conducteurs sont confondus, les éléments supportés par la première face de la structure d'interposition étant 10 traversants et faisant saillie sur la seconde face de la structure d'interposition, et en ce que ledit procédé permet la remise en forme des extrémités libres des éléments conducteurs faisant saillie sur la seconde face de la structure d'interposition.
12. Application selon la revendication 10, caractérisée en ce que les 15 premier et second ensembles d'éléments conducteurs ne sont pas confondus, chacun des éléments du premier ensemble étant relié à une première extrémité d'une ouverture traversante conductrice, une seconde extrémité de chaque ouverture traversante étant reliée à un élément du second ensemble,
et en ce que ledit procédé permet la remise en forme des extrémités libres des 20 éléments conducteurs du second ensemble.
13. Dispositif de remise en forme d'un ensemble d'éléments conducteurs distribués sur la face inférieure d'un module électronique, ledit ensemble d'éléments conducteurs formant moyen de report du module sur une carte mère et/ou moyen de blindage électromagnétique de la face inférieure du module 25 et/ou moyen d'interconnexion électrique avec la carte mère,
caractérisé en ce que ledit dispositif comprend des moyens de refusion sous contrainte du module, dans un volume à parois de formes prédéterminées, de façon que les sommets des extrémités libres de l'ensemble des éléments conducteurs épousent la forme d'une enveloppe bidimensionnelle ou 30 tridimensionnelle prédéterminée.
16 2845521
14. Dispositif selon la revendication 13, caractérisé en ce le volume à parois de formes prédéterminées est un volume dont une première paroi, destinée à être en contact avec les sommets des extrémités libres de l'ensemble des éléments conducteurs, est une paroi plane, l'enveloppe bidimensionnelle ou tridimensionnelle prédéterminée étant un
plan, ladite remise en forme étant une remise en état de la planéité.
15. Dispositif selon la revendication 14, caractérisé en ce le volume à parois de formes prédéterminées est un volume dont une seconde paroi, destinée à être en contact avec la face du module opposée à celle sur laquelle 10 sont distribués les éléments conducteurs, est une paroi plane.
16. Dispositif selon l'une quelconque des revendications 13 à 15, caractérisé en ce que les moyens de refusion sous contrainte du module
comprennent: - un plateau sur lequel est positionné le module; - une contreplaque, destinée à être positionnée sur le plateau, de façon à emprisonner et mettre sous contrainte le module dans le volume à parois de formes prédéterminées formé entre le plateau et la contreplaque; - un four dans lequel est placé la superposition plateau/module/contreplaque, et permettant un chauffage de la superposition selon un profil de température adéquat pour permettre une libération des contraintes entre au moins certains des éléments
constitutifs du module.
17. Dispositif selon la revendication 16, caractérisé en ce que les moyens 25 de refusion sous contrainte du module comprennent en outre: - des moyens de refroidissement de la superposition plateau/module/contreplaque; - des moyens de désincarcération du module hors du volume à parois de
formes prédéterminées.
18. Dispositif selon l'une quelconque des revendications 16 et 17, caractérisé en ce que le plateau comporte un logement dont la forme est
adaptée pour recevoir le module.
19. Dispositif selon l'une quelconque des revendications 16 à 18, 5 caractérisé en ce que les moyens de positionnement de la contreplaque sur le
plateau comprennent des moyens de serrage de la contreplaque contre le plateau, permettant d'optimiser la mise sous contrainte du module dans le volume à parois de formes prédéterminées formé entre le plateau et la contreplaque.
20. Procédé de fabrication de modules électroniques du type comprenant chacun un ensemble d'éléments conducteurs distribués sur la face inférieure du module, ledit ensemble d'éléments conducteurs formant moyen de report du module sur une carte mère et/ou moyen de blindage électromagnétique de la face inférieure du module et/ou moyen d'interconnexion électrique avec la 15 carte mère,
caractérisé en ce que ledit procédé de fabrication comprend une étape de mise en oeuvre du procédé, selon l'une quelconque des revendications 1 à 7, de remise en forme d'un ensemble d'éléments conducteurs distribués sur la face
inférieure d'un module électronique.
21. Procédé selon la revendication 20, caractérisé en ce que l'étape de mise en oeuvre du procédé de remise en forme est effectuée systématiquement,
pour tous les modules fabriqués.
22. Procédé selon la revendication 20, caractérisé qu'il comprend une étape de détection des modules fabriqués, dits modules défectueux, présentant 25 un défaut supérieur à un seuil prédéterminé, de forme des sommets des extrémités libres des éléments conducteurs par rapport à une enveloppe bidimensionnelle ou tridimensionnelle prédéterminée et en ce que l'étape de mise en oeuvre du procédé de remise en forme n'est
effectuée que pour lesdits modules défectueux.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0212384A FR2845521B1 (fr) | 2002-10-04 | 2002-10-04 | Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d'interconnexion d'un module electronique, par refusion sous contrainte |
| PCT/FR2003/002921 WO2004032585A1 (fr) | 2002-10-04 | 2003-10-03 | Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d'interconnexion d'un module electronique, par refusion sous contrainte. |
| US10/529,811 US20060105495A1 (en) | 2002-10-04 | 2003-10-03 | Device and method for reshaping the interconnection elements of an electronic module using the stress reflow method and, in particular, for restoring the flatness thereof |
| EP03798959A EP1547453A1 (fr) | 2002-10-04 | 2003-10-03 | Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d interconnexion d un module electronique, par refusion sous contrainte. |
| CN200380100893.7A CN1703939A (zh) | 2002-10-04 | 2003-10-03 | 用于利用应力回流方法重塑一个电子模块的互连元件的形状,尤其用于恢复其平直性的设备和方法 |
| AU2003299175A AU2003299175A1 (en) | 2002-10-04 | 2003-10-03 | Device and method for reshaping the interconnection elements of an electronic module using the stress reflow method and, in particular, for restoring the flatness thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0212384A FR2845521B1 (fr) | 2002-10-04 | 2002-10-04 | Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d'interconnexion d'un module electronique, par refusion sous contrainte |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2845521A1 true FR2845521A1 (fr) | 2004-04-09 |
| FR2845521B1 FR2845521B1 (fr) | 2005-01-07 |
Family
ID=32011433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0212384A Expired - Fee Related FR2845521B1 (fr) | 2002-10-04 | 2002-10-04 | Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d'interconnexion d'un module electronique, par refusion sous contrainte |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20060105495A1 (fr) |
| EP (1) | EP1547453A1 (fr) |
| CN (1) | CN1703939A (fr) |
| AU (1) | AU2003299175A1 (fr) |
| FR (1) | FR2845521B1 (fr) |
| WO (1) | WO2004032585A1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITUD20040181A1 (it) * | 2004-09-21 | 2004-12-21 | Eurotech Spa | Scheda elettronica modulare per una rete di comunicazione |
| US9661755B2 (en) | 2009-07-06 | 2017-05-23 | Camtek Ltd. | System and a method for solder mask inspection |
| CN102991164B (zh) * | 2011-07-28 | 2016-12-21 | 卡姆特有限公司 | 用于焊接掩模检验的系统和方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321568A (ja) * | 1995-04-29 | 1996-12-03 | Anam Ind Co Inc | ソルダボールを入出力端子として使用する半導体パッケージの平坦化方法 |
| JPH1013007A (ja) * | 1996-03-29 | 1998-01-16 | Ngk Spark Plug Co Ltd | 半田バンプを有する配線基板及びその製造方法及び平坦化治具 |
| JPH1056256A (ja) * | 1996-08-12 | 1998-02-24 | Ngk Spark Plug Co Ltd | 半田バンプを有する配線基板の製造方法及び支持治具 |
| US5745986A (en) * | 1994-02-04 | 1998-05-05 | Lsi Logic Corporation | Method of planarizing an array of plastically deformable contacts on an integrated circuit package to compensate for surface warpage |
| JPH10242631A (ja) * | 1997-03-03 | 1998-09-11 | Tokyo Electron Ind Co Ltd | ソルダバンプの平坦化方法およびその装置 |
| JPH1154908A (ja) * | 1997-07-29 | 1999-02-26 | Nec Corp | Ｂｇａケース反り矯正工法 |
| US6043990A (en) * | 1997-06-09 | 2000-03-28 | Prototype Solutions Corporation | Multiple board package employing solder balis and fabrication method and apparatus |
| US20010029066A1 (en) * | 1997-11-19 | 2001-10-11 | Minehiro Itagaki | Method for planarizing circuit board and method for manufacturing semiconductor device |
| FR2811508A1 (fr) * | 2000-01-31 | 2002-01-11 | Wavecom Sa | Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondante |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5047114A (en) * | 1984-11-02 | 1991-09-10 | Amp-Akzo Corporation | Process for the production of metal clad thermoplastic base materials and printed circuits on thermoplastic base materials |
| US6489184B1 (en) * | 1999-08-04 | 2002-12-03 | Honeywell International Inc. | Removing inherent stress via high temperature annealing |
-
2002
- 2002-10-04 FR FR0212384A patent/FR2845521B1/fr not_active Expired - Fee Related
-
2003
- 2003-10-03 WO PCT/FR2003/002921 patent/WO2004032585A1/fr not_active Application Discontinuation
- 2003-10-03 US US10/529,811 patent/US20060105495A1/en not_active Abandoned
- 2003-10-03 EP EP03798959A patent/EP1547453A1/fr not_active Withdrawn
- 2003-10-03 AU AU2003299175A patent/AU2003299175A1/en not_active Abandoned
- 2003-10-03 CN CN200380100893.7A patent/CN1703939A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5745986A (en) * | 1994-02-04 | 1998-05-05 | Lsi Logic Corporation | Method of planarizing an array of plastically deformable contacts on an integrated circuit package to compensate for surface warpage |
| JPH08321568A (ja) * | 1995-04-29 | 1996-12-03 | Anam Ind Co Inc | ソルダボールを入出力端子として使用する半導体パッケージの平坦化方法 |
| JPH1013007A (ja) * | 1996-03-29 | 1998-01-16 | Ngk Spark Plug Co Ltd | 半田バンプを有する配線基板及びその製造方法及び平坦化治具 |
| JPH1056256A (ja) * | 1996-08-12 | 1998-02-24 | Ngk Spark Plug Co Ltd | 半田バンプを有する配線基板の製造方法及び支持治具 |
| JPH10242631A (ja) * | 1997-03-03 | 1998-09-11 | Tokyo Electron Ind Co Ltd | ソルダバンプの平坦化方法およびその装置 |
| US6043990A (en) * | 1997-06-09 | 2000-03-28 | Prototype Solutions Corporation | Multiple board package employing solder balis and fabrication method and apparatus |
| JPH1154908A (ja) * | 1997-07-29 | 1999-02-26 | Nec Corp | Ｂｇａケース反り矯正工法 |
| US20010029066A1 (en) * | 1997-11-19 | 2001-10-11 | Minehiro Itagaki | Method for planarizing circuit board and method for manufacturing semiconductor device |
| FR2811508A1 (fr) * | 2000-01-31 | 2002-01-11 | Wavecom Sa | Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondante |
Non-Patent Citations (5)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 1998, no. 05 30 April 1998 (1998-04-30) * |
| PATENT ABSTRACTS OF JAPAN vol. 1998, no. 06 30 April 1998 (1998-04-30) * |
| PATENT ABSTRACTS OF JAPAN vol. 1998, no. 14 31 December 1998 (1998-12-31) * |
| PATENT ABSTRACTS OF JAPAN vol. 1999, no. 05 31 May 1999 (1999-05-31) * |
| PATENT ABSTRACTS OF JAPAN vol. 1999, no. 07 31 March 1999 (1999-03-31) * |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1547453A1 (fr) | 2005-06-29 |
| AU2003299175A1 (en) | 2004-04-23 |
| FR2845521B1 (fr) | 2005-01-07 |
| WO2004032585A1 (fr) | 2004-04-15 |
| US20060105495A1 (en) | 2006-05-18 |
| CN1703939A (zh) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0239494A1 (fr) | Boîtier de circuit intégré | |
| FR2617335A1 (fr) | Substrat de connexion en ceramique muni de protuberances de raccordement a la pastille de circuit integre | |
| CH696344A5 (fr) | Film support et procédé de couplage de cellules photovoltaïques. | |
| FR2731869A1 (fr) | Carte de circuit et procede de fabrication de cette carte de circuit | |
| FR2670322A1 (fr) | Modules de memoire a etat solide et dispositifs de memoire comportant de tels modules. | |
| EP0702850A1 (fr) | Composant hybride semiconducteur | |
| FR2710413A1 (fr) | Dispositif de mesure pour capteurs amovibles. | |
| EP0055640B1 (fr) | Dispositif de serrage pour les éléments superposés de groupes alignés, notamment pour la connexion électrique d'éléments conducteurs | |
| WO2011064480A1 (fr) | Montage en boitier pour composants electroniques assembles par clip | |
| FR2845521A1 (fr) | Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d'interconnexion d'un module electronique, par refusion sous contrainte | |
| EP0735582A1 (fr) | Boîtier de montage d'une puce de circuit intégré | |
| FR2855710A1 (fr) | Unite electronique ainsi que procede permettant de fabriquer une unite electronique | |
| FR2793990A1 (fr) | Boitier electronique sur plaque et procede de fabrication d'un tel boitier | |
| FR3059154A1 (fr) | Circuit integre forme de deux puces connectees en serie | |
| FR2967815A1 (fr) | Procede de fabrication d'un dispositif a empilement de puces semiconductrices | |
| FR3097683A1 (fr) | Connexion de plusieurs circuits d'une puce électronique | |
| FR2681728A1 (fr) | Structure combinee de radiateur et de bornes de connexion pour un circuit integre hybride, et procede de fabrication de ce circuit. | |
| FR2845520A1 (fr) | Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d'interconnexion d'un module electronique, par ajout de matiere | |
| CH665060A5 (en) | Electronic module for integrated circuit mounting on PCB - has space provided between rows of connector pins for chips mounted on board through which pins pass | |
| FR2940528A1 (fr) | Composant electronique notamment capteur a effet hall | |
| EP1801919B1 (fr) | Connecteur électrique pour carte à circuit imprimé | |
| EP0905766A1 (fr) | Structure et procédé de réparation de circuits intégrés | |
| EP0221809A1 (fr) | Circuit hybride et procédé de fabrication d'un tel circuit | |
| FR2811508A1 (fr) | Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondante | |
| EP1307929A1 (fr) | Fabrication de capteurs pyroelectriques comprenant une couche pyroelectrique mice necessitant une polarisation electrique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20090630 |