FR2773418A1 - Procede de fabrication d'un conducteur de mot - Google Patents
Procede de fabrication d'un conducteur de mot Download PDFInfo
- Publication number
- FR2773418A1 FR2773418A1 FR9800082A FR9800082A FR2773418A1 FR 2773418 A1 FR2773418 A1 FR 2773418A1 FR 9800082 A FR9800082 A FR 9800082A FR 9800082 A FR9800082 A FR 9800082A FR 2773418 A1 FR2773418 A1 FR 2773418A1
- Authority
- FR
- France
- Prior art keywords
- layer
- silicon
- metal silicide
- silicide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 12
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 12
- 238000000151 deposition Methods 0.000 abstract description 7
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 abstract description 7
- 229910001930 tungsten oxide Inorganic materials 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 3
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010549 co-Evaporation Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Dans la fabrication d'un conducteur de mot (26) sur un substrat (20), on forme une couche de siliciure de métal (28) sur le conducteur de mot (26) en silicium polycristallin, et on forme ensuite sur cette couche une couche riche en silicium (30) qui est soit une couche supplémentaire de siliciure de métal ayant une concentration en silicium plus élevée, soit une couche de silicium pur.
Description
PROCEDE DE FABRICATION D'UN CONDUCTEUR DE MOT
L'invention concerne de façon générale la fabrication de circuits intégrés (Cl) à semiconducteurs, et elle concerne plus particulièrement la fabrication d'un conducteur de mot dans des circuits de mémoire vive dynamique.
L'invention concerne de façon générale la fabrication de circuits intégrés (Cl) à semiconducteurs, et elle concerne plus particulièrement la fabrication d'un conducteur de mot dans des circuits de mémoire vive dynamique.
Pour maximiser l'aire de surface d'un condensateur pour une mémoire vive dynamique (ou DRAM), le condensateur est formé de façon caractéristique au-dessus de conducteurs de mot. Cependant, du fait que les conducteurs de mot et les cellules de mémoire sont tous constitués par des couches conductrices, une couche isolante est nécessaire entre eux. L'oxyde de silicium et le nitrure de silicium sont tous deux largement utilisés à titre de couches isolantes. Cependant, I'utilisation de nitrure de silicium occasionne un effet de contrainte de potentiel sur la grille de transistor associée, et occasionne également des difficultés dans la définition du motif de la grille. De ce fait, L'oxyde de silicium est le matériau que l'on utilise le plus souvent pour cette application. On utilise fréquemment le dépôt pour former une couche d'oxyde de silicium (couche de recouvrement), et en particulier le dépôt chimique en phase vapeur à basse pression (ou LPCVD pour "low pressure chemical vapor deposition") à 700"C est préféré, du fait du rendement résultant.
On décrit dans ce qui suit un processus classique pour former un conducteur de mot qui est utilisé dans la fabrication d'une mémoire
DRAM.
DRAM.
En se référant à la figure 1A, on note qu'on fournit un substrat 10 avec une couche d'oxyde de grille 14 et un conducteur de mot 16. On forme ensuite une couche réfractaire de siliciure de tungsténe (WSi2) 18 sur le conducteur de mot 16, qui consiste en silicium polycristallin. Cette façon de procéder réduit la résistance d'interconnexion. Les siliciures qui présentent un intérêt peuvent être formés par trois techniques de base, chacune d'elles faisant intervenir un dépôt suivi par une étape thermique pour former le siliciure 18
1) dépôt de tungstène pur sur la couche de silicium polycristallin 16;
2) évaporation simultanée de silicium et de tungstène à partir de deux sources (co-évaporation); et
3) dépot de siliciure de tungstène par pulvérisation cathodique, soit à partir d'une cible composite, soit par co-pulvérisation cathodique ou par formation de couches multiples.
1) dépôt de tungstène pur sur la couche de silicium polycristallin 16;
2) évaporation simultanée de silicium et de tungstène à partir de deux sources (co-évaporation); et
3) dépot de siliciure de tungstène par pulvérisation cathodique, soit à partir d'une cible composite, soit par co-pulvérisation cathodique ou par formation de couches multiples.
En se référant maintenant à la figure 1B, on note qu'il est nécessaire de former une couche isolante 20 sur la surface de la couche de siliciure de tungstène 18, pour isoler la couche de siliciure de tungstène 18 vis-å-vis de couches qui seront déposées par la suite. On peut utiliser pour cette application de l'oxyde de silicium et du nitrure de silicium déposés en phase vapeur, mais une couche d'oxyde de silicium 20 formée par LPCVD à 700"C procure généralement de meilleures propriétés de matériau, et elle est donc préférée. La couche d'oxyde 20 qui est formée doit être stable et présenter des propriétés électriques et physiques appropriées. Cependant, en pratique, la surface de la couche de siliciure de tungstène 18 se convertit aisément en oxyde de tungstène en présence d'oxygène et à une température élevée, telle que 700"C. Bien que l'oxyde de tungstène soit initialement volatil, il reste inévitablement sur la surface supérieure de la couche de siliciure de tungstène 18 après le dépot de la couche d'oxyde de recouvrement 20, à cause du rendement du processus de dépôt. Par conséquent, la couche d'oxyde de tungstène (W03) 22, qui est indésirable, est inévitablement formée sous la couche d'oxyde de silicium 20. En d'autres termes, la couche d'oxyde de tungstène 22 est formée entre la couche de siliciure de tungstène 18 et la couche d'oxyde de silicium 20. En outre, la couche d'oxyde de tungstène 22 n'est pas lisse, et présente un certain nombre de zones concaves et convexes, ce qui fait que la surface de la couche d'oxyde de silicium 20 est également rugueuse. Un autre effet que l'on peut observer consiste en ce que la couche de silicium polycristallin 16 devient plus épaisse, tandis qu'au contraire la couche de siliciure de tungstène 18 devient plus mince. Les effets indésirables qui sont mentionnés ci-dessus rendent assez difficile la définition du motif du conducteur de mot 16.
Un but de l'invention est donc de procurer un procédé pour fabriquer un conducteur de mot qui surmonte les problèmes mentionnés cidessus.
L'invention atteint les buts indiqués ci-dessus en procurant un nouveau procédé de fabrication d'un conducteur de mot, qui comprend la formation d'un ensemble de lignes de grilles sur un substrat; la formation d'une première couche de siliciure de métal sur chaque ligne de grilles; et la formation d'une autre couche de siliciure de métal qui est riche en silicium, ou bien la formation, à la place, d'une couche de silicium sur la couche de siliciure de métal formée précédemment.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description détaillée qui va suivre d'un mode de réalisation préféré, donné à titre d'exemple non limitatif. La suite de la description se réfère aux dessins annexés, dans lesquels
Les figures 1A et 1B sont des coupes montrant un processus classique (de l'art antérieur) pour la fabrication d'un conducteur de mot; et
Les figures 2A à 2B sont des coupes montrant le processus d'un mode de réalisation préféré d'un procédé de fabrication d'un conducteur de mot conforme à l'invention.
Les figures 1A et 1B sont des coupes montrant un processus classique (de l'art antérieur) pour la fabrication d'un conducteur de mot; et
Les figures 2A à 2B sont des coupes montrant le processus d'un mode de réalisation préféré d'un procédé de fabrication d'un conducteur de mot conforme à l'invention.
En se référant tout d'abord à la figure 2A, on note qu'on fournit un substrat 20 avec une couche d'oxyde de grille 24 et un conducteur de mot 26 en silicium polycristallin. On forme ensuite sur le conducteur de mot 26 une couche de siliciure de métal réfractaire 20, de préférence un siliciure de tungstène. Du fait que les étapes de fabrication jusqu'à ce point sont connues de l'homme de l'art, il est inutile de les décrire en détail. Ensuite, on forme un siliciure de métal riche en silicium, ou même une couche de silicium pur, 30, sur la surface supérieure de la couche de siliciure de métal 28. La couche 30 a donc une concentration en silicium supérieure à celle de la couche 28. La couche de siliciure de métal riche en silicium, 30, est de préférence une couche de siliciure de tungstène qui est déposée par dépôt chimique en phase vapeur avec pour réactifs du chlorure de silicium (SiC12H2) et du fluorure de tungstène (WF6). Le fluorure de tungstène est un gaz corrosif, avec une densité relativement élevée, et une pression de vapeur modérément élevée à la température ambiante. On a utilisé avec succès, pour le dépôt de siliciure de tung sterne, un système à parois froides qui est disponible dans le commerce.
Le chlorure de silicium et le fluorure de tungstène peuvent être par exemple dans un rapport de 1:1.
En se référant ensuite à la figure 2B, on note qu'on forme ensuite une couche d'oxyde de recouvrement 32 sur la surface supérieure de la couche 30 de siliciure de tungstène riche en silicium, ou de silicium pur. Avec ce procédé, on a trouvé qu'il n'y a pas de formation nuisible d'oxyde de tungstène, ce qui permet de définir le motif du conducteur de mot avec moins de difficultés. En outre, on peut faire en sorte que la surface de la couche d'oxyde 32 reste lisse. De plus, le fait de traiter un conducteur de mot conformément au mode de réalisation préféré de l'invention qui est décrit ci-dessus, ne changera pas l'épaisseur de la couche de silicium polycristallin de grille, 26, ou de la couche de siliciure de métal 28.
II va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention.
Claims (6)
1. Procédé de fabrication d'un conducteur de mot (26), caractérisé en ce qu'il comprend les étapes suivantes on fournit un substrat (20); on forme une grille sur le substrat (20); on forme une première couche de siliciure de métal (28) sur la grille; et on forme une seconde couche de siliciure de métal (30) sur la première couche de siliciure de métal (28), la seconde couche de siliciure de métal (30) ayant une concentration en silicium supérieure à celle de la première couche de siliciure de métal (28).
2. Conducteur de mot d'une mémoire vive dynamique (ou
DRAM), caractérisé en ce qu'il est fabriqué conformément au procédé de la revendication 1.
3. Procédé selon la revendication 1 caractérisé en ce qu'il comprend en outre la formation d'une couche d'oxyde de recouvrement (32) au-dessus de la seconde couche de siliciure de métal (30).
4. Procédé de fabrication d'un conducteur de mot (26), caractérisé en ce qu'il comprend les étapes suivantes : on fournit un substrat (20); on forme une grille sur le substrat (20); on forme une couche de siliciure de métal (28) sur la grille; et on forme une couche de silicium (30) sur la couche de siliciure de métal (28).
5. Conducteur de mot d'une mémoire vive dynamique (ou
DRAM), caractérisé en ce qu'il est fabriqué conformément au procédé de la revendication 4.
6. Procédé selon la revendication 3. caractérisé en ce qu'il comprend en outre la formation d'une couche d'oxyde de recouvrement (32) sur la couche de silicium (30).
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9624435A GB2319658B (en) | 1996-09-21 | 1996-11-25 | Method of fabricating a word line |
| DE19648733A DE19648733C2 (de) | 1996-09-21 | 1996-11-25 | Verfahren zur Herstellung von Wortzeilen in dynamischen Schreib-Lesespeichern |
| JP9011965A JPH10107034A (ja) | 1996-09-21 | 1997-01-07 | ワードラインの製造方法 |
| NL1007868A NL1007868C2 (nl) | 1996-09-21 | 1997-12-23 | Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling. |
| FR9800082A FR2773418B1 (fr) | 1996-09-21 | 1998-01-07 | Procede de fabrication d'un conducteur de mot |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW085111565A TW316326B (en) | 1996-09-21 | 1996-09-21 | Manufacturing method of word line |
| GB9624435A GB2319658B (en) | 1996-09-21 | 1996-11-25 | Method of fabricating a word line |
| NL1007868A NL1007868C2 (nl) | 1996-09-21 | 1997-12-23 | Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling. |
| FR9800082A FR2773418B1 (fr) | 1996-09-21 | 1998-01-07 | Procede de fabrication d'un conducteur de mot |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2773418A1 true FR2773418A1 (fr) | 1999-07-09 |
| FR2773418B1 FR2773418B1 (fr) | 2002-12-06 |
Family
ID=27447012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9800082A Expired - Fee Related FR2773418B1 (fr) | 1996-09-21 | 1998-01-07 | Procede de fabrication d'un conducteur de mot |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH10107034A (fr) |
| DE (1) | DE19648733C2 (fr) |
| FR (1) | FR2773418B1 (fr) |
| GB (1) | GB2319658B (fr) |
| NL (1) | NL1007868C2 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290781B1 (ko) * | 1998-06-30 | 2001-06-01 | 박종섭 | 반도체 소자 및 그 제조방법 |
| JP2000294775A (ja) * | 1999-04-07 | 2000-10-20 | Sony Corp | 半導体装置の製造方法 |
| US7243027B2 (en) | 2005-07-07 | 2007-07-10 | Schlumberger Technology Corporation | Method and system to generate deliverable files |
| KR100771538B1 (ko) | 2005-12-14 | 2007-10-31 | 주식회사 하이닉스반도체 | 낮은 저항의 텅스텐-폴리사이드 게이트 및 리세스채널을갖는 반도체소자의 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263243A (ja) * | 1985-05-17 | 1986-11-21 | Matsushita Electronics Corp | 高融点金属シリサイド配線の製造方法 |
| JPS6376479A (ja) * | 1986-09-19 | 1988-04-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63227058A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electronics Corp | 高融点金属シリサイドゲ−トｍｏｓ電界効果トランジスタ |
| JPS63272028A (ja) * | 1987-04-30 | 1988-11-09 | Oki Electric Ind Co Ltd | 高融点金属シリサイド膜の形成方法 |
| US5635765A (en) * | 1996-02-26 | 1997-06-03 | Cypress Semiconductor Corporation | Multi-layer gate structure |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4128670A (en) * | 1977-11-11 | 1978-12-05 | International Business Machines Corporation | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance |
| US4389257A (en) * | 1981-07-30 | 1983-06-21 | International Business Machines Corporation | Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes |
| US4851295A (en) * | 1984-03-16 | 1989-07-25 | Genus, Inc. | Low resistivity tungsten silicon composite film |
| JPS61276373A (ja) * | 1985-05-31 | 1986-12-06 | Nippon Texas Instr Kk | 半導体装置の製造工程 |
| JPS61296764A (ja) * | 1985-06-25 | 1986-12-27 | Mitsubishi Electric Corp | 金属電極配線膜を有する半導体装置 |
| US4690730A (en) * | 1986-03-07 | 1987-09-01 | Texas Instruments Incorporated | Oxide-capped titanium silicide formation |
| US4737474A (en) * | 1986-11-17 | 1988-04-12 | Spectrum Cvd, Inc. | Silicide to silicon bonding process |
| JPS63133672A (ja) * | 1986-11-26 | 1988-06-06 | Nec Corp | 半導体装置 |
| US4774201A (en) * | 1988-01-07 | 1988-09-27 | Intel Corporation | Tungsten-silicide reoxidation technique using a CVD oxide cap |
| JPH0273669A (ja) * | 1988-09-09 | 1990-03-13 | Sony Corp | 半導体装置 |
| KR930004295B1 (ko) * | 1988-12-24 | 1993-05-22 | 삼성전자 주식회사 | Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법 |
| US4981442A (en) * | 1989-03-23 | 1991-01-01 | Nippon Acchakutanshi Seizo Kabushiki Kaisha | Electrical harness |
| US4978637A (en) * | 1989-05-31 | 1990-12-18 | Sgs-Thomson Microelectronics, Inc. | Local interconnect process for integrated circuits |
| KR920015622A (ko) * | 1991-01-31 | 1992-08-27 | 원본미기재 | 집적 회로의 제조방법 |
| US5591674A (en) * | 1991-12-30 | 1997-01-07 | Lucent Technologies Inc. | Integrated circuit with silicon contact to silicide |
| JP3067433B2 (ja) * | 1992-12-04 | 2000-07-17 | キヤノン株式会社 | 半導体装置の製造方法 |
| JPH06334453A (ja) * | 1993-05-25 | 1994-12-02 | Canon Inc | 増幅装置 |
-
1996
- 1996-11-25 GB GB9624435A patent/GB2319658B/en not_active Expired - Fee Related
- 1996-11-25 DE DE19648733A patent/DE19648733C2/de not_active Expired - Fee Related
-
1997
- 1997-01-07 JP JP9011965A patent/JPH10107034A/ja active Pending
- 1997-12-23 NL NL1007868A patent/NL1007868C2/nl not_active IP Right Cessation
-
1998
- 1998-01-07 FR FR9800082A patent/FR2773418B1/fr not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263243A (ja) * | 1985-05-17 | 1986-11-21 | Matsushita Electronics Corp | 高融点金属シリサイド配線の製造方法 |
| JPS6376479A (ja) * | 1986-09-19 | 1988-04-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63227058A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electronics Corp | 高融点金属シリサイドゲ−トｍｏｓ電界効果トランジスタ |
| JPS63272028A (ja) * | 1987-04-30 | 1988-11-09 | Oki Electric Ind Co Ltd | 高融点金属シリサイド膜の形成方法 |
| US5635765A (en) * | 1996-02-26 | 1997-06-03 | Cypress Semiconductor Corporation | Multi-layer gate structure |
Non-Patent Citations (4)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 011, no. 117 (E - 498) 11 April 1987 (1987-04-11) * |
| PATENT ABSTRACTS OF JAPAN vol. 012, no. 308 (E - 647) 22 August 1988 (1988-08-22) * |
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 023 (E - 705) 19 January 1989 (1989-01-19) * |
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 097 (E - 723) 7 March 1989 (1989-03-07) * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2319658B (en) | 2001-08-22 |
| JPH10107034A (ja) | 1998-04-24 |
| NL1007868C2 (nl) | 1999-06-24 |
| DE19648733C2 (de) | 2002-11-07 |
| DE19648733A1 (de) | 1998-04-16 |
| FR2773418B1 (fr) | 2002-12-06 |
| GB2319658A (en) | 1998-05-27 |
| GB9624435D0 (en) | 1997-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0002165B1 (fr) | Procédé de fabrication d'une structure de conducteurs et application aux transistors à effet de champ | |
| EP0325808B1 (fr) | Procédé pour établir une structure d'interconnexion électrique sur un dispositif semiconducteur au silicium | |
| EP0005721A1 (fr) | Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal | |
| KR930003243A (ko) | (111) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법 | |
| FR2512274A1 (fr) | Procede de fabrication d'une metallisation en siliciure de cobalt pour un transistor | |
| JPH11330006A (ja) | 導体のための超薄単一相障壁層およびその製法 | |
| FR2774809A1 (fr) | Structure de couches barriere comportant deux couches et procede de fabrication | |
| KR20020001375A (ko) | 커패시터 제조 방법 | |
| US5963828A (en) | Method for tungsten nucleation from WF6 using titanium as a reducing agent | |
| EP0490761A1 (fr) | Procédé de réalisation d'une barrière de diffusion électriquement conductrice à l'interface métal/silicium d'un transistor MOS et transistor correspondant | |
| FR2641126A1 (en) | Method of forming low-resistance contacts with pre-ohmic regions of n<+> and p<+> types in integrated circuits | |
| EP0362081B1 (fr) | Procédé de formation autoalignée de siliciure de tungstène | |
| FR2965661A1 (fr) | Procédé de fabrication de transistors mos a différents types d'empilements de grilles | |
| FR2773418A1 (fr) | Procede de fabrication d'un conducteur de mot | |
| US20020090785A1 (en) | Buried bit line memory circuitry | |
| EP0900859B1 (fr) | Procédé de dépôt d'une couche diélectric de Ta205 | |
| EP0206929B1 (fr) | Procédé de fabrication d'un circuit intégré et notamment d'une mémoire eprom comportant deux composants distincts isolés électriquement | |
| US6103606A (en) | Method of fabricating a word line | |
| FR2770028A1 (fr) | Procede de fabrication d'une structure d'interconnexion pour un dispositif a circuit integre | |
| FR2781603A1 (fr) | Procede de formation d'une capacite sur un circuit integre | |
| WO2001035448A2 (fr) | Procede de fabrication d'un condensateur empile pour dram | |
| FR2884649A1 (fr) | Procede de fabrication d'un circuit integre comprenant un condensateur avec une electrode en cuivre | |
| EP0279752B1 (fr) | Procédé de formation de trous de passage métallisés de hauteurs inégales | |
| JPH1056017A (ja) | 半導体素子のビットライン及びその製造方法 | |
| EP4006997B1 (fr) | Procédé de réalisation d'un dispositif quantique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20140930 |