FR2765417A1 - Filtre passe-bas analogique a double echantillonnage - Google Patents
Filtre passe-bas analogique a double echantillonnage Download PDFInfo
- Publication number
- FR2765417A1 FR2765417A1 FR9808317A FR9808317A FR2765417A1 FR 2765417 A1 FR2765417 A1 FR 2765417A1 FR 9808317 A FR9808317 A FR 9808317A FR 9808317 A FR9808317 A FR 9808317A FR 2765417 A1 FR2765417 A1 FR 2765417A1
- Authority
- FR
- France
- Prior art keywords
- signal
- terminal
- capacitor
- output
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Networks Using Active Elements (AREA)
Abstract
L'invention concerne un filtre passe-bas analogique à double échantillonnage (70) comprenant des premiers moyens (1) pour charger et/ ou décharger un moyen de stockage de charge (Cinp1, Cinp2) en réponse à un signal de commande à la réception d'un premier signal d'entrée analogique (Vinp) à partir d'une première borne d'entrée; des seconds moyens (2) pour charger et/ ou décharger un moyen de stockage de charge (Cinn1, Cinn2) en réponse à un signal de commande à la réception d'un second signal d'entrée analogique (Vinn) à partir d'une seconde borne d'entrée; un amplificateur opérationnel à entrée différentielle et sortie asymétrique (4) pour amplifier la différence entre des sorties des moyens 1, 2); un moyen (3) pour commander un gain et générer un pôle d'une fonction de transfert de l'amplificateur; et un filtre passe-bas (5) pour filtrer un signal amplifié fourni par l'amplificateur, puis transférer un signal filtré à une borne de sortie finale.
Description
Filtre passe-bas analogique à double échantillonnage
La présente invention concerne un filtre passe-bas analogique à double échantillonnage destiné à éliminer des signaux à haute fréquence tout en convertissant des entrées différentielles en une sortie asymétrique à l'aide de commutateurs analogiques, des combinaisons de condensateurs et d'un amplificateur opérationnel à entrée différentielle et sortie asymétrique.
La présente invention concerne un filtre passe-bas analogique à double échantillonnage destiné à éliminer des signaux à haute fréquence tout en convertissant des entrées différentielles en une sortie asymétrique à l'aide de commutateurs analogiques, des combinaisons de condensateurs et d'un amplificateur opérationnel à entrée différentielle et sortie asymétrique.
D'une manière générale, bien qu'un traitement de signaux soit réalisé selon un mode d'entrées différentielles et de sorties différentielles, le signal de sortie final doit se présenter sous la forme d'un signal de sortie asymétrique pour permettre d'obtenir une gamme dynamique importante dans le cas de signaux analogiques audio, par exemple.
D'autre part, un amplificateur opérationnel à entrée différentielle et sortie différentielle (également appelé un amplificateur opérationnel totalement différentiel) est en général utilisé pour améliorer la gamme dynamique et le rapport d'élimination d'alimentation en courant (PSRR) d'un convertisseur numérique-analogique (DAC) sigma-delta (E tel qu'un DAC audio et vocal, auquel une méthode de suréchantillonnage est appliquée. Dans ce cas, toutefois, un circuit convertisseur à sortie asymétrique est également nécessaire pour fournir le signal final unique. En outre, ce circuit à entrée différentielle et sortie asymétrique a en général une fonction supplémentaire de filtrage passe-bas.
La figure 1 représente un exemple de filtre passe-bas analogique à entrée différentielle et sortie asymétrique conventionnel utilisé dans le DAC audio de la Société Burr
Brown. Comme on peut le voir sur le dessin, 6 résistances passives R1 à R6 et 4 condensateurs C1 à C4 sont organisés pour jouer le rôle d'un filtre passe-bas secondaire.
Brown. Comme on peut le voir sur le dessin, 6 résistances passives R1 à R6 et 4 condensateurs C1 à C4 sont organisés pour jouer le rôle d'un filtre passe-bas secondaire.
Cependant, le filtre passe-bas analogique à entrée différentielle et sortie asymétrique conventionnel nécessite une surface de puce importante lorsqu'il est mis en oeuvre sur une puce de semi-conducteur. De plus, si le pôle du filtre passe dans une gamme de fréquences basses, la constante de temps du circuit résistance-capacité du filtre doit être rendue supérieure à celle utilisée dans le cas d'une gamme de fréquences élevées. Par conséquent, la surface de puce requise est beaucoup plus importante. Comme cela a été décrit précédemment, la surface de puce importante du filtre conventionnel est due au nombre des résistances-passives et des condensateurs.
La présente invention a donc été conçue dans le but de remédier au problème susmentionné et propose, à cet effet, un filtre passe-bas analogique à double échantillonnage qui utilise une surface de puce moins importante tout en convertissant des signaux d'entrée analogiques différentiels en une sortie asymétrique avec une grande précision.
Pour atteindre ce but et conformément à l'un des aspects de la présente invention, il est proposé un filtre passe-bas analogique à double échantillonnage destiné à convertir des entrées différentielles de premier et second signaux analogiques en un signal de sortie asymétrique, le filtre passe-bas analogique à double échantillonnage comportant des première et seconde bornes d'entrée et une borne de sortie finale et étant caractérisé en ce qu'il comprend:
des premiers moyens de charge/décharge comprenant au moins un moyen de stockage de charge et destinés à charger et/ou décharger le moyen de stockage de charge en réponse à au moins un signal de commande lors de la réception d'un premier signal d'entrée analogique à partir de la première borne d'entrée;
des seconds moyens de charge/décharge comprenant au moins un moyen de stockage de charge et destinés à charger et/ou décharger le moyen de stockage de charge en réponse à au moins un signal de commande lors de la réception d'un second signal d'entrée analogique à partir de la seconde borne d'entrée;
un amplificateur opérationnel à entrée différentielle et sortie asymétrique destiné à amplifier la différence entre des sorties des premiers et seconds moyens de charge/décharge;
un moyen de commande de gain et de génération de pôle destiné à commander un gain de l'amplificateur opérationnel à entrée différentielle et sortie asymétrique et à générer un pôle d'une fonction de transfert de ce dernier, moyen de commande de gain et de génération de pôle qui est relié à une borne d'entrée de l'amplificateur opérationnelqet à la borne de sortie finale; et
un moyen de filtrage passe-bas destiné à filtrer un signal amplifié fourni par l'amplificateur opérationnel à entrée différentielle et sortie asymétrique, puis à transférer un signal filtré à la borne de sortie finale.
des premiers moyens de charge/décharge comprenant au moins un moyen de stockage de charge et destinés à charger et/ou décharger le moyen de stockage de charge en réponse à au moins un signal de commande lors de la réception d'un premier signal d'entrée analogique à partir de la première borne d'entrée;
des seconds moyens de charge/décharge comprenant au moins un moyen de stockage de charge et destinés à charger et/ou décharger le moyen de stockage de charge en réponse à au moins un signal de commande lors de la réception d'un second signal d'entrée analogique à partir de la seconde borne d'entrée;
un amplificateur opérationnel à entrée différentielle et sortie asymétrique destiné à amplifier la différence entre des sorties des premiers et seconds moyens de charge/décharge;
un moyen de commande de gain et de génération de pôle destiné à commander un gain de l'amplificateur opérationnel à entrée différentielle et sortie asymétrique et à générer un pôle d'une fonction de transfert de ce dernier, moyen de commande de gain et de génération de pôle qui est relié à une borne d'entrée de l'amplificateur opérationnelqet à la borne de sortie finale; et
un moyen de filtrage passe-bas destiné à filtrer un signal amplifié fourni par l'amplificateur opérationnel à entrée différentielle et sortie asymétrique, puis à transférer un signal filtré à la borne de sortie finale.
De préférence, les premiers et seconds moyens de charge/décharge sont respectivement sensibles à des signaux d'horloge déphasés pour charger et/ou décharger les moyens de stockage de charge.
De préférence également, les premiers moyens de charge/décharge comprennent plusieurs unités de charge/décharge destinées à charger le premier signal d'entrée analogique dans les moyens de stockage de charge et/ou à le décharger de ceux-ci en réponse aux signaux d'horloge déphasés, à des moments différents.
Conformément à une caractéristique particulière de l'invention, les unités de charge/décharge comprennent un premier moyen commutateur destiné à commuter le premier signal d'entrée analogique; un condensateur dont une première borne est reliée au premier moyen commutateur; un second moyen commutateur relié à une seconde borne du condensateur et à l'une des bornes d'entrée de l'amplificateur opérationnel à entrée différentielle et sortie asymétrique; un troisième moyen commutateur relié à la première borne du condensateur et à la masse; et un quatrième moyen commutateur relié à la seconde borne du condensateur et à la masse, le quatrième moyen commutateur étant sensible à un premier signal d'horloge, tandis que le premier moyen commutateur est sensible à un signal retardé du premier signal d'horloge, le second moyen commutateur etant sensible à un second signal d'horloge, tandis que le troisième moyen commutateur est sensible à un signal retardé du second signal d'horloge, les premier et second signaux d'horloge étant déphasés d'environ 180 degrés afin que les moyens de stockage de charge soient chargés et/ou déchargés à des moments différents.
De préférence, les seconds moyens de charge/décharge comprennent plusieurs unités de charge/décharge-destinées à charger le second signal d'entrée analogique dans les moyens de stockage de charge et/ou à le décharger de ceux-ci en réponse aux signaux d'horloge de phase différente, à des moments différents dans le temps.
Conformément à une autre caractéristique de l'invention, les unités de charge/décharge comprennent un premier moyen commutateur destiné à commuter le second signal d'entrée analogique; un second moyen commutateur relié au premier moyen commutateur et à l'une des bornes d'entrée de l'amplificateur opérationnel à entrée différentielle et sortie asymétrique; un condensateur monté entre les premier et second moyens commutateurs; et des troisième et quatrième moyens commutateurs reliés à l'une des bornes du condensateur et à la masse, troisième et quatrième moyens commutateurs qui sont montés en parallèle; le second moyen commutateur étant sensible à un premier signal d'horloge, tandis que le troisième moyen commutateur est sensible à un signal retardé du premier signal d'horloge, le quatrième moyen commutateur etant sensible à un second signal d'horloge, tandis que le premier moyen commutateur est sensible à un signal retardé du second signal d'horloge, les premier et second signaux d'horloge étant déphasés d'environ 180 degrés afin que les moyens de stockage de charge soient chargés et/ou déchargés à des moments différents.
De préférence, le moyen de commande de gain et de génération de pôle comprend une résistance et un condensateur reliés en commun à l'une des bornes d'entrée et à la borne de sortie de l'amplificateur opérationnel à entrée différentielle et sortie asymétrique.
De préférence également, le moyen de filtrage passe-bas comprend une résistance reliée à la borne de sortie de l'amplificateur opérationnel à entrée différentielle et sortie asymétrique et à la borne de sortie finale; et un condensateur relié à la borne de sortie finale.
Ce qui précède, ainsi que d'autres buts, caractéristiques et avantages de la présente invention, ressortira plus clairement de la description détaillée suivante d'un mode de réalisation préféré donnée à titre d'exemple nullement limitatif en référence aux dessins annexés dans lesquels:
la figure 1 est un schéma de circuit d'un premier filtre passe-bas analogique conventionnel;
la figure 2 est un schéma de circuit d'un second filtre passe-bas analogique à une seule entrée et sortie asymétrique conventionnel, destiné à expliquer un principe de la présente invention;
la figure 3 représente une courbe caractéristique
Vin-Vout du filtre passe-bas de la figure 2;
la figure 4 est un schéma de circuit d'un troisième filtre passe-bas analogique conventionnel, destiné à expliquer le principe de la présente invention;
la figure 5 est un schéma de circuit d'un quatrième filtre passe-bas analogique conventionnel, destiné à expliquer le principe de la présente invention;
la figure 6 est un schéma de circuit d'un cinquième filtre passe-bas analogique conventionnel, destiné à expliquer le principe de la présente invention;
la figure 7 est un schéma de circuit d'un filtre passebas analogique selon la présente invention; et
la figure 8 est un chronogramme du filtre passe-bas analogique de la figure 7.
la figure 1 est un schéma de circuit d'un premier filtre passe-bas analogique conventionnel;
la figure 2 est un schéma de circuit d'un second filtre passe-bas analogique à une seule entrée et sortie asymétrique conventionnel, destiné à expliquer un principe de la présente invention;
la figure 3 représente une courbe caractéristique
Vin-Vout du filtre passe-bas de la figure 2;
la figure 4 est un schéma de circuit d'un troisième filtre passe-bas analogique conventionnel, destiné à expliquer le principe de la présente invention;
la figure 5 est un schéma de circuit d'un quatrième filtre passe-bas analogique conventionnel, destiné à expliquer le principe de la présente invention;
la figure 6 est un schéma de circuit d'un cinquième filtre passe-bas analogique conventionnel, destiné à expliquer le principe de la présente invention;
la figure 7 est un schéma de circuit d'un filtre passebas analogique selon la présente invention; et
la figure 8 est un chronogramme du filtre passe-bas analogique de la figure 7.
Une description détaillée du mode de réalisation préféré de la présente invention va d'abord être donnée en référence à la figure 2.
Sur cette figure, on peut voir un schéma de circuit d'un filtre passe-bas secondaire analogique à une seule entrée et à sortie asymétrique 20 conventionnel. La fonction de transfert (Vout/Vin) du filtre passe-bas 20 de la figure 2 est donnée par l'équation suivante:
dans laquelle le pôle P1 est 1 , et le pôle
2#R2C1
Si la tension d'entrée Vin du filtre passe-bas 20 est un signal d'échantillonnage/blocage fourni par un filtre à capacités commutées, par exemple, la tension de sortie Vout est le signal dont la composante de haute fréquence est éliminée, comme indiqué sur la figure 3.
dans laquelle le pôle P1 est 1 , et le pôle
2#R2C1
Si la tension d'entrée Vin du filtre passe-bas 20 est un signal d'échantillonnage/blocage fourni par un filtre à capacités commutées, par exemple, la tension de sortie Vout est le signal dont la composante de haute fréquence est éliminée, comme indiqué sur la figure 3.
Un autre filtre passe-bas conventionnel 40 est représenté sur la figure 4. Dans ce cas, la tension de sortie
Vout du filtre passe-bas 40 est donnée par l'équation suivante:
Vout du filtre passe-bas 40 est donnée par l'équation suivante:
Ici, si Vinpl=Vinp2 A Vinp, Vinnl=Vinn2 fl, Vinn et les entrées sont différentielles, c'est-à-dire que Vinp = -Vinn, alors
Vinp = -Vinn A Vin ... (3) et, l'équation (2) ci-dessus devient:
Vinp = -Vinn A Vin ... (3) et, l'équation (2) ci-dessus devient:
Par conséquent, la fonction de transfert Vout/Vin peut s'écrire de la manière suivante:
et le filtre passe-bas 40 fonctionne à la manière d'un filtre passe-bas secondaire.
et le filtre passe-bas 40 fonctionne à la manière d'un filtre passe-bas secondaire.
Comme cela est indiqué dans les équations (1) et (4), étant donné que le gain dans l'équation (4) est quatre fois supérieur à celui de l'équation (1), il est possible d'obtenir le même signal de sortie en faisant en sorte que la valeur de la résistance passive R1 de la figure 4 représente 4 fois la valeur initiale. En d'autres termes, si la résistance passive R1 est remplacée par une résistance dont la valeur ohmique est 4R1, la capacité C du condensateur est de l/(4fsR1), fs étant la fréquence d'échantillonnage, et la valeur ohmique est l/(fsC). Cela signifie que si la résistance passive R1 est remplacée par 4R1 par la méthode des capacités commutées, le filtre passe-bas 40 devient un filtre passe-bas 50 représenté sur la figure 5, et la fonction de transfert du filtre passe-bas 50 est donnée par l'équation suivante:
qui est semblable à l'équation (1).
En outre, le filtre passe-bas 40 fonctionne de la même manière que le filtre passe-bas 20. Sur la figure 5, +1 et 2 sont des signaux d'horloge de commutation complémentaires appliqués aux gâchettes des commutateurs analogiques.
De même, si la méthode des capacités commutées mentionnée ci-dessus est appliquée dans le cas d'entrées différentielles, le filtre passe-bas 40 devient un filtre passe-bas 60 représenté sur la figure 6. La capacité C' des condensateurs utilisés dans le filtre passe-bas 60 représente un quart de la capacité C du condensateur utilisé dans le filtre passe-bas 40 (c'est-à-dire que C' = C/4). Comme on peut le voir à partir des figures 5 et 6, la surface de puce nécessaire pour le filtre passe-bas 60 peut être pratiquement identique à celle requise pour le filtre passe-bas 50. De plus, le fonctionnement du filtre passe-bas 60 est le même que celui du filtre passe-bas 20.
La description détaillée du mode de réalisation préféré de la présente invention va être poursuivie en référence au principe décrit ci-dessus de la présente invention et à la figure 7.
La figure 7 est un schéma de circuit d'un filtre passe-bas analogique selon la présente invention destiné à convertir des entrées différentielles en une sortie asynchrone. Comme cela est visible sur la figure 7, un filtre passe-bas 70 comprend des premier et second moyens de charge/décharge de signaux analogiques 1 et 2 destinés à recevoir des signaux analogiques différentiels Vinp et Vinn et à charger et/ou décharger des condensateurs, un amplificateur opérationnel à entrées différentielles et à sortie asynchrone 4 destiné à amplifier la différence entre ses bornes d'entrée. La borne d'entrée négative (-) de l'amplificateur opérationnel 4 est reliée à la borne de sortie commune des moyens de charge/décharge de signaux analogiques 1 et 2, tandis que sa borne d'entrée positive (+) est reliée à la masse. En outre, un moyen de commande de gain et de génération de pôle 3 est monté entre la borne d'entrée négative et la borne de sortie de l'amplificateur opérationnel 4 pour commander le gain de ce dernier, et pour générer le pôle de la fonction de transfert de l'amplificateur opérationnel 4, et un moyen de filtrage passe-bas 5 est monté entre la borne de sortie de l'amplificateur opérationnel 4 et la borne de sortie asymétrique finale Vout pour filtrer le signal de sortie de l'amplificateur opérationnel 4.
Les premiers moyens de charge/décharge de signal analogique chargent des premiers et second condensateurs
Cinpl et Cinp2 pendant qu'ils reçoivent le signal d'entrée analogique Vinp et déchargent les condensateurs Cinpl et
Cinp2 sur la borne d'entrée négative de l'amplificateur opérationnel 4. De même, les seconds moyens de charge/décharge de signal analogique chargent des troisième et quatrième condensateurs Cinnl et Cinn2 pendant qu'ils reçoivent le signal d'entrée analogique Vinn et déchargent les condensateurs Cinnl et Cinn2 sur la borne d'entrée négative de l'amplificateur opérationnel 4.
Cinpl et Cinp2 pendant qu'ils reçoivent le signal d'entrée analogique Vinp et déchargent les condensateurs Cinpl et
Cinp2 sur la borne d'entrée négative de l'amplificateur opérationnel 4. De même, les seconds moyens de charge/décharge de signal analogique chargent des troisième et quatrième condensateurs Cinnl et Cinn2 pendant qu'ils reçoivent le signal d'entrée analogique Vinn et déchargent les condensateurs Cinnl et Cinn2 sur la borne d'entrée négative de l'amplificateur opérationnel 4.
Les premiers moyens de charge/décharge de signal analogique 1 comprennent des première et seconde unités de charge/décharge 11 et 12 respectivement destinées à charger le signal d'entrée analogique Vinp dans les condensateurs
Cinpl et Cinp2 et/ou à le décharger de ceux-ci en réponse à l'action de commutateurs SW1 à SW8, chacune des unités de charge/décharge 11 et 12 comprenant 4 commutateurs analogiques et un condensateur.
Cinpl et Cinp2 et/ou à le décharger de ceux-ci en réponse à l'action de commutateurs SW1 à SW8, chacune des unités de charge/décharge 11 et 12 comprenant 4 commutateurs analogiques et un condensateur.
La première unité de charge/décharge 11 comprend un premier commutateur SW1 relié à une borne d'entrée pour commuter le signal d'entrée Vinp, le premier condensateur
Cinpl relié au premier commutateur SW1, un second-commutateur
SW2 relié au premier condensateur Cinpl et à la borne d'entrée négative de l'amplificateur opérationnel 4, un troisième commutateur SW3 relié au premier condensateur Cinpl et à la masse, et un quatrième commutateur SW4 relié au premier condensateur Cinpl et à la masse.
Cinpl relié au premier commutateur SW1, un second-commutateur
SW2 relié au premier condensateur Cinpl et à la borne d'entrée négative de l'amplificateur opérationnel 4, un troisième commutateur SW3 relié au premier condensateur Cinpl et à la masse, et un quatrième commutateur SW4 relié au premier condensateur Cinpl et à la masse.
La seconde unité de charge/décharge 12 comprend un cinquième commutateur SW5 relié à la borne d'entrée pour commuter le signal d'entrée Vinp, le second condensateur
Cinp2 relié au cinquième commutateur SW5, un sixième commutateur SW6 relié au second condensateur Cinp2 et à la borne d'entrée négative de l'amplificateur opérationnel 4, un septième commutateur SW7 relié au second condensateur Cinp2 et à la masse, et un huitième commutateur SW8 relié au second condensateur Cinp2 et à la masse.
Cinp2 relié au cinquième commutateur SW5, un sixième commutateur SW6 relié au second condensateur Cinp2 et à la borne d'entrée négative de l'amplificateur opérationnel 4, un septième commutateur SW7 relié au second condensateur Cinp2 et à la masse, et un huitième commutateur SW8 relié au second condensateur Cinp2 et à la masse.
D'autre part, les seconds moyens de charge/décharge de signal analogique 2 comprennent des troisième et quatrième unités de charge/décharge 21 et 22 respectivement destinées à charger le signal d'entrée analogique Vinn dans les condensateurs Cinnl et Cinn2 et à le décharger de ceux-ci en réponse à l'action de commutateurs SW9 à SW16, chacune des troisième et quatrième unités de charge/décharge 21 et 22 comprenant 4 commutateurs analogiques et un condensateur.
La troisième unité de charge/décharge 21 comprend un neuvième commutateur SW9 relié à une autre borne d'entrée pour commuter le signal d'entrée Vinn, un dixième commutateur SW10 relié au neuvième commutateur SW9 et à la borne d'entrée négative de l'amplificateur opérationnel 4, le troisième condensateur Cinnl relié à un noeud situé entre les neuvième et dixième commutateurs SW9 et SW10, un onzième commutateur
SW11 relié au troisième condensateur Cinnl et à la masse, et un douzième commutateur SW12 également relié au troisième condensateur Cinnl et à la masse.
SW11 relié au troisième condensateur Cinnl et à la masse, et un douzième commutateur SW12 également relié au troisième condensateur Cinnl et à la masse.
La quatrième unité de charge/décharge 22 comprend un troisième commutateur SW13 relié à l'autre borne d'entrée pour commuter le signal d'entrée Vinn, un quatrième commutateur SW14 relié au treizième commutateur SW13 et à la borne d'entrée négative de l'amplificateur opérationnel 4, le quatrième condensateur Cinn2 relié à un noeud situé entre les treizième et quatorzième commutateurs SW13 et SW14, un quinzième commutateur SW15 relié au quatrième condensateur
Cinn2 et à la masse, et un seizième commutateur SW16 également relié au quatrième condensateur Cinn2 et à la masse.
Cinn2 et à la masse, et un seizième commutateur SW16 également relié au quatrième condensateur Cinn2 et à la masse.
Les commutateurs SW1 à SW16 sont groupés en quatre groupes qui reçoivent quatre signaux d'horloge déphasés, les fréquences communes des signaux d'horloge étant fs. Les commutateurs SW1 à SW16 chargent et/ou déchargent les condensateurs Cinpl, Cinp2, Cinnl et Cinn2 en réponse à ces signaux d'horloge, comme cela sera décrit ci-après.
Les opérations de commutation des commutateurs SW1 à SW16 vont maintenant être décrites en détail en référence à la figure 8. La figure 8 est un chronogramme des signaux d'horloge appliqués aux commutateurs SW1 à SW16. Lorsque le signal est "haut", le commutateur auquel le signal est appliqué est passant, tandis que lorsque le signal est "bas", le commutateur est non passant.
Comme cela est visible sur la figure 7, les commutateurs SW4, SW6, SW10 et SW16 reçoivent un premier signal d'horloge les commutateurs SWl, SW7, SW11 et SW13 reçoivent un premier signal d'horloge retardé #1d, les commutateurs SW2,
SW8, SW12 et SW14 reçoivent un second signal d'horloge 2 et les commutateurs SW3, SW5, SW9 et SW15 reçoivent un second signal d'horloge retardé +2d. En outre, comme cela est visible sur la figure 8, le premier signal d'horloge +1 et le second signal d'horloge sont déphasés d'environ 180 degrés.
SW8, SW12 et SW14 reçoivent un second signal d'horloge 2 et les commutateurs SW3, SW5, SW9 et SW15 reçoivent un second signal d'horloge retardé +2d. En outre, comme cela est visible sur la figure 8, le premier signal d'horloge +1 et le second signal d'horloge sont déphasés d'environ 180 degrés.
Autrement dit, lorsqu'un signal est "haut", l'autre est "bas", et vice versa.
Lorsque le premier signal d'horloge 1 et le premier signal d'horloge retardé Qld deviennent successivement "hauts", les commutateurs SW1 et SW4 de la première unité de charge/décharge 11 sont rendus passants de sorte que la tension d'entrée Vinp est transférée pour charger le premier condensateur Cinpl, et les commutateurs SW6 et SW7 de la seconde unité de charge/décharge 12 sont rendus passants de sorte que la tension Vinp chargée précédemment du second condensateur Cinp2 est déchargée et transférée à la borne d'entrée négative de l'amplificateur opérationnel 4.
Puis, après que le premier signal d'horloge 1 et le premier signal d'horloge retardé fld sont devenus successivement "bas" et lorsque le second signal d'horloge 2 et le second signal d'horloge retardé 2d deviennent successivement "hauts", les commutateurs SW2 et SW3 de la première unité de charge/décharge 11 sont rendus passants de sorte que la tension Vinp chargée précédemment du premier condensateur Cinpl est déchargée et transférée à la borne d'entrée négative de l'amplificateur opérationnel 4. De plus, les commutateurs SW5 et SW8 de la seconde unité de charge/décharge 12 sont rendus passants de sorte que la tension d'entrée Vinp est transférée pour charger le second condensateur Cinp2.
Comme cela a été décrit précédemment, étant donné que les moyens de charge/décharge 1 ou 2 chargent et déchargent le condensateur au cours d'un seul cycle d'horloge, le filtre passe-bas 70 de la présente invention réalise une double opération d'échantillonnage.
De même, lorsque le premier signal d'horloge 1 et le premier signal d'horloge retardé Qld deviennent successivement "hauts", les commutateurs SW10 et SW11 de la troisième unité de charge/décharge 21 sont rendus passants de sorte que la tension Vinn chargée précédemment du troisième condensateur
Cinnl est déchargée et transférée à la borne d'entrée négative de l'amplificateur opérationnel 4, et les commutateurs SW13 et SW16 de la quatrième unité de charge/décharge 22 sont rendus passants de sorte que la tension d'entrée Vinn est transférée pour charger le quatrième condensateur Cinn2.
Cinnl est déchargée et transférée à la borne d'entrée négative de l'amplificateur opérationnel 4, et les commutateurs SW13 et SW16 de la quatrième unité de charge/décharge 22 sont rendus passants de sorte que la tension d'entrée Vinn est transférée pour charger le quatrième condensateur Cinn2.
Puis, après que le premier signal d'horloge 1 et le premier signal d'horloge retardé Qld sont devenus successivement "bas" et lorsque le second signal d'horloge +2 et le second signal d'horloge retardé fid deviennent successivement "hauts", les commutateurs SW9 et SWl2 de la troisième unité de charge/décharge 21 sont rendus passants de sorte que la tension d'entrée Vinn est transférée pour charger le troisième condensateur Cinnl, et les commutateurs SW14 et SW15 de la quatrième unité de charge/décharge 22 sont rendus passants de sorte que la tension Vinn chargée précédemment du condensateur Cinn2 est déchargée et transférée à la borne d'entrée négative de l'amplificateur opérationnel 4. Ceci assure également la double opération d'échantillonnage.
Pendant que le second signal d'horloge 2 et le second signal d'horloge retardé 2d sont "hauts", la quantité de charges transférées des unités de charge/décharge 11 et 22 à la borne d'entrée négative de l'amplificateur opérationnel 4 est donnée par l'équation suivante:
C(Vinp - Vinn)/4 = 2Vinp ' C/4 ou -2Vinn ' C/4 ...(6) dans laquelle Vinp = -Vinn A Vin ... (3).
C(Vinp - Vinn)/4 = 2Vinp ' C/4 ou -2Vinn ' C/4 ...(6) dans laquelle Vinp = -Vinn A Vin ... (3).
D'autre part, pendant que le premier signal d'horloge Xl et le premier signal d'horloge retardé 4 > ld sont "hauts", la quantité de charges transférées des unités de charge/décharge 12 et 21 à la borne d'entrée négative de l'amplificateur opérationnel 4 est donnée par l'équation suivante:
C(Vinp - Vinn)/4 = 2Vinp ' C/4 ou -2Vinn e C/4 ...(7)
dans laquelle Vinp = -Vinn A Vin ... (3).
C(Vinp - Vinn)/4 = 2Vinp ' C/4 ou -2Vinn e C/4 ...(7)
dans laquelle Vinp = -Vinn A Vin ... (3).
Par conséquent, la quantité totale de charges transférées à la borne d'entrée négative de l'amplificateur opérationnel 4 est la suivante:
Equation (6) + Equation (7) = 4Vinp ' C/4 = Vinp ' C
(8)
Comme cela a été décrit précédemment, étant donné que la capacité de chacun des condensateurs Cinpl, Cinp2, Cinnl et
Cinn2 est de C/4, le gain devient égal à 1/4 de la valeur initiale avec davantage de précision.
Equation (6) + Equation (7) = 4Vinp ' C/4 = Vinp ' C
(8)
Comme cela a été décrit précédemment, étant donné que la capacité de chacun des condensateurs Cinpl, Cinp2, Cinnl et
Cinn2 est de C/4, le gain devient égal à 1/4 de la valeur initiale avec davantage de précision.
Le moyen de commande de gain et de génération de pôle 3 comprend une résistance passive R2 montée entre la borne d'entrée négative et la borne de sortie de l'amplificateur opérationnel 4, et un condensateur C1 monté en parallèle à la résistance R2. Le moyen de commande de gain et de génération de pôle 3 joue le rôle d'un premier filtre passe-bas ayant une fréquence de coupure f3dB de:
- 2 gC (9)
2R2C1
En outre, le gain de tension K du moyen de commande de gain et de génération de pôle 3 est le suivant:
- 2 gC (9)
2R2C1
En outre, le gain de tension K du moyen de commande de gain et de génération de pôle 3 est le suivant:
L'amplificateur opérationnel à entrée différentielle et sortie asymétrique 4 comprend des bornes d'entrée négative et positive, la borne d'entrée positive étant reliée à la masse de sorte que la différence des deux signaux d'entrée est amplifiée et délivrée en sortie à partir de la borne de sortie.
Le moyen de filtrage passe-bas 5 comprend une résistance passive R3 montée entre la borne de sortie de l'amplificateur opérationnel 4 et la borne de sortie finale Vout du filtre passe-bas 70, et un condensateur C2 monté entre la borne de sortie finale Vout et la masse. Le moyen de filtrage passebas 5 joue le rôle d'un second filtre passe-bas ayant une fréquence de coupure f3dB de:
(11)
= 2itR3Q
En outre, le gain de tension K du moyen de filtrage passe-bas 5 est exprimé par l'équation suivante:
K = 1 . .. (12)
Le signal filtré par le moyen de filtrage passe-bas 5 est fourni en sortie sous la forme d'un signal de sortie analogique à partir de la borne de sortie finale Vout.
(11)
= 2itR3Q
En outre, le gain de tension K du moyen de filtrage passe-bas 5 est exprimé par l'équation suivante:
K = 1 . .. (12)
Le signal filtré par le moyen de filtrage passe-bas 5 est fourni en sortie sous la forme d'un signal de sortie analogique à partir de la borne de sortie finale Vout.
Comme cela a été décrit précédemment, le filtre passebas 70 de la présente invention joue le rôle d'un filtre passe-bas analogique à double échantillonnage secondaire.
Cependant, le filtre passe-bas 70 peut également être conçu pour jouer le rôle d'un filtre passe-bas d'étage supérieur.
En outre, le filtre passe-bas 70 de la présente invention peut s'appliquer à un convertisseur numérique-analogique audio ou à un circuit intégré de communication vocale dans lequel un traitement de haute précision du signal analogique est nécessaire et dans lequel la distorsion harmonique totale (THD) doit être inférieure à 0,01%. La surface de puce nécessaire à la mise en oeuvre du filtre passe-bas analogique à double échantillonnage de l'invention est moins importante et l'appariement des condensateurs est plus facile que dans le filtre passe-bas conventionnel.
Bien que la description précédente ait porté sur un mode de réalisation préféré de l'invention, celle-ci n'est bien entendu pas limitée à l'exemple particulier décrit et illustré ici et l'homme de l'art comprendra aisément qu'il est possible d'y apporter de nombreuses variantes et modifications sans pour autant sortir du cadre de l'invention.
Claims (8)
1. Filtre passe-bas analogique à double échantillonnage destiné à convertir des entrées différentielles de premier et second signaux analogiques en un signal de sortie asymétrique, le filtre passe-bas analogique à double échantillonnage comportant des première et seconde bornes d'entrée et une borne de sortie finale et étant caractérisé en ce qu'il comprend:
des premiers moyens de charge/décharge (1) comprenant au moins un moyen de stockage de charge (Cinpl, Cinp2) et destinés à charger et/ou décharger le moyen de stockage de charge (Cinpl, Cinp2) en réponse à au moins un signal de commande lors de la réception d'un premier signal d'entrée analogique (Vinp) à partir de la première borne d'entrée;
des seconds moyens de charge/décharge (2) comprenant au moins un moyen de stockage de charge (Cinnl, Cinn2) et destinés à charger et/ou décharger le moyen de stockage de charge (Cinnl, Cinn2) en réponse à au moins un signal de commande lors de la réception d'un second signal d'entrée analogique (Vinn) à partir de la seconde borne d'entrée;
un amplificateur opérationnel à entrée différentielle et sortie asymétrique (4) destiné à amplifier la différence entre des sorties des premiers et seconds moyens de charge/décharge (1, 2);
un moyen de commande de gain et de génération de pôle (3) destiné à commander un gain de l'amplificateur opérationnel à entrée différentielle et sortie asymétrique (4) et à générer un pôle d'une fonction de transfert de ce dernier, moyen de commande de gain et de génération de pôle (3) qui est relié à une borne d'entrée de l'amplificateur opérationnel (4) et à la borne de sortie finale; et
un moyen de filtrage passe-bas (5) destiné à filtrer un signal amplifié fourni par l'amplificateur opérationnel (4), puis à transférer un signal filtré à la borne de sortie finale.
2. Filtre selon la revendication 1, caractérisé en ce que les premiers et seconds moyens de charge/décharge (1, 2) sont respectivement sensibles à des signaux d'horloge (1 #1d, #2, #2d) déphasés pour charger et/ou décharger les moyens de stockage de charge (Cinpl, Cinp2, Cinnl, Cinn2).
3. Filtre selon la revendication 2, caractérisé en ce que les premiers moyens de charge/décharge (1) comprennent plusieurs unités de charge/décharge (11, 12) destinées à charger le premier signal d'entrée analogique (Vinp) dans les moyens de stockage (Cinpl, Cinp2) et/ou le décharger de ceuxci en réponse aux signaux d'horloge déphasés, à des moments différents.
4. Filtre selon la revendication 3, caractérisé en ce que les unités de charge/décharge (11, 12) comprennent:
un premier moyen commutateur (SW1, SW5) destiné à commuter le premier signal d'entrée analogique (Vinp);
un condensateur (Cinpl, Cinp2) dont une première borne est reliée au premier moyen commutateur (SW1, SW5);
un second moyen commutateur (SW2, SW6) relié à une seconde borne du condensateur (Cinpl, Cinp2) et à l'une des bornes d'entrée de l'amplificateur opérationnel à entrée différentielle et sortie asymétrique (4);
un troisième moyen commutateur (SW3, SW7) relié à la première borne du condensateur (Cinpl, Cinp2) et à la masse; et
un quatrième moyen commutateur (SW4, SW8) relié à la seconde borne du condensateur (Cinpl, Cinp2) et à la masse,
le quatrième moyen commutateur (SW4, SW8) étant sensible à un premier signal d'horloge ( #2), tandis que le premier moyen commutateur (SW1, SW5) est sensible à un signal retardé (#1d, #2d) du premier signal d'horloge #1, 4 > 2), le second moyen commutateur (SW2, SW6) étant sensible à un second signal d'horloge (#2, #1), tandis que le troisième moyen commutateur (SW3, SW7) est sensible à un signal retardé (#2d, #1d) du second signal d'horloge (#2, #1), les premier et second signaux d'horloge (+ #2) étant déphasés d'environ 180 degrés afin que les moyens de stockage de charge (Cinpl,
Cinp2) soient chargés et/ou déchargés à des moments différents.
5. Filtre selon la revendication 2, caractérisé en ce que les seconds moyens de charge/décharge (2) comprennent plusieurs unités de charge/décharge (21, 22) destinées à charger le second signal d'entrée analogique (Vinn) dans les moyens de stockage de charge (Cinnl, Cinn2) et/ou à le décharger de ceux-ci en réponse aux signaux d'horloge de phase différentes, à des moments différents dans le temps.
6. Filtre selon la revendication 5, caractérisé en ce que les unités de charge/décharge (21, 22) comprennent:
un premier moyen commutateur (SW9, SW13) destiné à commuter le second signal d'entrée analogique (Vinn);
un second moyen commutateur (SW10, SW14) relié au premier moyen commutateur (SW9, SWl3) et à l'une des bornes d'entrée de l'amplificateur opérationnel à entrée différentielle et sortie asymétrique (4);
un condensateur (Cinnl, Cinn2) monté entre les premier et second moyens commutateurs (SW9, SWl3, SWl0,
SWl4); et
des troisième et quatrième moyens commutateurs (SW11, SW15, SWl2, SW16) reliés à une première borne du condensateur (Cinnî, Cinn2) et à la masse, les troisième et quatrième moyens commutateurs étant montés en parallèle,
le second moyen commutateur (SW10, SW14) étant sensible à un premier signal d'horloge < 4 > i, 4 > 2), tandis que le troisième moyen commutateur (SW11, SW15) est sensible à un signal retardé (4 > ld, 4 > 2d) du premier signal d'horloge (#1, 4 > 2), le quatrième moyen commutateur (SW12, SW16) étant sensible à un second signal d'horloge (#2, #1), tandis que le premier moyen commutateur (SW9, SW13) étant sensible à un signal retardé (#2d, #1d) du second signal d'horloge (#2, t les premier et second signaux d'horloge (#1, #2) étant déphasés d'environ 180 degrés afin que les moyens de stockage de charge (Cinnî, Cinn2) soient chargés et/ou déchargés à des moments différents.
7. Filtre selon la revendication 5, caractérisé en ce que le moyen de commande de gain et de génération de pôle (3) comprend une résistance (R2) et un condensateur (C1) reliés en commun à l'une des bornes d'entrée et à la borne de sortie de l'amplificateur opérationnel à entrée différentielle et sortie asymétrique (4).
8. Filtre selon la revendication 5, caractérisé en ce que le moyen de filtrage passe-bas (5) comprend une résistance (R3) reliée à la borne de sortie de l'amplificateur opérationnel à entrée différentielle et sortie asymétrique (4) et à la borne de sortie finale; et un condensateur (C2) relié à la borne de sortie finale.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970029634A KR100256251B1 (ko) | 1997-06-30 | 1997-06-30 | 이중 샘플링 아날로그 저역 통과 필터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2765417A1 true FR2765417A1 (fr) | 1998-12-31 |
| FR2765417B1 FR2765417B1 (fr) | 2000-10-20 |
Family
ID=19512594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9808317A Expired - Lifetime FR2765417B1 (fr) | 1997-06-30 | 1998-06-30 | Filtre passe-bas analogique a double echantillonnage |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6107871A (fr) |
| JP (1) | JP3128647B2 (fr) |
| KR (1) | KR100256251B1 (fr) |
| FR (1) | FR2765417B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636406B1 (en) | 1997-04-08 | 2003-10-21 | X2Y Attenuators, Llc | Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US6549066B1 (en) * | 2001-08-21 | 2003-04-15 | National Semiconductor Corporation | Efficient implementation of a complex filter with on chip resistor tuning |
| CN1890854A (zh) | 2003-12-22 | 2007-01-03 | X2Y艾泰钮埃特有限责任公司 | 内屏蔽式能量调节装置 |
| US7315200B2 (en) * | 2004-03-31 | 2008-01-01 | Silicon Labs Cp, Inc. | Gain control for delta sigma analog-to-digital converter |
| WO2006093831A2 (fr) | 2005-03-01 | 2006-09-08 | X2Y Attenuators, Llc | Conditionneur d'energie avec electrodes traversantes reliees |
| WO2006104613A2 (fr) | 2005-03-01 | 2006-10-05 | X2Y Attenuators, Llc | Conditionneur a conducteurs coplanaires |
| TWI257767B (en) * | 2005-03-03 | 2006-07-01 | Realtek Semiconductor Corp | Filtering device having multiple inputs and multiple feedback paths |
| US7414555B1 (en) * | 2005-09-16 | 2008-08-19 | Atheros Communications, Inc. | Interleaved ADC and folded mixer for WLAN devices |
| JP2007151100A (ja) * | 2005-10-31 | 2007-06-14 | Sanyo Electric Co Ltd | サンプルアンドホールド回路 |
| WO2007103965A1 (fr) | 2006-03-07 | 2007-09-13 | X2Y Attenuators, Llc | Structures de conditionneur d'énergie |
| JP2008035451A (ja) * | 2006-08-01 | 2008-02-14 | Niigata Seimitsu Kk | 周波数シンセサイザおよびこれに用いるループフィルタ |
| US7990209B2 (en) * | 2009-06-19 | 2011-08-02 | Allegro Microsystems, Inc. | Switched capacitor notch filter |
| US8035436B2 (en) * | 2009-09-24 | 2011-10-11 | Oracle America, Inc. | Passive capacitively injected phase interpolator |
| KR101283468B1 (ko) * | 2009-11-19 | 2013-07-23 | 한국전자통신연구원 | 루프필터 및 이를 포함하는 위상 고정 루프 |
| JP4729658B2 (ja) * | 2009-12-21 | 2011-07-20 | オンキヨー株式会社 | フィルタ回路 |
| US8416014B2 (en) * | 2010-03-12 | 2013-04-09 | Allegro Microsystems, Inc. | Switched capacitor notch filter with fast response time |
| KR101019159B1 (ko) * | 2010-09-17 | 2011-03-03 | 주식회사 룩센테크놀러지 | 개선된 잡음 특성을 가지는 샘플링 회로 및 이를 이용한 이미지 센서 |
| US8508257B2 (en) * | 2011-04-28 | 2013-08-13 | Analog Devices, Inc. | Noise cancellation system and method for amplifiers |
| US8427217B1 (en) * | 2012-03-29 | 2013-04-23 | Panasonic Corporation | Phase interpolator based on an injected passive RLC resonator |
| US9496889B2 (en) * | 2014-10-13 | 2016-11-15 | Nxp B.V. | Direct sigma-delta receiver |
| CN106208679A (zh) * | 2016-07-15 | 2016-12-07 | 武汉华星光电技术有限公司 | 一种电压转换电路及液晶显示驱动芯片 |
| JP6753330B2 (ja) * | 2017-02-15 | 2020-09-09 | 株式会社デンソー | Δς変調器、δσａ／ｄ変換器およびインクリメンタルδσａ／ｄ変換器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0080234A1 (fr) * | 1981-11-20 | 1983-06-01 | Koninklijke Philips Electronics N.V. | Circuit de filtre comportant un amplificateur différentiel |
| JPH01321716A (ja) * | 1988-06-23 | 1989-12-27 | Nec Corp | 能動フイルタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0783510B2 (ja) * | 1986-08-26 | 1995-09-06 | 松下電工株式会社 | 集中監視制御装置 |
| EP0433032A3 (en) * | 1989-12-15 | 1992-08-05 | Matsushita Electric Industrial Co., Ltd. | Signal reproducing apparatus |
| US5341050A (en) * | 1992-03-20 | 1994-08-23 | Hughes Aircraft Company | Switched capacitor amplifier circuit operating without serially coupled amplifiers |
-
1997
- 1997-06-30 KR KR1019970029634A patent/KR100256251B1/ko not_active IP Right Cessation
-
1998
- 1998-06-29 US US09/106,262 patent/US6107871A/en not_active Expired - Lifetime
- 1998-06-30 FR FR9808317A patent/FR2765417B1/fr not_active Expired - Lifetime
- 1998-06-30 JP JP10185177A patent/JP3128647B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0080234A1 (fr) * | 1981-11-20 | 1983-06-01 | Koninklijke Philips Electronics N.V. | Circuit de filtre comportant un amplificateur différentiel |
| JPH01321716A (ja) * | 1988-06-23 | 1989-12-27 | Nec Corp | 能動フイルタ |
Non-Patent Citations (3)
| Title |
|---|
| JACOB MILLMAN ET AL.: "Microelectronics", 1988, MCGRAW-HILL, SINGAPORE, XP002122691 * |
| MOHAMED ISMAIL: "New Fully-Integrated Mosfet-Capacitor Active Filters", PROCEEDINGS OF THE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, June 1985 (1985-06-01), New York, US, pages 1435 - 1438, XP002122690 * |
| PATENT ABSTRACTS OF JAPAN vol. 014, no. 130 (E - 0901) 12 March 1990 (1990-03-12) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636406B1 (en) | 1997-04-08 | 2003-10-21 | X2Y Attenuators, Llc | Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11168353A (ja) | 1999-06-22 |
| FR2765417B1 (fr) | 2000-10-20 |
| KR19990005437A (ko) | 1999-01-25 |
| KR100256251B1 (ko) | 2000-05-15 |
| US6107871A (en) | 2000-08-22 |
| JP3128647B2 (ja) | 2001-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2765417A1 (fr) | Filtre passe-bas analogique a double echantillonnage | |
| JP3621385B2 (ja) | スイッチトキャパシタ増幅器、および、それを用いた電荷結合素子用アナログインターフェース回路 | |
| US5892473A (en) | Switched capacitor digital-analog converter with a decreased harmonic distortion | |
| US5495200A (en) | Double sampled biquad switched capacitor filter | |
| EP1317068B1 (fr) | Conversion analogique-numérique du type delta-incrémental | |
| EP1646147A1 (fr) | Filtre analogique à composants passifs pour signaux à temps discret | |
| JP2000516075A (ja) | Ａｄｃ用の電流−電圧積分器 | |
| EP1614149A2 (fr) | Echantillonneurs-bloqueurs a correction d'erreur de decalage, procedes correspondants, et systemes y faisant appel | |
| US7936297B2 (en) | Analog to digital converter | |
| JPS618800A (ja) | ２階層サンプル・ホールド回路 | |
| EP1076874B1 (fr) | Procede et circuit de correction de la non-linearite de condensateurs | |
| CN115552798A (zh) | 用于运行电容传感器的电路以及配属的传感器设备 | |
| EP2131494B1 (fr) | Circuit à capacités commutées à consommation réduite | |
| JP2001196931A (ja) | オフセット補正と利得設定とをもつシグマ／デルタ変調器を含む変換器インターフェース装置 | |
| US20020140591A1 (en) | Sigma-delta A/D converter | |
| JP2000174572A (ja) | 電圧増幅器 | |
| FR2769773A1 (fr) | Dispositif de conversion analogique-numerique | |
| JPH04243326A (ja) | オーバサンプリングｄ−ａ変換器 | |
| FR2662033A1 (fr) | Circuit de conversion analogique-numerique de type algorithmique. | |
| FR2712413A1 (fr) | Procédé et appareil pour intégrer une pluralité de signaux d'entrée. | |
| US20090015452A1 (en) | Method and Device for Analong Digital Conversion of a Complex Signal | |
| EP0308287B1 (fr) | Cellule biquadratique à capacités commutées sans boucle continue de contre-réaction et à faible sensibilité par rapport au gain des amplificateurs opérationnels et au ratio des capacités | |
| Maloberti et al. | A novel approach for high-frequency gain-compensated sample-and-hold circuits | |
| WO2002041496A2 (fr) | Convertisseur analogique numerique a pipeline de condensateur commute | |
| CN114614818A (zh) | 二阶噪声整形逐次逼近型模数转换器及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CA | Change of address | ||
| CD | Change of name or company name | ||
| TP | Transmission of property | ||
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |