JPS618800A - ２階層サンプル・ホールド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、信号レベルをサンプルし、所定期間そのサン
プルした値を一定にホールドする２階層サンプル・ホー
ルド回路、特にサンプル取込み期間中のスルー・レート
を高くし、出力レベルを安定にする回路に関する。

〔従来の技術及び問題点〕

一般的にサンプル・ホールド回路には、被サンプル入力
信号をコンデンサに周期的に供給するスイッチング素子
（スイッチ）を用いている。よって、入力信号がコンデ
ンサに供給されている間、コンデンサはこの入力信号の
電圧レベルまで充電又は放電を行い、スイッチが非接続
状態になった後、コンデンサはその電圧レベルをホール
ド（保持）する。また一般的には、コンデンサを緩衝増
巾器の高インピーダンス入力端に接続し、この緩衝増巾
器がサンプルのホールド回路の保持出力信号を発生する
。なお、この高インピーダンス入力によシ、回路動作の
保持期間中、コンデンサの放電が最少になる。

被サンプル信号を比較的高インピーダンスの信号源から
得る場合、一般的にはサンプル・ホールド回路用の入力
増巾器をスイッチング素子の前段に設け、充電コンデン
サ用の比較的低インピーダンスの電流源とする。よって
、コンデンサをある電圧レベルから他の電圧レベルに充
電又は放電するのに必要な時間が最短になる。それにも
かかわらず、ある電圧レベルから他の電圧レベルへコン
デンサを充電又は放電するのに必要な時間、いわゆるサ
ンプルやホールド回路の「取込み時間」は、翫々の要件
の中でも、充電信号を得るだめの有限である実際の信号
源インピーダンスにより制限される。サンプル信号の周
波数、即ちサンプリング参レートが増加すると、この取
込み時間がよシ重要になる。

サンプル・ホールド回路のアプリケーションの１つは、
一般的なデジタル優アナログ変換器（ＤＡＣ）の出力に
おけるある欠点をなくすことである。

ＤＡＣの動作の特徴、及び構成が理論的に完全なりＡＣ
の実際的な制限により、一般的にＤＡＣのアナログ出力
にはスパイク、即ち「グリッチ」が含まれる。これらは
、変換時、即ち出力がある電圧レベルから他の電圧レベ
ルに変化する期間に発生する。変換スイッチング周波数
が原因となるＤＡＣのアナログ出力内の高周波成分は、
低域通過（ローパス）フィルタによシ除去できるが、グ
リッチによる周波数成分が再生されるアナログ信号のス
ペクトラム内にしばしば生じる。よって、いくつかのア
プリケーションにおいて、ひずみが著しくなる。したが
って、これらグリッチを除去するのが望ましい。

ＤＡＣの出力内のグリッチを除去する１つの試みは、Ｄ
ＡＣの出力端にサンプル・ホールド回路を設けることで
あ勺、これは一般に「デグリッチャ」として知られてい
る。これは、変換動作の開始に続く最大セトリング・タ
イム内における新たな電圧レベルの許容精度内にＤＡＣ
の出力を納める。サンプル・ホールド回路をデグリツチ
ャとして使用する場合、ＤＡＣの出力を、ある変角動作
のセ）　ＩＪングｅタイム経過後にサンプルし、次の変
換動作のセトリング・タイムが経過するまで、そのサン
プル値を保持し、以後同様な動作を繰返す。よって、グ
リッチが発生している期間、サンプル・ホールト回路の
出力が保持されるので、出力がゎずかに時間的に遅延す
るが、グリッチの影響を除去できる。このような方法を
用いた回路例として、テクトロニツクス社のグラス・バ
レー・グループが製造販売しているＧ　ＶＧ　３２８０
型４チヤンネル・オーディオ拳マルチプレクス・システ
ムがある。

上述した形式のデグリツチャは、グリッチにより生じる
はずの周波数成分を除去するが、その結果の信号は、サ
ンプル・ホールド回路の取込み時間によシ、完全な「階
段」出力ではない。これまでは、サンプルΦホールド回
路のスルー・レートを増加させて取込み時間を短縮する
ことによシ、保持安定性を解決したが、そうでなければ
保持安定性が悪化した。これはある程度、蓄積コンデン
サの大きさが大きくなると、取込み時間が長くなシ、ま
た蓄積コンデンサの大きさが小さくなると、保持不安定
性、即ち［ドループ（ｄｒｏｏｐ）　Ｊが増加するため
である。取込み及びドループによシ生じたひずみは、多
くの場合顕著であり、ローノξス・フィルタで除去でき
ない周波数成分を生じる。

したがって、高いスルー嗜レートを得るために保持安定
性の犠牲が最小限であシ、また付加的なひずみを最小に
してＤＡＣの出力からグリッチを除去できるサンプル・
ホールド回路が望ましい。

〔発明の概要〕

本発明の２階層サンプル・ホールド回路は、従来のサン
プル・ホールド回路の上述の欠点、特にＤＡＣの出力か
らグリッチを除去するのに適用した場合の欠点を改善す
る。すなわち、この回路では、サンプリング期間の開始
において、一方の信号路（出力手段）を介しての被サン
プル入力信号に応じてサンプル・ホールド出力がこの入
力信号に追従すると共Ｋ、他の信号路（充放電手段）を
介して蓄積コンデンサ（蓄積手段）がこの入力信号レベ
ルにまで充電又は放電する。コンデンサによりこの信号
レベルを取込むのに充分な時間が経過すると、このコン
デンサを入力信号から切り離し、この蓄積コンデンサに
応じた出力を発生する。

ＤＡＣの出力のグリッチの除去に適用すると、サンプル
・ホールド回路のサンプリング期間は、変換動作のセト
リング・タイム後に開始し、次の変換動作の開始前に終
了する。またこの回路の保持期間は、次の変換動作の間
、次のサンプリング期間の開始まで持続する。このよう
にすれば、非常に小さな取込み又はドループひずみで、
ＤＡＣ出力のグリッチを除去できる。

本発明の第１実施例においては、スイッチング及びタイ
ミング回路を設け、第１期間、即ちサンプリング期間中
、第１信号路を介して被サンプル入力信号を出力増巾器
に供給すると共に、第２信号路を介して蓄積コンデンサ
に供給する。なお、このコンデンサは抵抗器によシ出力
増巾器に結合している。よって、出力が入力信号に追従
すると共に、コンデンサが入力信号レベルにまで充電又
は放電する。その後の保持期間中、入力信号を出力増巾
器及びコンデンサの両方から切離すので、出力増巾器は
蓄積コンデンサの電圧のみを入力として受ける。入力緩
衝増巾器及び単投スイッチをこれら信号路の両方に設け
る。この実施例の利点は、スルー・レートが非常に増加
すると共に、ドループひずみを最少にするために比較的
に大容量のコンデンサが利用ｔき、取込み時間を長くす
ることなく、比較的大入力電圧遷移にも適用できる。

本発明の第２実施例では、第１信号路内の単投スイッチ
と、コンデンサを出力増巾器に結合する抵抗器との代り
に、双投スイッチを用いる。この双投スイッチは、出力
増巾器を入力信号又は蓄積コン・デンサの一方に交互に
結合させる。この実施例では、サンプリング期間中、双
投スイッチにより、出力増巾器は入力信号を受けると共
に、蓄積コンデンサから切シ離され、一方第２スイッチ
によシ蓄積コンデンサは入力信号を受ける。保持期間中
、双投スイッチによシ出力増巾器は入力信号から切り離
されてコンデンサと結合し、一方第２スイッチによシコ
ンデンサは入力信号から切り離される。この実施例によ
シ、１つの信号路によシ入力信号に追従するという基本
機能が得られると共に、他の信号路により蓄積コンデン
サが充放電される。よって、簡単かつ安価な構成により
、比較的大容置の蓄積コンデンサを用いながらスル−・
レートが大巾に増加する。しかし、第１実施例と同じ精
度を得るには、より高精度のスイッチ素子が必要である
ので、高精度スイッチの電流有効性が満たされないとそ
の適用が制限される。

〔発明の目的１ したがって本発明の第１の目的は、新規で改良された２
階層サンプル・ホールド回路の提供にある。

本発明の他の目的は、信号取込みスルー・レート及び保
持出力安定性の高い２階層サンプルｅホールド回路の提
供にある。

本発明の更に他の目的は、デジタル書アナログ変換シス
テムに用いて、デジタル・アナログ変換器の出力からグ
リッチを除去する２階層サンプル・ホールド回路の提供
にある。

本発明の上述及び他の目的、特徴及び利点は、添付図を
参照した以下の詳細な説明から容易に理解できよう。

〔実施例〕

第４図において、代表的なりＡＣの波形ＯＩは、変換動
作に関連したグリッチａｚを含んでいる。Ｔｓけ変換動
作の開始に続く最大セ）　ＩＪソング間を示す。このＴ
ｓ内にグリッチが充分に消え、アナログ出力電圧が許容
精度内になる。波形Ｉはサンプル・ホールドＤＡＣデグ
リツチャからの理想的な出力を示し、Ｔｄは変換動作の
開始からサンプル取込みの開始までの遅延時間を示す。

取込み時間の影響を第５図に示す。波形αｅは被サンプ
ル信号であり、波形（２）はサンプルｅホールド動作を
制御するロジック・タイミング信号である。タイミング
信号が「高」Ｋなると、サンプル取込みが開始する。タ
イミング信号が「低」になルト、一般的なサンプル・ホ
ールド回路の保持期間が始まる。サンプル・ホールド出
力信号□□□には、入力信号ａυに追従しない取込み時
間Ｔａの部分が存在する。取込み後に第２部分（２）及
び第３部分（至）が生じる。この第２部分（２）は、入
力信号の変化率で決まる精度で入力信号に追従し、第３
部分（至）は、保持期間の開始時点における入力信号レ
ベルを維持するが、一般的にはいくらかのドループがあ
る。

取込み部分（２２及び保持部分（ハ）内のドループによ
シ望ましくないひずみが生じるが、本発明はこのひずみ
を軽減する。

第１図に示す本発明を用いたデジタル・アナログ変換シ
ステムの好適な実施例は、デジタル入力端（至）及びア
ナログ出力端０２を有するＤＡＣ＠と、被サンプル入力
信号を受ける入力端（至）及び保持出力信号が生じる出
力端（至）を有する本発明の好適実施例によるサンプル
・ホールド回路（２）と、出力端（至）に接続され出力
端（４２にろ波信号を発生するローパス・フィルタ（４
（Ｉとを具えている。

サンプル・ホールド回路（至）において、蓄積手段であ
るコンデンサ４４）は、サンプルした信号レベルに等し
い電圧を蓄積する。単投スイッチ（４６）はコンデンサ
（財）に入力信号を選択的に供給する。好適には、緩衝
増巾器（４８を設けて入力信号をスイッチ■に供給し、
特に入力信号源が比較的高いソースΦインピーダンスの
場合に、コンデンサ（４４１の信号のスルー・レートを
最大にする。また、増巾器０８にコンデンサ０滲からの
負帰還ループ霞を設けて、サンプル精度を最高にするの
も好ましい。スイッチ顛が閉じると、取込み期間中、コ
ンデンサ（４滲は入力信号レベルまで充電又は放電を行
う。この取込み期間の長さは、主にコンデンサ（槌の容
量、入力信号の電圧レベルの変化、及び増巾器囮の実効
ソース・インピーダンスにょシ決まる。コンデンサ４４
１の電圧が入力信号電圧に達するのに充分な所定期間、
このスイッチ（へ）を閉状態に維持し、その後このスイ
ッチを開いて、コンデンサの電圧を一定に維持する。こ
れら、スイッチ（ハ）及び増巾器（４印が充放電手段と
なる。

出力増巾器りはサンプル・ホールド回路の出方信号を出
力端（至）Ｋ供給する。保持期間中のコンデンサ０４の
充電又は放電によるドループを最少にするため、増巾器
（５擾の入力インピーダンスは比較的高くなければなら
ない。単投スイッチ（財）にょシ、増巾器５ａの入力端
は入力信号を受ける。好適には、緩衝増巾器（至）Ｋよ
シスイッチ（財）が入力信号を受ゆる。この増巾器ωは
、上述のサンプリング期間中、蓄積コンデンサ（４４に
付加電流を供給し、また出力増巾器（５１の入力に対し
低ソース・インピーダンスとなる。また、増巾器６の及
び＠に負帰還ループを設けて、精度及び安定性を最高に
するのも望ましい。スイッチ（財）を閉じると、保持出
力端（至）は入力信号に追従する。

コンデンサ０４を抵抗器（至）によシ、出力増巾器５３
の入力端に接続する。スイッチ（財）が閉じると、増巾
器（至）は入力信号を出力増巾器Ｔ５３に供給するばか
シでなく、抵抗器時を介してコンデンサ（４４）の充電
を助げる。よって、サンプル取込み時間が短くなる。増
巾器ωの適度な出力駆動能力の範囲で大きなサンプル・
ステップが可能になるように、抵抗器時の抵抗値は比較
的大きいのが望ましい。スイッチ（財）、増巾器（至）
及び抵抗器（至）は出力手段となる。

タイミング回路−は、適当な時点にスイッチ（４６）及
び（財）を開閉する。

第２図を参照して、デジタル轡アナログ変換システムに
用いたサンプル・ホールド回路の動作を説明する。第２
図において、ＤＡＣの出力波形を６湯で示し、タイミン
グ信号を−及び關で示す。タイミング信号（６４）は、
変換動作の開始に続く所定期間゛「高」になるが、この
期間はＤＡＣの最大セトリング時間を越すように選択す
る。タイミング信号（財）が「高」になると、スイッチ
６滲が閉じる。これによシ、緩衝増巾器ωは出力増巾器
りを駆動するので、これら２個の増巾器の各々のスルー
・レートのみで制限されるスルー・レートで入力信号に
追従する。一方、これと同時Ｋ、抵抗器６８を介して、
コンデンサ（４４１を充電又は放電する。タイミング信
号（財）が「高」になって、極めて短時間後に、タイミ
・ング信号−が「高」になシ、スイッチに）を閉じるの
で、増巾器囮がコンデンサ（４４を充電又は放電する。

これら２個の緩衝増巾器の組合せによシ、コンデンサ０
滲の信号のスルー・レートが増す。増巾器（至）及び（
５のを介して入力信号を出力端（至）に供給しているの
で、コンデンサ（４４の取込み時間Ｔａは出力信号のス
ルー・レートに影響しない。なお、サンプリング期間は
、取込み時間よシ長い。スイッチ−〇閉動作をスイッチ
６ａの閉動作よシもわずかに遅延させて、これら２つの
スイッチの不正確な同期によシサンプル・ホールド回路
自体が保持出力にグリッチを発生することを防ぐ。

所定サンプリング時間後に、タイミング信号（財）及び
（へ）は「低」となシ、スイッチ（４ｆ９及び（財）を
開く。

第２図から理解できる如く、コンデンサＧ１４）の信号
−が示すように、取込み終了後にスイッチが開くように
サンプル期間を設定する。この時までに、コンデンサの
電圧は入力信号電圧に達する。よって、スイッチ（財）
が開くにもかかわらず、第２図の出力信号−に示すよう
に、出力電圧を一定に維持する。ＤＡＣのグリッチを除
去する典型的なアプリケーションでは、スイッチ６４よ
シも少し前にスイッチ■を開くのが好ましい。このこと
により、緩衝増巾器（侶及びω間にわずかな不つシ合い
がある場合、保持期間に入る前に、コンデンサ（４４）
を緩衝増巾器（至）の出力レベルに調整する。しかし、
他のアプリケーションにおいては、不必要な場合と望ま
しい場合とがある。

ＤＡＣのグリッチを除去する場合、サンプリングは、Ｄ
ＡＣの出力が安定した後に開始し、取込み期間の後まで
継続する。この時点において、保持期間が開始し、次の
変換動作を過ぎて次のサンプルまで持続する。よって、
サンプル・ホールド回路が、著しい取込み又はドループ
ひずみを生じることなく、グリッチを除去する。このサ
ンプル嗜ホールド回路はＤＡＣ出力のグリッチ除去に特
に適用できるが、同様に他のアプリケーションもある。

第３図は本発明の他の実施例を示す。この実施例では、
第１図の増巾器（至）、スイッチ５り及び抵抗器（至）
の代シに、出力手段である双投スイッチＩＴＯを用いる
が、タイミング回路σ２は必ずしもタイミング回路−と
異ならなくてもよい。この実施例において、スイッチσ
〔は出力増巾器５湯の入力として、入力信号又はコンデ
ンサ色の信号を交互に選択する。コンデンサ（４４の充
放電期間中、即ちサンプル期間中に入力信号を選択し、
保持期間中にコンデンサ（４４の信号を選択する。よっ
て、第２図に示す如く、タイミング信号σ４が先に「高
」になると、スイッチｑ０が入力信号側に接続し、この
入力信号に追従する。わずかに遅れてタイミング信号（
へ）が「高」になシ、スイッチ（財）を閉じてコンデン
サ色を充放電する。取込み期間後、タイミング信号ｆｆ
４）が「低」になシ、スイッチσ０をコンデンサ０４側
に接続する。一方、タイミング信号−も「低」となシ、
スイッチ（４６１を開いて、同一電圧レベルを出力増巾
器Ｃ）Ｄに供給する。ＤＡＣのグリッチを除去する典型
的なアプリケーションでは、スイッチ（至）が開いた後
にスイッチσ〔をコンデンサ側に接続してもよいが、い
くつかのアプリケーションでは、同時又は他の関係でス
イッチを駆動して保持期間になるのが望ましい。

第３図の実施例は、スイッチσυの役目を果たす充分に
高精度のスイッチが必要であるが、ビデオ・システムの
如き簡単かつ安価なシステムに適用してもよい。しかし
、この実施例は、第１図の実施例の如く、２個の増巾器
によシコンデンサを充放電するという付加的な利点がな
い。オーディオ回路における如く高いスイッチ精度が必
要な場合、スイッチσυの役目を満足する高精度スイッ
チが利用できないので、第１図の実施例の方が好ましい
。

ここでいうスイッチとは多くの場合、半導体素子及び関
連回路から成る電子スイッチであるが、電気的に制御さ
れる機械的スイッチをいくつかのアプリケーションに適
用できるし、本発明の要旨に入るとみなせる。また本発
明の本質から逸脱することなく、他の電荷蓄積素子又は
同じ機能を果たす電子回路を従来のコンデンサ（４滲の
代わシに用いてもよい。更Ｋ、本発明と共に用いるのに
好適なスイッチ、タイミング回路、デジタル・アナログ
変換器及びロー・ぞス・フィルタの設計は当業者に周知
である。

〔発明の効果〕

上述の如く本発明のサンプル・ホールド回路は、蓄積手
段が充放電期間中の出力電圧を入力電圧とし、その後の
出力電圧を蓄積手段の電圧としているので、信号取込み
スルー・レート及び保持出力安定性が極めて高くなる。

【図面の簡単な説明】

第１図は本発明の好適なｉｌ実施例の回路図、第２図は
本発明の実施例の動作を説明する波形図、第３図は本発
明の好適な第２実施例の回路図、第４図は一般的なりＡ
Ｃのアナログ出力波形及び理想的な出力波形を示す波形
図、第５図はサンプル・ホールド回路の動作を説明する
波形図である。 図において、（４４）は蓄積手段であるコンデンサ、（
４８１及び（４６）は充放電手段である緩衝増巾器及び
スイッチ、６４及び［７（１１は出力手段であるスイッ
チである。

Claims (1)

1. 【特許請求の範囲】 　電圧に対応する電荷を蓄積する蓄積手段と、入力信号
   を上記蓄積手段に所定期間供給して上記蓄積手段の充放
   電を行う充放電手段と、 上記蓄積手段の充放電期間中は上記入力信号を出力信号
   とし、その後上記蓄積手段の電圧を上記出力信号とする
   出力手段とを具えた２階層サンプル・ホールド回路。