FR2769773A1 - Dispositif de conversion analogique-numerique - Google Patents
Dispositif de conversion analogique-numerique Download PDFInfo
- Publication number
- FR2769773A1 FR2769773A1 FR9712838A FR9712838A FR2769773A1 FR 2769773 A1 FR2769773 A1 FR 2769773A1 FR 9712838 A FR9712838 A FR 9712838A FR 9712838 A FR9712838 A FR 9712838A FR 2769773 A1 FR2769773 A1 FR 2769773A1
- Authority
- FR
- France
- Prior art keywords
- input
- converter
- differential
- analog
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 22
- 239000000872 buffer Substances 0.000 claims description 7
- 230000017105 transposition Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 101001115830 Homo sapiens Prostate-associated microseminoprotein Proteins 0.000 description 2
- 102100025013 Prostate-associated microseminoprotein Human genes 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
L'invention concerne un dispositif de conversion analogique-numérique d'un signal. Ce dispositif comporte :- des moyens de transposition du signal d'entrée en deux signaux différentiels;- des moyens de rétablissement d'une composante continue de chacun des signaux différentiels à la tension moitié de la plage de conversion d'un convertisseur analogique-numérique;- un amplificateur différentiel dont la sortie est reliée à l'entrée du convertisseur analogique-numérique et dont les deux entrées différentielles reçoivent respectivement l'un des deux signaux différentiels.
Description
L'invention concerne un dispositif de conversion analogique-
numérique, particulièrement adapté à la réception de signaux transmis par câble. La base de l'invention a consisté à développer un dispositif de conversion apte à la conversion analogique-numérique d'un signal modulé en 256 QAM dans le spectre de fréquence de 3,2 à 11,2 MHz et d'une dynamique crête à crête de 1 Volt, le signal d'entrée étant appliqué via un
couplage capacitif.
Le couplage capacitif a pour conséquence la perte de la composante continue du signal d'entrée. Le dispositif devra donc en tenir compte. D'autre part, la dynamique du signal n'est que de 1 Volt crête à crête, ce qui est peu. Il s'agira aussi de prendre en compte ce problème. En
dernier lieu, on tentera de minimiser certaines formes de bruit.
L'invention a pour objet un dispositif de conversion analogique-
numérique d'un signal d'entrée caractérisé en ce qu'il comporte: - des moyens de transposition du signal d'entrée en deux signaux différentiels; - des moyens de rétablissement d'une composante continue de chacun des signaux différentiels à la tension moitié de la plage de conversion d'un convertisseur analogique-numérique; - au moins un comparateur différentiel dont la sortie est reliée à l'entrée du convertisseur analogique-numérique et dont les deux entrées
différentielles reçoivent respectivement l'un des deux signaux différentiels.
La mise en oeuvre d'au moins un comparateur différentiel permet d'une part de doubler la dynamique du signal, les deux signaux différentiels ayant des excursions opposées par rapport à une composante continue
rétablie, et d'autre part de s'affranchir du bruit en mode commun.
Les moyens de rétablissement de la composante continue ont pour fonction de centrer la composante continue sur la tension moitié de la plage de conversion du convertisseur, pour limiter la saturation du convertisseur. Selon un mode de réalisation particulier, les moyens de rétablissement d'une composante continue comprennent en série un filtre passe-bas destiné à filtrer le mot digital en sortie du convertisseur et une source de courant commutée destinée à charger ou décharger une capacité
de stockage en fonction du bit de poids le plus fort à la sortie du filtre.
Selon un mode de réalisation particulier, les moyens de transposition du signal d'entrée vers un premier des deux signaux différentiels comportent un soustracteur et un additionneur destinés à additionner le signal d'entrée à deux fois la tension moitié de la plage de conversion du convertisseur et à en soustraire la composante continue rétablie. Selon un mode de réalisation particulier, les moyens de transposition du signal d'entrée vers un second des deux signaux différentiels comportent un soustracteur et un additionneur destinés à
soustraire le signal d'entrée à la composante continue rétablie.
Selon un mode de réalisation particulier, le dispositif comporte en outre des amplificateurs utilisés comme tampons respectivement pour la tension d'entrée, la tension moitié de la plage de référence du
convertisseur et la composante continue rétablie.
D'autres caractéristiques de l'invention apparaîtront à travers la
description d'un exemple de réalisation particulier non limitatif, illustré par
les figures parmi lesquelles: - la figure 1 est un diagramme bloc d'un dispositif de conversion analogique numérique conforme au présent exemple de réalisation, - la figure 2 est un diagramme bloc d'un convertisseur différentiel selon une variante du présent mode de réalisation et - la figure 3 représente un schéma électrique d'un comparateur auto-zéro différentiel selon le présent mode de réalisation et la variante de
la figure 2.
Le dispositif illustré par la figure 1 comporte une entrée 1 à laquelle est appliqué un signal d'entrée vin (composante dynamique du signal Vin). L'entrée 1 est connectée à l'entrée positive d'un amplificateur opérationnel à gain unité 2, utilisé comme tampon ('buffer'), la sortie de cet amplificateur rebouclant sur son entrée négative. L'entrée positive de l'amplificateur reçoit également une tension Vc à travers une résistance. La
fonction et la génération de cette tension seront vues plus loin.
Un second amplificateur 3, également monté en tampon, reçoit sur son entrée positive une tension VinDiff, mémorisée dans une capacité de stockage 4. La capacité de stockage 4 est chargée ou déchargée par un circuit de clampage 5. Ce circuit de clampage 5 est commandé par l'intermédiaire de la valeur du bit de poids le plus fort ('MSB') à la sortie d'un filtre passe-bas 7. Ce filtre passe-bas filtre le mot digital à la sortie du convertisseur analogique/numérique différentiel à 10 bits, portant la référence 6. Les caractéristiques du filtre sont, à titre d'exemple, une fréquence de coupure de 80 KHz et une atténuation de -60dB à 4 KHz, le filtre étant un filtre à réponse impulsionnelle infinie. Il est avantageux d'utiliser tous les bits du mot de sortie du convertisseur 6 pour obtenir une valeur de MSB filtrée propre, mais il serait possible de n'en filtrer que certains (de préférence le ou les bits de poids le plus fort) pour simplifier le
filtre 7.
Le circuit de clampage comporte deux sources de courant Io et -o, la capacité de clampage étant chargée par Io ou déchargée par -o selon la valeur du bit de poids le plus fort filtré. Les valeurs de la capacité 4 et du courant Io sont déterminées en fonction de la fréquence
d'échantillonnage du convertisseur et de sa résolution.
La sortie de l'amplificateur 2 (valeur de vin+Vc) est reliée à I'entrée positive d'un amplificateur 8 monté en soustracteur. L'entrée négative de ce soustracteur est reliée à la sortie de l'amplificateur 3 (valeur
de VinDiff).
La sortie du soustracteur 8 fournit donc la différence (vin + Vc -
VinDiff). Cette sortie est reliée à une première entrée d'un amplificateur monté en additionneur à deux entrées, et dont la seconde entrée reçoit la sortie d'un amplificateur tampon 11 d'un signal Vc, qui représente la
valeur milieu de la plage de conversion du convertisseur 6.
La sortie de l'additionneur 10 fournit donc la somme (vin + Vc -
VinDiff) + Vc.
s Cette sortie est reliée à l'entrée positive Vplus du convertisseur
différentiel 6.
Un second amplificateur 9 monté en soustracteur reçoit sur son entrée négative la sortie de l'amplificateur 2 (valeur de vin + Vc) et sur son entrée positive la sortie de l'amplificateur 3 (valeur de VinDiff), à
l'inverse du soustracteur 8.
La sortie du soustracteur 9 fournit donc la différence (VinDiff -
vin - Vc).
La sortie du soustracteur 9 est reliée à une entrée d'un additionneur 12, semblable à l'additionneur 10. La seconde entrée de
l'additionneur 12 reçoit également le signal Vc en sortie du tampon 1 1.
La sortie de l'additionneur 12 fournit donc la somme (VinDiff -
vin - Vc) + Vc.
Cette sortie est reliée à l'entrée négative Vminus du
convertisseur différentiel 6.
Le convertisseur 6 comporte en entrée un comparateur différentiel à auto-zéro 14 de gain unité, dont la sortie est reliée à un circuit à registre à décalage et à comparaisons successives 15. Ces deux éléments seront décrits plus en détail en liaison avec la figure 2. Le circuit est relié à un convertisseur numérique/analogique non illustré sur la figure 1, qui est apte à générer des tensions de référence pour le
comparateur 14 à partir du contenu du registre du circuit 15.
Le circuit 15 reçoit les signaux suivants: un signal d'horloge CKIN produit par un oscillateur 13, une tension de référence VRLF représentant la tension basse de la plage de conversion, et une tension de référence VRHF représentant la tension haute de cette plage. Le circuit 15 fournit en sortie les 10 bits du signal d'entrée converti ('DATA'), un bit de
dépassement OVFL et la valeur milieu Vc de la plage de conversion.
Le fonctionnement statique du dispositif, en l'absence de signal vin, est le suivant. Les signaux en entrée du convertisseur, Vplus et Vminus, sont respectivement égaux à: Vplus = Vc - VinDiff + Vc = 2Vc-VinDiff Vminus = -Vc + VindDiff + Vc = VinDiff Or, la boucle de clampage tend à rendre ces deux tensions égales. En effet, lorsque Vplus est supérieur à Vminus, alors le bit de poids le plus fort en sortie du convertisseur 6 sera à 1, ce qui aura pour effet de charger la capacité de clampage 4, augmentant ainsi Vminus et diminuant Vplus. A contrario, lorsque Vplus est plus faible que Vminus, la capacité de
clampage est déchargée.
Ceci revient à dire que VinDiff converge vers Vc, la valeur milieu de la plage de conversion. On restaure ainsi la composante continue du
signal d'entrée à la tension milieu de la plage de conversion.
En régime dynamique, en supposant la convergence de VinDiff
vers Vc réalisée, Vplus sera égale à Vc + vin, et Vminus à Vc - vin.
L'utilisation d'un comparateur différentiel a pour effet de doubler la dynamique du signal à convertir qui, dans le cadre du présent exemple,
passe de 1 Volt crête à crête à 2 Volt crête à crête.
La mise en oeuvre de ce comparateur différentiel permet en outre
de s'affranchir du bruit en mode commun.
La figure 2 est un diagramme bloc d'un convertisseur 6 comportant huit circuits de conversion différentiels 21 à 28 fonctionnant en parallèle de manière décalée. Ce convertisseur est utilisé, selon une variante, à la place de celui de la figure 1 dans le but d'augmenter la fréquence de fonctionnement du convertisseur. Le signal d'horloge CKIN en entrée du convertisseur 6 est utilisé par un circuit de génération d'horloge 29 générant l'ensemble des signaux d'horloge nécessaires au
fonctionnement du convertisseur.
Les circuits de conversion possèdent une structure à approximations successives et échantillonnent le signal d'entrée de manière séquentielle. Chaque circuit de conversion nécessite 16 cycles d'horloge pour produire un mot de 10 bits, et par conséquent la fréquence d'échantillonnage du convertisseur et la fréquence de sortie des mots binaires à la sortie du convertisseur sont égales à la moitié de la fréquence
de l'horloge 13.
Chacun des circuits de conversion différentiels 21 à 28 comporte s en série un comparateur à auto-zéro différentiel 30 et un circuit 34 à registre à décalage de 11 bits, ces 11 bits étant accessibles en parallèle en sortie. Le comparateur à auto-zéro comporte deux entrées, destinées à recevoir les signaux différentiels Vplus et Vminus. Un convertisseur numérique analogique 31 génère une tension de comparaison à partir du
contenu du registre 31, et l'applique en entrée du comparateur auto-zéro.
Le comparateur à auto-zéro 14 de la figure 1 est identique aux comparateurs à auto-zéro différentiels 30 de la figure 2. De même, le circuit à registre à décalage 15 de la figure 1 est identique aux circuits 34
de la figure 2.
Les 11 bits en sortie de chaque circuit de comparaison différentielle contiennent 10 bits effectifs et 1 bit de débordement ('Overflow'). Les huit sorties parallèles des huit circuits de comparaison 21 à 28 sont multiplexées par un multiplexeur vers un tampon de sortie 33. Le multiplexeur 32 est relié à une horloge CK générée par le circuit 29 et
sélectionne séquentiellement les sorties des huit circuits de comparaison.
Des phases PO à P15 sont également générées par le circuit 29.
Elles conditionnent la séquence de comparaison des huit circuits de comparaison. Les signaux de phase appliqués à deux circuits de comparaison successifs sont décalés de deux cycles: I'échantillonnage effectué par deux circuits de comparaison successifs est donc également décalé de deux cycles, ainsi que l'instant o sont disponibles les 11 bits en
sortie de ces deux circuits de comparaison.
Dans chaque cas, les quatre premières phases (PO à P3 pour le premier comparateur du circuit 21) sont utilisées pour calibrer le comparateur à auto-zéro, tandis que les onze phases suivantes sont utilisées pour déterminer les 10 bits utiles et un bit de correction. Les bits utiles sont déterminés du plus fort au plus faible, la tension de comparaison en sortie du convertisseur numérique-analogique étant adaptée après la détermination de chaque bit. La dernière phase est utilisée pour le transfert
au multiplexeur 32.
Un comparateur à auto-zéro utilisé dans le cadre du présent exemple est illustré par la figure 3. Le comparateur à auto-zéro comporte un amplificateur différentiel 35 à deux étages PMOS commandant une bascule 36. Les signaux d'entrée sont échantillonnés sur des capacités 37 et 38, en les reliant en même temps à une tension de référence Vref (commande des interrupteurs PSMP) et respectivement à Vplus et Vminus s (commande des interrupteurs PVIN). Les interrupteurs PSMP sont ensuite ouverts, puis les interrupteurs PVIN. Les interrupteurs PVR sont alors fermés, faisant basculer le comparateur. La sortie du comparateur (signaux Y1 et Y2) est stockée dans la bascule 36, dont la sortie est connectée au
circuit à registre 34.
Les signaux Vref et CS1 sont des signaux de polarisation statique. Les signaux BIAS et BIASN sont générés pendant la phase d'autocalibration du comparateur. Ces deux tensions convergent vers une même valeur et servent à compenser les éventuelles erreurs de
concordance ('matching') du comparateur.
Claims (5)
1. Dispositif de conversion analogique-numérique d'un signal d'entrée (vin) caractérisé en ce qu'il comporte: - des moyens de transposition (8, 9, 10, 12) du signal d'entrée (vin) en deux signaux différentiels; - des moyens de rétablissement (3, 4, 5, 7, 11) d'une composante continue (VinDiff) de chacun des signaux différentiels à la tension moitié de la plage de conversion (Vc) d'un convertisseur analogique- numérique (15); au moins un comparateur différentiel (14) dont la sortie est reliée à l'entrée du convertisseur analogique-numérique (15) et dont les deux entrées différentielles (Vplus, Vminus) reçoivent respectivement l'un
des deux signaux différentiels.
2. Dispositif selon la revendication 1, caractérisé en ce que les moyens de rétablissement d'une composante continue comprennent en série un filtre passe-bas (7) destiné à filtrer le mot digital en sortie du convertisseur (15) et une source de courant commutée (5) destinée à charger ou décharger une capacité de stockage (4) en fonction du bit de
poids le plus fort à la sortie du filtre (7).
3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que les moyens de transposition du signal d'entrée vers un premier des deux signaux différentiels (Vplus) comportent un soustracteur (8) et un additionneur (10) destinés à additionner le signal d'entrée à deux fois la tension moitié de la plage de conversion du convertisseur (15) et à en
soustraire la composante continue rétablie (VinDiff).
4. Dispositif selon l'une des revendications précédentes,
caractérisé en ce que les moyens de transposition du signal d'entrée vers un second des deux signaux différentiels (Vminus) comportent un soustracteur (9) et un additionneur (12) destinés à soustraire le signal
d'entrée (vin) à la composante continue rétablie (VinDiff).
5. Dispositif selon l'une des revendications précédentes,
caractérisé en ce qu'il comporte en outre des amplificateurs (2, 3, 11) utilisés comme tampons respectivement pour la tension d'entrée (vin), la tension moitié de la plage de référence du convertisseur (Vc) et la
composante continue rétablie (VinDiff).
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9712838A FR2769773B1 (fr) | 1997-10-14 | 1997-10-14 | Dispositif de conversion analogique-numerique |
| EP98402385A EP0910172A1 (fr) | 1997-10-14 | 1998-09-28 | Dispositif de conversion analogique-numérique |
| CN98120804A CN1219034A (zh) | 1997-10-14 | 1998-09-30 | 模数变换设备 |
| JP10287998A JPH11205142A (ja) | 1997-10-14 | 1998-10-09 | アナログディジタル変換用装置 |
| US09/170,867 US6215427B1 (en) | 1997-10-14 | 1998-10-13 | Analog-digital conversion device comprising a differential comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9712838A FR2769773B1 (fr) | 1997-10-14 | 1997-10-14 | Dispositif de conversion analogique-numerique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2769773A1 true FR2769773A1 (fr) | 1999-04-16 |
| FR2769773B1 FR2769773B1 (fr) | 1999-11-12 |
Family
ID=9512209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9712838A Expired - Fee Related FR2769773B1 (fr) | 1997-10-14 | 1997-10-14 | Dispositif de conversion analogique-numerique |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6215427B1 (fr) |
| EP (1) | EP0910172A1 (fr) |
| JP (1) | JPH11205142A (fr) |
| CN (1) | CN1219034A (fr) |
| FR (1) | FR2769773B1 (fr) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3807863B2 (ja) * | 1999-03-09 | 2006-08-09 | ローム株式会社 | Ａ／ｄ変換装置 |
| KR20020065147A (ko) * | 2001-02-06 | 2002-08-13 | 엘지이노텍 주식회사 | 아날로그 신호의 논리값 산출회로 |
| US7218258B2 (en) * | 2004-02-05 | 2007-05-15 | Broadcom Corporation | Method and system for mixed analog-digital automatic gain control |
| JP2006020171A (ja) * | 2004-07-02 | 2006-01-19 | Fujitsu Ltd | 差動型コンパレータ、アナログ・デジタル変換装置、撮像装置 |
| US7417574B2 (en) * | 2004-12-13 | 2008-08-26 | Texas Instruments Incorporated | Efficient amplifier sharing in a multi-stage analog to digital converter |
| WO2006132036A1 (fr) * | 2005-06-10 | 2006-12-14 | Matsushita Electric Industrial Co., Ltd. | Convertisseur a/n |
| US7221303B1 (en) * | 2006-03-24 | 2007-05-22 | Cirrus Logic, Inc. | Delta sigma modulator analog-to-digital converters with multiple threshold comparisons during a delta sigma modulator output cycle |
| US7298305B2 (en) * | 2006-03-24 | 2007-11-20 | Cirrus Logic, Inc. | Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction |
| US7298306B2 (en) * | 2006-03-24 | 2007-11-20 | Cirrus Logic, Inc. | Delta sigma modulators with comparator offset noise conversion |
| WO2008117134A2 (fr) * | 2007-03-26 | 2008-10-02 | Freescale Semiconductor, Inc. | Améliorations relatives à des convertisseurs analogiques-numériques |
| CN102128968B (zh) * | 2010-01-13 | 2014-03-26 | 鸿富锦精密工业（深圳）有限公司 | 低压差分信号测试系统及方法 |
| CN102169510A (zh) * | 2010-11-16 | 2011-08-31 | 北京航天测控技术开发公司 | 一种模拟信号高速扫描采集设备 |
| CN112104333B (zh) * | 2020-09-27 | 2021-05-25 | 光彩芯辰(浙江)科技有限公司 | 一种光电微电子信号补偿设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0388130A2 (fr) * | 1989-03-15 | 1990-09-19 | International Business Machines Corporation | Convertisseur analogique-numérique pour un signal d'entrée différentiel |
| WO1991015899A1 (fr) * | 1990-04-03 | 1991-10-17 | Cambridge Consultants Limited | Convertisseur analogique/numerique |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633223A (en) * | 1981-10-13 | 1986-12-30 | Intel Corporation | DC offset correction circuit utilizing switched capacitor differential integrator |
| US4571507A (en) * | 1982-05-12 | 1986-02-18 | Hybrid Systems Corporation | Successive approximation analog-to-digital converter |
| US4602374A (en) * | 1984-02-27 | 1986-07-22 | Nippon Telegraph & Telephone Public Corporation | Multi-level decision circuit |
| JPS61112414A (ja) * | 1984-11-06 | 1986-05-30 | Nec Corp | 自動レベル制御回路 |
-
1997
- 1997-10-14 FR FR9712838A patent/FR2769773B1/fr not_active Expired - Fee Related
-
1998
- 1998-09-28 EP EP98402385A patent/EP0910172A1/fr not_active Withdrawn
- 1998-09-30 CN CN98120804A patent/CN1219034A/zh active Pending
- 1998-10-09 JP JP10287998A patent/JPH11205142A/ja active Pending
- 1998-10-13 US US09/170,867 patent/US6215427B1/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0388130A2 (fr) * | 1989-03-15 | 1990-09-19 | International Business Machines Corporation | Convertisseur analogique-numérique pour un signal d'entrée différentiel |
| WO1991015899A1 (fr) * | 1990-04-03 | 1991-10-17 | Cambridge Consultants Limited | Convertisseur analogique/numerique |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2769773B1 (fr) | 1999-11-12 |
| EP0910172A1 (fr) | 1999-04-21 |
| CN1219034A (zh) | 1999-06-09 |
| US6215427B1 (en) | 2001-04-10 |
| JPH11205142A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2769773A1 (fr) | Dispositif de conversion analogique-numerique | |
| US4751496A (en) | Wide dynamic range analog to digital conversion method and system | |
| EP0631395B1 (fr) | Circuit de traitement de signaux comportant un étage d'entrée à gain variable | |
| JP4774159B2 (ja) | アナログ−デジタル変換用積分及び折返し回路 | |
| EP0938189B1 (fr) | Convertisseur analogique-numérique à plusieurs étages utilisant du tremblement | |
| EP1317068B1 (fr) | Conversion analogique-numérique du type delta-incrémental | |
| JPH0810830B2 (ja) | アナログ―ディジタル変換器 | |
| FR2604839A1 (fr) | Procede pour reduire les effets du bruit electrique dans un convertisseur analogique/numerique | |
| FR2765417A1 (fr) | Filtre passe-bas analogique a double echantillonnage | |
| EP3276833A1 (fr) | Convertisseur sigma-delta à haute linéarité | |
| JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
| FR2718585A1 (fr) | Modulateur avec codage amélioré. | |
| EP1179223B1 (fr) | Compensation de decalage pour convertisseurs analogiques-numeriques | |
| US5055845A (en) | Signal digitizing method and system utilizing time delay of the input signal | |
| US4845498A (en) | Wide dynamic range digital to analog conversion method and systems | |
| EP0263751A1 (fr) | Convertisseur analogique-numérique à capacités commutées | |
| EP0359633A1 (fr) | Détectuer d'enveloppe logarithmique de signal analogique | |
| JP2000174572A (ja) | 電圧増幅器 | |
| EP0317421A1 (fr) | Convertisseur analogique-numérique rapide a structure parallèle | |
| US4644324A (en) | Digital to analog conversion system with the addition of dither to the digital input | |
| FR2582461A1 (fr) | Filtre a decimation | |
| EP0346988B1 (fr) | Circuit semiconducteur intégré comprenant un circuit comparateur synchronisé | |
| EP0834990A1 (fr) | Déphaseur numérique programmable et convertisseur analogique/numérique mettant en oeuvre un tel déphaseur | |
| FR2706703A1 (fr) | Convertisseur analogique/numérique sigma-delta stabilisé par découpage. | |
| FR2769772A1 (fr) | Dispositif de conversion analogique-numerique avec echantillonneur-bloqueur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |