KR19990005437A - 이중 샘플링 아날로그 저역 통과 필터 - Google Patents

이중 샘플링 아날로그 저역 통과 필터 Download PDF

Info

Publication number
KR19990005437A
KR19990005437A KR1019970029634A KR19970029634A KR19990005437A KR 19990005437 A KR19990005437 A KR 19990005437A KR 1019970029634 A KR1019970029634 A KR 1019970029634A KR 19970029634 A KR19970029634 A KR 19970029634A KR 19990005437 A KR19990005437 A KR 19990005437A
Authority
KR
South Korea
Prior art keywords
differential
input
analog
analog signal
low
Prior art date
Application number
KR1019970029634A
Other languages
English (en)
Other versions
KR100256251B1 (ko
Inventor
이수정
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970029634A priority Critical patent/KR100256251B1/ko
Priority to US09/106,262 priority patent/US6107871A/en
Priority to JP10185177A priority patent/JP3128647B2/ja
Priority to FR9808317A priority patent/FR2765417B1/fr
Publication of KR19990005437A publication Critical patent/KR19990005437A/ko
Application granted granted Critical
Publication of KR100256251B1 publication Critical patent/KR100256251B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Analogue/Digital Conversion (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Networks Using Active Elements (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
아날로그 저역통과 필터
2. 발명이 해결하고자 하는 기술적 과제
아날로그 차동 입력신호를 단일 출력으로 변환하기 위한 설계배치시 차지하는 칩면적을 줄이고자 함.
3. 발명의 해결 방법의 요지
스위치와 캐패시터를 사용하여 아날로그 차동 입력신호를 단일출력으로 변환시키면서 고정밀한 특성을 얻으면서 칩면적을 감소시킨 이중 샘플링 아날로그 저역 통과 필터를 제공함.
4. 발명의 중요한 용도
멀티미디어 오디오 디지털 -아날로그 변환기, 고정밀 음성 통신용 집적회로

Description

이중 샘플링 아날로그 저역 통과 필터
본 발명은 아날로그 스위치와 캐패시터 조합과 차동입력 단일출력 연산증폭기(differential input single ended operational amplifier)를 이용하여 아날로그 차동입력을 단일 출력으로 변환시키면서 고주파 신호를 제거하는 이중 샘플링(double sampling) 아날로그 저역통과 필터에 관한 것이다.
일반적으로 오디오 (audio) 아날로그 신호와 같이 높은 동적범위(dynamic range)를 얻기 위해서는 차동입력 차동출력 형태로 신호를 처리하지만 최종 신호는 단일 출력 신호로 변환되어야 한다.
그리고, 일반적으로 오디오 및 음성 디지털 -아날로그 변환기 등과 같이 과표본(oversampling)방식을 적용한 시그마-델타(sigma-delta 또는△) 디지털 -아날로그 변환기에서 아날로그 신호는 동적범위(dynamic range)와 전원 잡음 제거비(power supply rejection ratio ; PSRR)를 향상시키기 위해 차동입력 차동 출력 연산증폭기(Differential input differential output operational amplifier 또는 fully-dfferential operational amplifier라 함)를 사용한다. 그러나 최종 출력은 단일 출력이 필요하므로 차동입력 단일 출력 변환 회로가 필요하다. 또한 이러한 기능에 추가로 저역통과 필터 기능을 갖추도록 하고 있는데 일예로서 도1은 버 브라운(Burr-Brown)사의 오디오 디지털 -아날로그 변환기에서의 차동 입력 단일출력 아날로그 저역통과 필터로서 수동 저항 6개와 캐패시터 4개로 2차 저역통과 필터를 집적하여 사용하고 있지만 칩의 면적은 커지며, 또한 극점(pole)이 저주파 영역으로 올 경우 RC 시정수가 커져야 하므로 칩면적은 더욱 커진다는 단점이 있으며, 또한 수동소자의 매칭(matching)을 위해 설계배치(layout)시 많은 칩 면적을 소모하게 된다는 단점을 갖는다.
이처럼 도1에서 발생하는 문제점 중 칩면적 증가에 대한 것은 수동저항과 캐패시터의 수에 달려 있으므로 이를 감소시키는 구조가 필요하다.
상기 종래 기술의 문제점을 해결하기 위하여 본 발명은 아날로그 차동 입력신호를 단일 출력으로 변환시키면서 고정밀한 특성을 얻고 칩면적을 감소시킨 이중 샘플링 아날로그 저역 통과 필터를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 차동입력을 단일 출력으로 변환시키는 이중 샘플링 아날로그 저역 통과 필터에 있어서, 서로 위상이 반대인 차동 아날로그 신호를 받아들이는 차동 아날로그 신호입력수단; 상기 차동 아날로그 신호 입력의 일측을 충전하여 방전시키는 제1 아날로그 신호 충/방전수단;상기 차동 아날로그 신호 입력의 타측을 충전하여 방전시키는 제2 아날로그 신호 충/방전수단;상기 제1 및 제2 아날로그 신호 충/방전수단이 부(-) 입력단자에 연결되고, 정(+)입력단자는 상기 차동 아날로그 신호 입력수단의 공통모드 전압과 연결되어 두 개의 정,부(+,-)의 입력신호차를 증폭하여 출력단자로 내보내는 차동 입력 단일 출력 연산 증폭수단; 상기 차동 입력 단일 출력 연산 증폭수단의 부(-) 입력단자와 출력 단자간에 병렬로 수동저항과 캐패시터가 연결되어 차동 입력을 단일 출력으로 변환시키는 이득 조절 및 극점 발생수단; 상기 차동 입력 단일 출력 연산 증폭수단의 출력을 입력하여 연속하여 저역 통과 필터링하는 저역 통과 필터링수단; 상기 저역 통과 필터링 수단을 통과한 출력신호를 내보내는 단일 출력수단을 구비한다.
도1은 종래 기술에 따른 회로구성도.
도2는 종래 기술에 따른 다른 회로구성도.
도3은 고주파수가 제거된 출력 결과도.
도4는 종래 기술에 따른 또다른 회로구성도.
도5는 종래 기술에 따른 또다른 회로구성도.
도6은 종래 기술에 따른 또다른 회로구성도.
도7은 본 발명에 따른 아날로그 저역 통과 필터의 구성도.
도8은 도7의 타이밍도.
도면의 주요 부분에 대한 부호의 설명
1: 차동 아날로그 신호 입력부 2,3: 아날로그 신호 충/방전부
4: 이득조절 및 극점 발생부 5: 차동입력 단일 출력 연산 증폭기부
6: 연속시간의 저역통과 필터부 7: 단일 출력부
이하, 도 2도 이하를 참조하여 본 발명을 상세히 설명한다.
먼저, 도2에서는 단일 입력 단일 출력(single input single-ended output)아날로그 2차 저역통과 필터를 이용하여 설명하기로 한다. 입력 대 출력의 전달함수 Vout/Vin은
이고,여기서 극점 P1은과 P2는인 2차 저역통과 필터로 동작한다. 여기서 입력이 스윗치드-캐패시터 필터(switched-capacitor filter)와 같이 샘플 앤 홀드(sample and hold)된 신호가 도3에서처럼 vin 입력이 될 경우 고주파수가 제거된 출력신호(vout)가 출력된다. 이와 마찬가지로 도4와 같이 회로가 구성되어 있을 경우
을 만족하며,이고,라 하고, 차동인 신호라 할 때 Vinp=-Vinn인 관계가 성립하므로
로 정의하면 식(2)는
이므로 전달함수는
가 되므로 역시 2차 저역통과 필터로 동작한다.
식(4)에서 보는 바와 같이 식(1)과 동일한 형태지만 이득이 4배 증가한 형태가 되므로 도4에서 R1의 저항 값을 각각 4배로 키울 경우 식(1)과 동일한 결과를 얻을 수 있다. 즉 도4에서 R1의 저항값을 4R1인 값으로 하고 아날로그 스위치와 캐패시터로 구성하면 샘플링 주파수가인때 저항값인 관계에서 캐패시턴스인 값을 갖는다. 즉 도2를 일반적인 스위치드-캐패시터 기법으로 R1을 대체하면 도5와 같으며, 상기 식(1)처럼
인 전달 함수를 갖으며 도2와 같이 동작한다.(도5에서 ø1 ,ø2는 위상인 서로 반대인 클럭으로서 아날로그 스위치의 게이트에 인가되는 스위칭 클럭이다)
동일한 방법으로 도4를 스위치드-캐패시터 기법으로 R1을 대체하면 도6와 같이 캐패시턴스가 C/4 인 회로를 얻을 수 있다. 따라서 칩면적으로 보아 도6는 도5와 거의 동일하므로 (아날로그 스위치만 추가된 상태임) 칩면적면에서 비교해 볼 때 도2와 같이 저항이 3개이고 캐패시터가 2개인 2차 저역통과 필터로 동작한다.
상기의 설명에 기초하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.
도7은 본 발명에 의한 차동 입력을 단일 출력으로 변환시키는 이중 샘플링 아날로그 저역통과 필터 회로도이다.
먼저, 상기 차동 아날로그 신호 입력부(1)는 서로 위상이 반대인 차동 아날로그 신호를 받아들이는 역할을 하고, 상기 제1 아날로그 신호 충/방전부(2)는 상기 차동 아날로그 신호 입력의 일측을 충전하여 하기의 차동 입력 단일 출력 연산 증폭기부의 입력에 방전시키는 역할을 한다. 상기 제1 아날로그 신호 충/방전부(2)와 제2 아날로그 신호 충/방전부(3)에는 4개의 각기 다른 위상을 갖고, 주파수가인 클럭을 이용하여 캐패시터에 충전 또는 방전을 하며, 이때 클럭의 위상을 도8에 나타내었다. 도8의 클럭을 이용하여 상기 제1 및 제2 아날로그 신호 충/방전부의 아날로그 스위치(SW1, SW1d, SW2 및 SW2d)는 각기 ø1,ø1d,ø2,ø2d,에 의해 턴온 또는 턴 오프 된다.(ø1,ø1d,ø2,ø2d는 아날로그 스위치의 게이트에 인가되어 '하이'일 때 턴온되고, '로우'일 때 턴 오프 되는 것으로 한다)
상기 제1 아날로그 신호 충/방전부(2)는 각각 4개의 아날로그 스위치와 1개의 캐패시터로 구성되어 2개로 구성되어 있는데 상위 아날로그 스위치와 캐패시터(21)에서 ø1이 하이이고 다음에 ø1d가 하이일 때 아날로그 스위치 sw1과 sw1d가 턴온되어 입력 전압 Vinp가 캐패시터 양측에 충전되고, 이때 하위 아날로그 스위치와 캐패시터(22)에서는 이전에 충전되었던 Vinp 전압이 하기 차동 입력 단일출력 연산증폭기의 (5)의 -입력 단자에 방전한다. 다음에 ø1이 로우이고, 다음에 ø1d가 로우일 때 ø2가 하이가 된후 ø2d가 하이가 될 때 상위 아날로그 스위치 sw2와 sw2d와 턴온되어 이전에 충전되었던 Vinp전압을 하기 차동입력 단일 출력 연산증폭기부(5)의 -입력단자에 방전한다. 이때 하위아날로그 스위치와 캐패시터(22)에서는 sw2와 sw2d가 턴온되어 입력 전압 Vinp를 캐패시터 양단에 충전한다. 따라서 한 주기의 클럭에서 차동 입력 신호를 충전, 방전하므로 이중 샘플링의 역할을 한다.
이와 마찬가지로 상기 제2 아날로그 신호 충/방전부(3)는 각각 4개의 아날로그 스위치와 1 개의 캐패시터로 구성되어 2개로 구성되어 있는데 상위 아날로그 스위치와 캐패시터(31)에서 ø1이 하이이고 다음에 ø1d가 하이일 때 아날로그 스위치 sw1과 sw1d가 턴온되어 이전에 충전되었던 Vinn 전압이 하기 차동입력 단일출력 연산증폭기부(5)의 -입력단자에 방전하고, 이때 하위 아날로그 스위치와 캐패시터(32)에서는 아날로그 스위치 sw1과 sw1d가 턴온되어 입력전압 Vinn이 캐패시터 양측에 충전된다. 다음에 ø1이 로우이고 다음에 ø1d가 로우일 때 ø2가 하이가 된 후 ø2d가 하이가 될 때 상위 아날로그 스위치 sw2와 sw2d가 턴온되어 입력전압 Vinn을 캐패시터 양단에 충전하고, 하위 아날로그 스위치sw2와 sw2d가 턴온되어 이전에 충전되었던 Vinn 전압을 하기 차동 입력 단일 출력 연산 증폭기부(5)의 -입력단자에 방전한다. 따라서 위와 마찬가지로 한 주기의 클럭에서 차동 입력 신호를 충전, 방전하므로 이중 샘플링의 역할을 한다.
상기 아날로그 스위치와 캐패시터(21)에서 아날로그 스위치 sw1의 일측은 캐패시터의 탑 플레이트(top plate)(+측)에 연결되고, 타측은 상기 차동 아날로그 신호 입력부(1)의 Vinp전압과 Vinn전압의 공통 모드 전압(common-mode voltage)인 기준전압에 연결된다. 아날로그 스위치 sw1d의 일측은 캐패시터의 버텀 플레이트(bottom plate)(-측)에 연결되고, 타측은 상기 차동 아날로그 신호 입력부(1) Viup전압에 연결된다. 또한 아날로그 스위치 sw2 의 일측은 캐패시터의 탑 플레이트(+측)에 연결되고, 타측은 하기 차동 입력 단일 출력 연산 증폭기부(5)의 -입력단자에 연결되고 아날로그 스위치sw2d의 일측은 캐패시터의 버텀 플레이트(-측) 에 연결되고, 타측은 상기 차동 아날로그 신호 입력부(1)의 Vinp 전압과 Vinn 전압의 공통모드 전압인 기준전압에 연결된다.
상기 아날로그 스위치와 캐패시터(22)에서는 아날로그 스위치 sw1의 일측은 캐패시터의 탑 플레이트에 연결되고, 타측은 하기 차동입력 단일 출력 연산증폭기(5)의 -입력 단자에 연결되고, 아날로그 스위치sw1d의 일측을 캐패시터의 버텀 플레이트에 연결되고, 타측은 상기 차동 아날로그 신호 입력부(1)의 Vinp 전압과 Vinn 전압의 공통 모드 전압인 기준전압에 연결된다. 또한 아날로그 스위치 sw2의 일측은 캐패시터의 탑 플레이트에 연결되고, 타측은 상기 차동 아날로그 신호 입력부(1)의 Vinp 전압과 Vinn 전압의 공통 모드 전압인 기준전압에 연결되고,아날로그 스위치sw2d의 일측은 캐패시터의 버텀 플레이트에 연결되고, 타측은 상기 차동 아날로그 신호 입력부(1)의 Vinp전압에 연결된다.
상기 아날로그 스위치와 캐패시터(31)에서는 아날로그 스위치sw1의 일측은 캐패시터의 탑 플레이트(+측)에 연결되고, 타측은 하기 차동 입력 단일 출력 연산 증폭기부(5)의 -입력 단자에 연결되고, 아날로그 스위치 sw1d 의 일측은 캐패시터의 버텀 플레이트(-측)에 연결되고, 타측은 상기 차동 아날로그 신호 입력부(1)의 Vinp전압과 Vinn 전압의 공통모드 전압인 기준전압에 연결된다. 또한 아날로그 스위치 sw2의 일측은 캐패시터의 버텀 플레이트(-측)에 연결되고, 타측은 상기 차동 아날로그 신호 입력부(1)의 Vinp 전압과 Vinn전압의 공통 모드 전압인 기준 전압에 연결되고, 아날로그 스위치sw2d 의 일측은 캐패시터의 탑 플레이트(+측)에 연결되고, 타측은 상기 차동 아날로그 신호 입력부(1)의 Vinn 전압에 연결된다.
상기 아날로그 스위치와 캐패시터(32)에서는 아날로그 스위치 sw1의 일측은 캐패시터의 버텀 플레이트에 연결되고, 타측은 상기 차동 아날로그 신호 입력부(1)의 Vinp전압과 Vinn 전압이 공통모드 전압인 기준 전압에 연결되고, 아날로그 스위치 sw1d 의 일측은 캐패시터의 탑 플레이트에 연결되고, 타측은 상기 차동 아날로그 신호 입력부(1)의 Vinn 전압에 연결된다. 또한 아날로그 스위치 sw2의 일측은 캐패시터 탑 플레이트에 연결되고, 타측은 하기 차동 입력 단일 출력 연산증폭기의(5)의 -입력 단자에 연결되고, 아날로그 스위치 sw2d의 일측은 캐패시터의 버텀 플레이트에 연결되고, 타측은 상기 차동 아날로그 신호입력부(1)의 Vinp 전압과 Vinn전압의 공통모드전압인 기준전압에 연결된다.
따라서 상기 아날로그 스위치와 캐패시터(21)과 아날로그 스위치와 캐패시터(32)로 sw2가 턴온되고, sw2d가 턴온될 때 하기 차동 입력 단일 출력 연산 증폭기부(5)의 -입력단자에 유입되는 전하량은 식(3)의 관계처럼
…(6)
이다. 또한 상기 아날로그 스위치와 캐패시터(22)와 아날로그 스위치와 캐패시터(31)로 sw1 가 턴온되고, sw1d가 턴온될 때 하기 차동 입력 단일 출력 연산 증폭기의(5)의 -입력단자에 유입되는 전하량은 식(3)의 관계처럼
…(7)
이다. 따라서 클럭이 ø1,ø1d,ø2,ø2d로 변하는 1주기 동안에 차동 입력 단일 출력 연산 증폭기부(5)의 -입력단자에 유입되는 총 전하량은
식(6)+식(7) =…(8)
가된다. 즉 상기 캐패시터의 값을로 할 경우 이득은 1/4로 감소될 뿐만 아니라 캐패시턴스가 모두 동일한 값을 가지므로 매칭(matching)시키기가 용이하며, 그 정확성을 높일 수 있다.
한편 상기 이득 조절 및 극점 발생부(4)는 하기 차동입력 단일 출력 연산증폭기부(5)의 -입력단자와 출력단자간에 병렬로 수동저항과 캐패시터가 연결되어 차단 주파수(cutoff frequency),가
…(9)
를 만족시키는 1차 저역통과 필터로 동작하며, 상기 차동 아날로그 신호입력부(1)와 아날로그 신호 제 1 충/방전부(2)와 아날로그 신호 제 2 충/방전부(3)와 함께 전압이득 K가
…(10)
를 만족한다.
상기 차동입력 단일 출력 연산증폭기부(5)는 -입력단자, +입력단자, 단일출력단자로 구성되어 상기 아날로그 스위치와 캐패시터(21)의 아날로그 스위치 sw2의 일측, 상기 아날로그 스위치와 캐패시터(22)의 아날로그 스위치 sw1의 일측 및 상기 아날로그 스위치와 캐패시터(31)의 아날로그 스위치 sw1의 일측과 상기 아날로그 스위치와 캐패시터(32)의 아날로그 스위치 sw2의 일측이 각각 -입력단자에 연결되고, + 입력단자는 상기 차동 아날로그 신호 입력부(1)의 Vinp 전압과 Vinn전압의 공통모드 전압인 기준전압에 연결되어 있다. 또한 -입력단자와 단일 출력 단자에는 상기 이득 조절 및 극점발생부(4)의 일측이 연결되어 두 개의 +, -입력신호차를 증폭하여 출력단자로 내보내는 역할을 한다.
상기 연속시간의 저역통과 필터부(6)는 수동저항 R3의 일측을 상기 차동입력 단일 출력 연산증폭기부(5)의 출력단자에 연결되고, 타측은 캐패시터 C2의 탑 플레이트에 연결되며 캐패시터 C2의 버텀 플레이트는 상기 차동 아날로그 신호 입력부(1)의 Vinp 전압과 Vinn의 공통모드 전압인 기준전압 또는 0전위(접지)에 연결된 것으로서 차단주파수가
…(11)
이고 , 이득 K가
K=1 …(12)
인 1차 저역통과 필터로 동작한다.
상기 연속시간의 저역통과 필터부(6)에서 필터링된 출력신호는 상기 단일 출력부(7)로 아날로그 출력신홀르 내보내게 된다. 따라서 본 발명의 차동 입력을 단일 출력으로 변환시키는 이중 샘플링 아날로그 저역 통과 필터는 2차 저역통과 필터로 동작하지만 설계자에 의해 2차 이상의 고차 저역통과 필터로도 구성 가능하다.
상기와 같이 본 발명에 의해 설계된 차동 입력을 단일 출력으로 변환시키는 이중 샘플링 아날로그 저역통과 필터는 저주파수 영역의 아날로그 신호를 고정밀하게 처리하기 위해 THD 이 0.01%이하로 요구되는 오디오 디지털 -아날로그 변환기 및 음성 통신용 집적회로로 사용가능하고, 기존의 회로보다 집적도가 향상될 뿐만 아니라, 캐패시터의 매칭이 용이하므로 그 특성 또한 우수하다는 효과가 있다.

Claims (6)

  1. 차동입력을 단일 출력으로 변환시키는 이중 샘플링 아날로그 저역 통과 필터에 있어서, 서로 위상이 반대인 차동 아날로그 신호를 받아들이는 차동 아날로그 신호입력수단; 상기 차동 아날로그 신호 입력의 일측을 충전하여 방전시키는 제1 아날로그 신호 충/방전수단; 상기 차동 아날로그 신호 입력의 타측을 충전하여 방전시키는 제2 아날로그 신호 충/방전수단; 상기 제1 및 제2 아날로그 신호 충/방전수단이 부(-) 입력단자에 연결되고, 정(+)입력단자는 상기 차동 아날로그 신호 입력수단의 공통모드 전압과 연결되어 두 개의 정,부(+,-)의 입력신호차를 증폭하여 출력단자로 내보내는 차동 입력 단일 출력 연산 증폭수단; 상기 차동 입력 단일 출력 연산 증폭수단의 부(-) 입력단자와 출력 단자간에 병렬로 저항과 캐패시터가 연결되어 차동 입력을 단일 출력으로 변환시키는 이득 조절 및 극점 발생수단; 상기 차동 입력 단일 출력 연산 증폭수단의 출력을 입력하여 연속하여 저역 통과 필터링하는 저역 통과 필터링수단; 상기 저역 통과 필터링 수단을 통과한 출력신호를 내보내는 단일 출력수단을 구비하는 이중 샘플링 아날로그 저역 통과 필터.
  2. 제1항에 있어서, 상기 제1 및 제2 아날로그 신호 충/방전수단은 4개의 각기 다른 위상을 갖고 일정 주파수를 갖는 클럭을 이용하여 충/방전시키도록 구성한 이중 샘플링 아날로그 저역 통과 필터.
  3. 제2항에 있어서, 상기 제1 및 제2 아날로그 신호 충/방전수단은 각각 상위 및 하위 아날로그 스위치와 캐패시터를 구비하여 이중 구조로 이루어지는 이중 샘플링 아날로그 저역 통과 필터.
  4. 제3항에 있어서, 상기 제1 아날로그신호 충/방전수단의 상위 및 하위 아날로그 스위치와 캐패시터의 일측은 각각 상기 차동 입력 단일 추력 연산 증폭수단의 -입력단자에 연결되고, 타측은 상기 차동 아날로그 신호 입력수단의 전압(Vinp)에 연결되고, 상기 제2 아날로그 신호 충/방전 수단의 상위 및 하위 아날로그 스위치와 캐패시터의 일측은 각각 상기 차동 입력단일 출력연산 증폭수단의 -입력단자에 연결되고, 타측은 상기 차동 아날로그 신호 입력수단의 전압(Vinn)에 연결되며, 상기 차동 아날로그 신호 입력수단의 전압에 2개 이상의 아날로그 스위치의 일측이 연결되고, 상기 차동 아날로그 신호 입력수단의 전압(Vinn)에 2개 이상의 아날로그 스위치의 일측이 연결되는 이중 샘플링 아날로그 저역 통과필터.
  5. 제1항에 있어서, 상기 이득 조절 및 극점 발생수단은 저항과 캐패시터가 병렬로 연결되는 이중 샘플링 아날로그 저역통과 필터.
  6. 제 1항에 있어서, 연속시간의 저역통과 필터부는 상기 차동 입력 단일 출력 연산 증폭기부의 단일 출력을 입력으로하여 저역통과 필터 역할을 하는 1차 이상의 고차 저역통과 필터를 포함하는 이중 샘플링 아날로그 저역통과 필터.
KR1019970029634A 1997-06-30 1997-06-30 이중 샘플링 아날로그 저역 통과 필터 KR100256251B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970029634A KR100256251B1 (ko) 1997-06-30 1997-06-30 이중 샘플링 아날로그 저역 통과 필터
US09/106,262 US6107871A (en) 1997-06-30 1998-06-29 Double sampling analog low pass filter
JP10185177A JP3128647B2 (ja) 1997-06-30 1998-06-30 二重サンプリングアナログ低域通過フィルタ
FR9808317A FR2765417B1 (fr) 1997-06-30 1998-06-30 Filtre passe-bas analogique a double echantillonnage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029634A KR100256251B1 (ko) 1997-06-30 1997-06-30 이중 샘플링 아날로그 저역 통과 필터

Publications (2)

Publication Number Publication Date
KR19990005437A true KR19990005437A (ko) 1999-01-25
KR100256251B1 KR100256251B1 (ko) 2000-05-15

Family

ID=19512594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029634A KR100256251B1 (ko) 1997-06-30 1997-06-30 이중 샘플링 아날로그 저역 통과 필터

Country Status (4)

Country Link
US (1) US6107871A (ko)
JP (1) JP3128647B2 (ko)
KR (1) KR100256251B1 (ko)
FR (1) FR2765417B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019159B1 (ko) * 2010-09-17 2011-03-03 주식회사 룩센테크놀러지 개선된 잡음 특성을 가지는 샘플링 회로 및 이를 이용한 이미지 센서
KR101283468B1 (ko) * 2009-11-19 2013-07-23 한국전자통신연구원 루프필터 및 이를 포함하는 위상 고정 루프

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US6636406B1 (en) 1997-04-08 2003-10-21 X2Y Attenuators, Llc Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6549066B1 (en) * 2001-08-21 2003-04-15 National Semiconductor Corporation Efficient implementation of a complex filter with on chip resistor tuning
WO2005065097A2 (en) 2003-12-22 2005-07-21 X2Y Attenuators, Llc Internally shielded energy conditioner
US7315200B2 (en) * 2004-03-31 2008-01-01 Silicon Labs Cp, Inc. Gain control for delta sigma analog-to-digital converter
GB2439861A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Internally overlapped conditioners
US7817397B2 (en) 2005-03-01 2010-10-19 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
TWI257767B (en) * 2005-03-03 2006-07-01 Realtek Semiconductor Corp Filtering device having multiple inputs and multiple feedback paths
US7414555B1 (en) * 2005-09-16 2008-08-19 Atheros Communications, Inc. Interleaved ADC and folded mixer for WLAN devices
JP2007151100A (ja) * 2005-10-31 2007-06-14 Sanyo Electric Co Ltd サンプルアンドホールド回路
EP1991996A1 (en) 2006-03-07 2008-11-19 X2Y Attenuators, L.L.C. Energy conditioner structures
JP2008035451A (ja) * 2006-08-01 2008-02-14 Niigata Seimitsu Kk 周波数シンセサイザおよびこれに用いるループフィルタ
US7990209B2 (en) * 2009-06-19 2011-08-02 Allegro Microsystems, Inc. Switched capacitor notch filter
US8035436B2 (en) * 2009-09-24 2011-10-11 Oracle America, Inc. Passive capacitively injected phase interpolator
JP4729658B2 (ja) * 2009-12-21 2011-07-20 オンキヨー株式会社 フィルタ回路
US8416014B2 (en) * 2010-03-12 2013-04-09 Allegro Microsystems, Inc. Switched capacitor notch filter with fast response time
US8508257B2 (en) * 2011-04-28 2013-08-13 Analog Devices, Inc. Noise cancellation system and method for amplifiers
US8427217B1 (en) * 2012-03-29 2013-04-23 Panasonic Corporation Phase interpolator based on an injected passive RLC resonator
US9496889B2 (en) * 2014-10-13 2016-11-15 Nxp B.V. Direct sigma-delta receiver
CN106208679A (zh) * 2016-07-15 2016-12-07 武汉华星光电技术有限公司 一种电压转换电路及液晶显示驱动芯片
JP6753330B2 (ja) * 2017-02-15 2020-09-09 株式会社デンソー Δς変調器、δσａ／ｄ変換器およびインクリメンタルδσａ／ｄ変換器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8105255A (nl) * 1981-11-20 1983-06-16 Philips Nv Filterschakeling uitgevoerd met een verschilversterker.
JPH0783510B2 (ja) * 1986-08-26 1995-09-06 松下電工株式会社 集中監視制御装置
JPH01321716A (ja) * 1988-06-23 1989-12-27 Nec Corp 能動フイルタ
EP0433032A3 (en) * 1989-12-15 1992-08-05 Matsushita Electric Industrial Co., Ltd. Signal reproducing apparatus
US5341050A (en) * 1992-03-20 1994-08-23 Hughes Aircraft Company Switched capacitor amplifier circuit operating without serially coupled amplifiers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283468B1 (ko) * 2009-11-19 2013-07-23 한국전자통신연구원 루프필터 및 이를 포함하는 위상 고정 루프
KR101019159B1 (ko) * 2010-09-17 2011-03-03 주식회사 룩센테크놀러지 개선된 잡음 특성을 가지는 샘플링 회로 및 이를 이용한 이미지 센서
WO2012036495A2 (ko) * 2010-09-17 2012-03-22 주식회사 룩센테크놀러지 개선된 잡음 특성을 가지는 샘플링 회로 및 이를 이용한 이미지 센서
WO2012036495A3 (ko) * 2010-09-17 2012-05-31 주식회사 룩센테크놀러지 개선된 잡음 특성을 가지는 샘플링 회로 및 이를 이용한 이미지 센서

Also Published As

Publication number Publication date
FR2765417A1 (fr) 1998-12-31
JPH11168353A (ja) 1999-06-22
JP3128647B2 (ja) 2001-01-29
US6107871A (en) 2000-08-22
KR100256251B1 (ko) 2000-05-15
FR2765417B1 (fr) 2000-10-20

Similar Documents

Publication Publication Date Title
KR100256251B1 (ko) 이중 샘플링 아날로그 저역 통과 필터
US5892473A (en) Switched capacitor digital-analog converter with a decreased harmonic distortion
JP3143567B2 (ja) デルタシグマ変調器
US7136006B2 (en) Systems and methods for mismatch cancellation in switched capacitor circuits
US7489263B1 (en) Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application
CN111327323B (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
US9467163B1 (en) Power reduction in delta sigma modulator
US7408494B2 (en) Continuous-time delta-sigma analog digital converter
US5068660A (en) Combining fully-differential and single-ended signal processing in a delta-sigma modulator
US9647679B1 (en) Methods and apparatus for a delta sigma ADC with parallel-connected integrators
US5805019A (en) Voltage gain amplifier for converting a single input to a differential output
CN116232331A (zh) 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器
JP2001237706A (ja) Δς型ａｄ変換器
US6441762B2 (en) Circuit device for cancelling out spurious pulses in a switched capacitance low-pass filter, and a filter incorporating it
JPH04243326A (ja) オーバサンプリングｄ−ａ変換器
CN109586727A (zh) Δς调制器
CN113676185B (zh) 一种基于差分差值放大器的虚拟二阶delta-sigma调制器电路
Alexander et al. A 192 ks/s sigma-delta ADC with integrated decimation filters providing-97.4 dB THD
CN116260467A (zh) 一种应用于高精度低功耗模数转换器的调制器
Yeknami et al. A 2.1 µW 76 dB SNDR DT-ΔΣ modulator for medical implant devices
Zhu et al. A 1-V 92.28-dB DR sigma-delta modulator for sensing applications
WO2019016256A1 (en) CIRCUIT ARRANGEMENT AND METHOD FOR OPERATING A CIRCUIT ARRANGEMENT
KR102128808B1 (ko) 기준 전압의 잡음에 강인한 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기
Kwon et al. An I/Q channel time-interleaved band-pass sigma-delta modulator for a low-IF receiver
Zhou et al. A Sigma-Delta modulator circuit using correlated double sampling

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee