FR2758196A1 - Unite de transmission en serie de donnees - Google Patents
Unite de transmission en serie de donnees Download PDFInfo
- Publication number
- FR2758196A1 FR2758196A1 FR9706698A FR9706698A FR2758196A1 FR 2758196 A1 FR2758196 A1 FR 2758196A1 FR 9706698 A FR9706698 A FR 9706698A FR 9706698 A FR9706698 A FR 9706698A FR 2758196 A1 FR2758196 A1 FR 2758196A1
- Authority
- FR
- France
- Prior art keywords
- clock signal
- transmission
- data transmission
- data
- txd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
- G06F11/1407—Checkpointing the instruction stream
Abstract
L'invention concerne une unité de transmission de données série. Cette unité est une CPU (2) pour produire un signal d'horloge de bus (BCLK), un générateur d'impulsion d'horloge de transmission (4) qui produit un signal d'horloge de transmission continu (SCLKO), une portion de transmission de données TXD (6), un contrôleur (5) pour commander ledit générateur d'impulsions d'horloge de transmission (4) et ladite portion de transmission de données (6), pour transférer ledit signal d'horloge de transmission (SCLKO) et lesdites données transmises (TXD), respectivement, à une pluralité d'esclaves externes (7a-7n) lorsque le contrôleur reçoit un signal de demande de données transmises (CST) d'un esclave externe (7a-7n), et une portion de décision (9) d'intervalle de maintien (T) d'un chiffre binaire final desdites données transmises (TXD) en accord avec un multiple entier prédéterminé d'une période dudit signal d'horloge de bus (BCLK). L'invention est utilisable pour la transmission de données série.par.
Description
La présente invention concerne une unité de transmission de données série
pour transférer des données en série et, particulièrement, une unité de transmission de données série, à laquelle une pluralité d'esclaves externes est connectée par des bus. La figure 3 est un schéma blocs montrant une unité de transmission en série de données série. Sur cette figure, le numéro de référence 31 désigne un maître comprenant une CPU (unité centrale de traitement) 32 et un transmetteur de données 33. La CPU 32 est intégrée à un micro-ordinateur à bus unique, de 16 chiffres binaires, du type M31002, et produit en sortie un signal d'horloge de bus BCLK. Le transmetteur de données 33 comprend un générateur d'impulsions d'horloge de transmission 34, un contrôleur 35 et une portion de transmission de données 36. Les numéros de référence 37a-37n désignent une pluralité d'esclaves externes reliés au générateur d'horloge de transmission 34, au contrôleur 35 et à la portion de transmission de données 36,
par l'intermédiaire des bus 381, 382 et 383.
Le générateur d'impulsions d'horloge de transmission 34, reçevant le signal d'horloge de bus BCLK de la CPU 32, engendre un signal d'horloge de transmission SCLKO en divisant le signal d'horloge de bus BCLK par "n+ l" en utilisant une valeur de division "n" qui est établi dans le
contrôleur 35, et en le divisant en outre par deux.
La figure 4 illustre un exemple des synchronisations de transmission lorsque la valeur de division "3" est établie
dans le contrôleur 35 du transmetteur de données 33.
Puis, on décrira le fonctionnement.
Lorsque le maître 31 commence son opération, la CPU 32 produit en sortie tout d'abord le signal d'horloge de bus BCLK. En reçevant le signal d'horloge de bus BCLK, le générateur d'impulsions d'horloge de transmission 34 du transmetteur de données 33 divise le signal d'horloge de bus BCLK par "3+1" lorsque la valeur de division établie dans la contrôleur 35 est "3", et divise ensuite le résultat par deux, en produisant ainsi le signal d'horloge de transmission
SCLKO.
Dans contrôleur 35 qui reçoit le signal de demande de données de transmission CST de l'une des esclaves externes 37a-37n par l'intermédiaire du bus 382, le générateur d'horloge de transmission 34 et la portion de transmission de données 36 produisent en sortie le signal d'horloge de transmission SCLKO et les données TXD sont transmises, respectivement. La portion de transmission de données 36 comprend un compteur et produit les données transmises TXD, chiffre binaire par chiffre binaire, à hauteur de huit chiffres binaires D7...D0, aux esclaves externes 37a-37n à travers le bus 383 chaque fois qu'il détecte le flanc de validation ou
de confirmation AG du signal d'horloge de transmission SCLKO.
Les esclaves externes 37a-37n, qui reçoivent le signal d'horloge de transmission SCLKO, et verrouillent chacun les données transmises TXD au flanc ou bord d'invalidation NG du signal d'horloge de transmission SCLKO. Bien que chaque chiffre binaire des données transmises soit maintenu à l'état sortie pendant la période de temps allant du bord de validation AG au bord ou au flanc de validation suivant AG du signal d'horloge de transmission SCLKO, le chiffre binaire final prend un état HiZ après un bref intervalle de maintien T commençant au flanc d'invalidation NG du signal d'horloge de tranmission SCLKO. Ici les états HiZ concernent un état auquel les bus 381, 382, et 383 sont transférés après l'achèvement de la transmission des données, si bien que les
bus puissent être utilisés à d'autres fins.
L'unité de transmission de données série conventionnelle, avec un tel agencement, produit en sortie
les données transmis chiffre binaire par chiffre binaire.
Dans ce cas, le chiffre binaire final est retenu ou maintenu seulement pendant l'intervalle de temps fixe T après le flanc ou le bord d'invalidation NG du signal d'horloge de transmission SCLKO. Ceci pose un problème lorsque les intervalles de maintien des données diffèrent parmi les esclaves externes de façon que la valeur de division du signal d'horloge de bus BCLK établie dans le contrôleur 35 doive subir une large gamme d'ajustement en fonction de l'esclave externe qui demande l'intervalle de retenue ou de maintien le plus long. La présente invention a été mise en oeuvre pour résoudre le problème sus- mentionné. Un but de l'invention est par conséquent de proposer une unité de tranmission de données série, qui est en mesure de faire varier l'intervalle
de maintien du chiffre binaire final des données transmises.
Selon la présente invention, on propose une unité de transmission de données série, qui comprend une portion de décision d'intervalle de maintien ou d'occupation pour déterminer un intervalle de maintien ou d'occupation d'un chiffre binaire final des données transmises en accord avec
un multiple entier déterminé d'un signal d'horloge de bus.
Ceci permet que l'intervalle de maintien du chiffre binaire final des données transmises d'être déterminé librement seulement en changeant une valeur établie dans la portion de décision d'intervalle de maintien, en rendant ainsi facile d'ajuster l'intervalle de maintien lorsque les esclaves externes ayant des intervalles de maintien différents sont reliés à l'unité de transmission de données série. Il en résulte que les bus peuvent être rapidement libérés après la transmission de données, ce qui offre un avantage d'améliorer
l'efficacité des bus.
L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement dans la description explicative
qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: - la figure 1 est un schéma bloc montrant une configuration d'un mode de réalisation 1 d'une unité de transmission de données série selon la présente invention; - la figure 2 est un chronogramme de transmission de l'unité de transmission de données série, montrée sur la figure 1; - la figure 3 est un schéma bloc montrant une configuration d'une unité de transmission de données série conventionnelle; et - la figure 4 est un chronorgramme de transmission de
l'unité de transmission de données série conventionnelle.
L'invention sera maintenant décrite en se référant aux
dessins annexés.
MODE DE REALISATION 1
La figure 1 est un schéma bloc montrant une configuration de mode de réalisation 1 d'une unité de tranmission de données série selon la présente invention. Sur cette figure, les numéros de référence 1 désignent un maître comprenant une CPU (unité centrale de traitement) 2 et un
transmetteur de données 3. La CPU 2 est intégrée au micro-
ordinateur M31002 formé par une puce unique de 16 chiffres binaires, et produit un signal d'horloge de bus BCLK. Le transmetteur de données 3 comprend un générateur d'impulsions d'horloge de transmission 4, un contrôleur 5, une portion de transmission de données 6 et un registre de décision d'intervalle de maintien ou d'occupation 9 à titre de portion de décision d'intervalle de maintien pour déterminer l'intervalle de maintien ou d'occupation du chiffre binaire final des données transmises TXD. Les numéros de référence 7a-7n désignent une pluralité d'esclaves externes reliés au générateur d'impulsions d'horloge de transmission 4, au contrôleur 5 et à la portion de transmission de données 6 par
l'intermédiaire des bus 81, 82 et 83, respectivement.
Le générateur d'impulsions d'horloge de transmission 4, qui reçoit le signal d'horloge de bus BCLK en provenance de la CPU 2, produit un signal d'horloge de transmission SCLKO en divisant le signal d'horloge de bus BCLK par "n+l" en utilisant une valeur de division "n" qui est établie dans le
contrôleur 35, et en le divisant en outre par deux.
La figure 2 illustre un exemple des synchronisations de transmission lorsque la valeur de division du signal d'horloge de bus BCLK est établie à "3" dans le contrôleur 5 du transmetteur de données 3, et un multiple entier m du signal d'horloge de bus BCLK est établi à m=4 dans le registre de décision d'intervalle de maintien 9. Ici le multiple entier du signal d'horloge de bus BCLK peut être établi dans le registre de décision d'intervalle de maintien 9, automatiquement, basé sur une valeur lue dans un programme par la CPU 2, ou manuellement avec un moyen d'établissement externe non représenté sur cette figure. Dans ce cas, le multiple entier du signal d'horloge de bus BCLK peut être établi en considérant le plus long parmi les intervalles de
maintien de données des esclaves externes.
Le fonctionnement sera décrit ci-après.
Lorsque le maître 1 commence son fonctionnement, la CPU 2 produit en premier lieu le signal d'horloge de bus BCLK. En reçevant le signal d'horloge de bus BCLK, le générateur d'horloge de transmission 4 du transmetteur de données 3 divise le signal d'horloge de bus BCLK par "3+1" lorsque la valeur de division établie dans le contrôleur 5 est "3", et divise en outre le résultat par deux, en engendrant ainsi le
signal d'horloge de transmission SCLKO.
Dans le contrôleur 5 qui reçoit un signal de demande de données de transmission CST de l'un quelconque des esclaves externes 7a-7n à travers le bus 82, le générateur d'impulsion d'horloge de transmission 4 et la portion de transmission de données 6 transfèrent le signal d'horloge de transmission
SCLKO et les données transmises TXD, respectivement.
La portion de transmission de données 6 comprend un compteur et produit en sortie les données transmises TXD, chiffre binaire par chiffre binaire, à hauteur de huit chiffres binaires D7...D0, aux esclaves externes 7a-7n à travers le bus 83, chaque fois qu'il détecte le flanc ou le bord de validation AG du signal d'horloge de transmission SCLKO. Les esclaves externes 7a-7n, qui reçoivent le signal d'horloge de transmission SCLKO, verrouillent chacun les données transmises TXD au bord ou flanc d'invalidation NG du signal d'horloge de transmission SCLKO. Bien que chaque chiffre binaire des données transmises soit maintenu sorti pendant la période de temps allant du bord de confirmation ou de validation AG au bord de validation AG suivant du signal d'horloge de transmission SCLKO, l'intervalle de maintien T du chiffre binaire final est déterminé par le registre de décision d'intervalle de maintien 9. Par exemple quand la valeur "m" établie dans le registre de décision d'intervalle de maintien 9 est 4, l'intervalle de maintien T est établi à quatre fois la période du signal d'horloge de bus BCLK en commençant au bord d'invalidation NG du signal d'horloge de transmission SCLKO, et l'état HiZ est commencé après l'intervalle de maintien T par la portion de transmission de données 6 qui est commandée par la sortie du registre de
décision d'intervalle de maintien 9.
Selon le mode de réalisation 1, étant donné que l'intervalle de maintien du chiffre binaire des données transmises TXD peut être librement établi seulement en changeant la valeur établie dans le registre de décision d'intervalle de maintien 9, la connexion des esclaves externes 7a-7n ayant des intervalles de maintien différents,
peut être aisément effectuée.
Claims (3)
1. Unité de transmission de données série, caractérisée en ce qu'elle comprend: une CPU (unité centrale de traitement) (2) pour produire un signal d'horloge de bus (BCLK); un générateur d'impulsion d'horloge de transmission (4) qui reçoit ledit signal d'horloge de bus (BCLK) et produit un signal d'horloge de transmission continu (SCLKO); une portion de transmission de données (6) pour transférer les données transmises (TXD); un contrôleur (5) pour contrôler ou commander ledit générateur d'impulsions d'horloge de transmission (4) et ladite portion de transmission de données (6), pour transférer ledit signal d'horloge de transmission (SCLKO) et lesdites données transmises (TXD), respectivement, à une pluralité d'esclaves externes (7a-7n) à travers des buts (81,83), lorsque le contrôleur reçoit un signal de demande de données transmises (CST) de l'un parmi ladit pluralité d'esclaves externes (7a-7n) reliés audit contrôleur (5) par l'intermédiaire d'un bus (82); et une portion de décision d'intervalle d'un maintien (9) pour déterminer l'intervalle de maintien (T) d'un chiffre binaire final desdites données transmises (TXD) en accord avec un multiple entier prédéterminé d'une période dudit
signal d'horloge de bus (BCLK).
2. Unité de transmission de données série selon la revendication 1, caractérisée en ce que la CPU (2) précitée lit une valeur dans un programme et établit ladite valeur dans la portion de décision d'intervalle de maintien précitée
(9) à titre de multiple entier précité.
3. Unité de transmission de données série selon la revendication 2, caractérisée en ce que la valeur précitée lue dans le programme par la CPU précitée (2) est déterminée en considérant l'intervalle de maintien de donnés le plus
long de ladite pluralité d'esclaves externes (7a-7n).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9001388A JPH10198633A (ja) | 1997-01-08 | 1997-01-08 | シリアルデータ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2758196A1 true FR2758196A1 (fr) | 1998-07-10 |
| FR2758196B1 FR2758196B1 (fr) | 2001-07-06 |
Family
ID=11500113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9706698A Expired - Fee Related FR2758196B1 (fr) | 1997-01-08 | 1997-05-30 | Unite de transmission en serie de donnees |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5835736A (fr) |
| JP (1) | JPH10198633A (fr) |
| KR (1) | KR100225717B1 (fr) |
| CN (1) | CN1090352C (fr) |
| DE (1) | DE19724715A1 (fr) |
| FR (1) | FR2758196B1 (fr) |
| TW (1) | TW328124B (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19652617C1 (de) * | 1996-12-18 | 1997-09-11 | Bosch Gmbh Robert | Verfahren und Verwaltung von Weckzeiten und Vorrichtung zur Ausführung dieses Verfahrens |
| DE10153862B4 (de) * | 2001-11-02 | 2004-01-29 | Texas Instruments Deutschland Gmbh | Verfahren zum Übertragen von Daten zwischen wenigstens zwei über einen seriellen Datenbus miteinander verbundenen Modulen und serielle Schnittstelle zur Durchführung des Verfahrens |
| KR100440975B1 (ko) * | 2002-08-19 | 2004-07-21 | 삼성전자주식회사 | 직렬 데이터 전송방법 및 장치 |
| CN1295901C (zh) * | 2003-07-23 | 2007-01-17 | 威盛电子股份有限公司 | 多信道串行联机装置及方法 |
| US7624297B2 (en) * | 2006-12-13 | 2009-11-24 | International Business Machines Corporation | Architecture for a physical interface of a high speed front side bus |
| US7769933B2 (en) * | 2007-04-27 | 2010-08-03 | Atmel Corporation | Serialization of data for communication with master in multi-chip bus implementation |
| US7761632B2 (en) | 2007-04-27 | 2010-07-20 | Atmel Corporation | Serialization of data for communication with slave in multi-chip bus implementation |
| US7814250B2 (en) * | 2007-04-27 | 2010-10-12 | Atmel Corporation | Serialization of data for multi-chip bus implementation |
| US7743186B2 (en) * | 2007-04-27 | 2010-06-22 | Atmel Corporation | Serialization of data for communication with different-protocol slave in multi-chip bus implementation |
| US9880949B1 (en) * | 2015-12-11 | 2018-01-30 | Microsemi Solutions (U.S.), Inc. | Cross clock compensation between layers in peripheral component interconnect express |
| US20170371830A1 (en) * | 2016-06-28 | 2017-12-28 | Qualcomm Incorporated | Accelerated i3c master stop |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0051332A1 (fr) * | 1980-10-31 | 1982-05-12 | Koninklijke Philips Electronics N.V. | Système de bus à deux fils comprenant un fil d'horloge et un fil de données pour l'interconnexion d'un nombre de stations |
| US5440694A (en) * | 1992-03-26 | 1995-08-08 | Nec Corporation | Interface circuit for allowing receiving serial data input after receiving serial input suspension signal |
| US5590371A (en) * | 1993-10-29 | 1996-12-31 | Mitsubishi Denki Kabushiki Kaisha | Serial communication circuit on an LSI chip and communicating with another microcomputer on the chip |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4689740A (en) * | 1980-10-31 | 1987-08-25 | U.S. Philips Corporation | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations |
| US4805194A (en) * | 1985-10-17 | 1989-02-14 | Ampex Corporation | Serial data communication system |
| US5195055A (en) * | 1987-11-30 | 1993-03-16 | Mitsubishi Denki Kabushiki Kaisha | Serial data input circuit for the shifting-in of variable length data |
| JPH01307335A (ja) * | 1988-06-06 | 1989-12-12 | Hitachi Micro Comput Eng Ltd | 受信データ同期化回路及びシリアルデータ転送システム |
| US4859815A (en) * | 1988-12-19 | 1989-08-22 | International Business Machines Corporation | Serial link transparent mode disparity control |
| US5341131A (en) * | 1991-03-29 | 1994-08-23 | Hitachi, Ltd. | Communications system and a system control method |
| US5376928A (en) * | 1992-09-18 | 1994-12-27 | Thomson Consumer Electronics, Inc. | Exchanging data and clock lines on multiple format data buses |
| US5678017A (en) * | 1995-03-24 | 1997-10-14 | Micron Technology, Inc. | Automatic reloading of serial read operation pipeline on last bit transfers to serial access memory in split read transfer operations |
| US5687326A (en) * | 1995-10-20 | 1997-11-11 | I. Q. Systems, Inc. | Methods and apparatus for implementing a high speed serial link and serial data bus |
| US5740189A (en) * | 1996-10-03 | 1998-04-14 | Ford Motor Company | Integrity check method and system for serial-based communication |
-
1997
- 1997-01-08 JP JP9001388A patent/JPH10198633A/ja active Pending
- 1997-04-18 TW TW086105030A patent/TW328124B/zh active
- 1997-05-22 US US08/861,625 patent/US5835736A/en not_active Expired - Fee Related
- 1997-05-28 KR KR1019970021228A patent/KR100225717B1/ko not_active IP Right Cessation
- 1997-05-30 FR FR9706698A patent/FR2758196B1/fr not_active Expired - Fee Related
- 1997-06-11 DE DE19724715A patent/DE19724715A1/de not_active Withdrawn
- 1997-07-28 CN CN97115487A patent/CN1090352C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0051332A1 (fr) * | 1980-10-31 | 1982-05-12 | Koninklijke Philips Electronics N.V. | Système de bus à deux fils comprenant un fil d'horloge et un fil de données pour l'interconnexion d'un nombre de stations |
| US5440694A (en) * | 1992-03-26 | 1995-08-08 | Nec Corporation | Interface circuit for allowing receiving serial data input after receiving serial input suspension signal |
| US5590371A (en) * | 1993-10-29 | 1996-12-31 | Mitsubishi Denki Kabushiki Kaisha | Serial communication circuit on an LSI chip and communicating with another microcomputer on the chip |
Also Published As
| Publication number | Publication date |
|---|---|
| US5835736A (en) | 1998-11-10 |
| JPH10198633A (ja) | 1998-07-31 |
| CN1187647A (zh) | 1998-07-15 |
| KR19980069779A (ko) | 1998-10-26 |
| TW328124B (en) | 1998-03-11 |
| FR2758196B1 (fr) | 2001-07-06 |
| KR100225717B1 (ko) | 1999-10-15 |
| CN1090352C (zh) | 2002-09-04 |
| DE19724715A1 (de) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2758196A1 (fr) | Unite de transmission en serie de donnees | |
| EP0517609B1 (fr) | Procédé et bus d'arbitrage pour transmission de données série | |
| JP6469365B2 (ja) | 汎用インタフェースを提供する方法、及び、汎用インタフェースを有するマイクロコントローラ | |
| FR2588679A1 (fr) | Dispositif d'arbitrage et procede pour autoriser l'acces a une ressource de traitement de donnees, utilisant un tel dispositif | |
| BE1005695A3 (fr) | Procede de transmission commune de donnees audio et de donnees de commande numeriques sur un bus commun, systeme bus de mise en oeuvre du procede et interface pour une utilisation dans le procede. | |
| FR2936384A1 (fr) | Dispositif d'echange de donnees entre composants d'un circuit integre | |
| FR2694828A1 (fr) | Bus d'ordinateur à transfert de paquets. | |
| FR2528195A1 (fr) | Systeme de communication entre ordinateurs | |
| FR2858075A1 (fr) | Procede de synchronisation d'unites de traitement de donnees | |
| FR2513057A1 (fr) | Matrice de commutation temporelle | |
| FR2676131A1 (fr) | Systeme de communication. | |
| FR2543770A1 (fr) | Procede et systeme de condensation de donnees d'images binaires | |
| FR2548490A1 (fr) | Circuit programmable de transformation serie-parallele d'un signal numerique, et son application a un recepteur de signaux video numeriques | |
| FR2658969A1 (fr) | Systeme constitue en reseau tel qu'un systeme radiotelephonique cellulaire, permettant de mesurer le retard de transmission entre nóoeuds du reseau et de les synchroniser entre eux. | |
| FR2695495A1 (fr) | Procédé et appareil de transfert de données fonctionnant à deux fréquences. | |
| EP0843931A1 (fr) | Procede de communication sur un bus optique a cohabitation de debits differents | |
| US6529570B1 (en) | Data synchronizer for a multiple rate clock source and method thereof | |
| EP3816808B1 (fr) | Procédé d'acquittement de communication par bus | |
| EP0728623B1 (fr) | Procédé de gestion de la transmission de messages sur un réseau de transmission d'un système électronique embarqué à bord d'un véhicule automobile | |
| JP2842773B2 (ja) | バスリクエスタ | |
| EP0269167B1 (fr) | Circuit intégré et procédé de traitement numérique à module auto-cadencé | |
| SU1117638A1 (ru) | Устройство дл приоритетного подключени источников информации к магистрали | |
| JPH06131296A (ja) | バス・アービトレーション方式 | |
| FR2654281A1 (fr) | Procede et dispositif de resolution de contention pour central telephonique a petite ou moyenne capacite. | |
| FR2676152A1 (fr) | Procede, systeme et dispositif de synchronisation des horloges d'un reseau. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |